DE102010061189A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE102010061189A1
DE102010061189A1 DE201010061189 DE102010061189A DE102010061189A1 DE 102010061189 A1 DE102010061189 A1 DE 102010061189A1 DE 201010061189 DE201010061189 DE 201010061189 DE 102010061189 A DE102010061189 A DE 102010061189A DE 102010061189 A1 DE102010061189 A1 DE 102010061189A1
Authority
DE
Germany
Prior art keywords
trenches
semiconductor device
electrically conductive
trench
conductive elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201010061189
Other languages
English (en)
Other versions
DE102010061189B4 (de
Inventor
Hans-Joachim 82024 Schulze
Stephan 81549 Voss
Markus 85658 Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102010061189A1 publication Critical patent/DE102010061189A1/de
Application granted granted Critical
Publication of DE102010061189B4 publication Critical patent/DE102010061189B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Halbleiterbauelement wird bereitgestellt, das ein Halbleitersubstrat aufweist, das einen aktiven Bereich und einen Randbereich benachbart zu dem aktiven Bereich und eine in dem Randbereich angeordnete Struktur zum Behindern der Diffusion von beweglichen Ionen von dem Randbereich in den aktiven Bereich aufweist.

Description

  • Verunreinigungen von Halbleiterbauelementen durch bewegliche Ionen, wie beispielsweise Na+, K+, Fe+ und so weiter, die während des Herstellungsprozesses eingebracht werden, sind in der Herstellung von Halbleiterbauelementen eine Thematik. Immer, wenn ein elektrisches Feld über eine Siliziumoxidschicht hinweg für eine lange Zeitdauer aufrecht erhalten wird, wandern verunreinigende bewegliche Ionen in Richtung einer Grenzfläche zwischen dem Siliziumoxid und benachbartem Material, wie beispielsweise Silizium. In MOS-Feldeffekttransitoren beispielsweise tendieren die beweglichen Ionen dazu, an der Grenzschicht zwischen dem Gateoxid und dem darunter liegenden Silizium-Kanalbereich zu akkumulieren. Die Verunreinigung kann sich im Laufe der Zeit gegebenenfalls bis zu einem Punkt aufbauen, an dem die Schwellenspannung des Bauelements merklich beeinträchtigt ist, was ungewünscht ist.
  • Aufgabe der Erfindung ist es, ein Halbleiterbauelement anzugeben, das diese Nachteile überwinden kann.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den abhängigen Ansprüchen.
  • Ein Halbleiterbauelement wird bereitgestellt, das ein Halbleitersubstrat aufweist mit einem aktiven Bereich und einem Randbereich benachbart zu dem aktiven Bereich und Mitteln zum Hindern der Diffusion von beweglichen Ionen von dem Randbereich in den aktiven Bereich, wobei die Mittel in dem Randbereich angeordnet sind.
  • Ein Halbleiterbauelement wird bereitgestellt, das einen aktiven Bereich aufweist, der eine Mehrzahl von ersten Gräben mit einer in den ersten Gräben angeordneten Gateelektrode und einen Randbereich, der benachbart zu dem aktiven Bereich angeordnet ist, beinhaltet. Eine Mehrzahl von elektrisch leitfähigen Elementen (members) sind in dem Randbereich angeordnet. Ein Source-Metallkontakt ist überhalb der Source angeordnet und bildet einen elektrischen Kontakt mit der Source und der Mehrzahl von elektrisch leitfähigen Elementen (members). Dabei wird hier und im Folgenden unter elektrisch leitfähigen Elementen (members) eine elektrische leitfähige Struktur verstanden, ohne dass die elektrisch leitfähigen Elementen dazu als unterschiedliche chemische Elemente ausgebildet sein müssen.
  • Ein Halbleiterbauelement wird bereitgestellt, das ein Halbleitersubstrat mit einer ersten Hauptoberfläche, einem aktiven Bereich und einem Randbereich, der den aktiven Bereich umgibt, besitzt. Zumindest ein Graben, der zumindest im Wesentlichen den aktiven Bereich umgibt, ist in dem Randbereich angeordnet. Der Graben ist zumindest teilweise mit dielektrischem Material gefüllt.
  • Die beigefügten Zeichnungen sind vorgesehen, um ein weiteres Verständnis der vorliegenden Erfindung zu gewährleisten, und sind in die vorliegende Beschreibung integriert und bilden einen Teil dieser. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und viele der beabsichtigten Vorteile der vorliegenden Erfindung werden ohne Weiteres ersichtlich, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verständlich werden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugszeichen kennzeichnen entsprechende ähnliche Teile.
  • 1 zeigt eine Draufsicht auf ein Halbleiterbauelement.
  • 2 zeigt einen Querschnitt entlang der Linie A-A des Halbleiterbauelements von 1.
  • 3 zeigt einen Querschnitt entlang der Linie B-B des Halbleiterbauelements von 1.
  • 4 zeigt einen Querschnitt eines Halbleiterbauelements.
  • 5 zeigt eine Draufsicht auf ein Halbleiterbauelement.
  • 6 zeigt eine vergrößerte Draufsicht auf das Halbleiterbauelement von 5.
  • 7 zeigt einen Querschnitt eines Halbleiterbauelements.
  • 8 zeigt einen Querschnitt eines Halbleiterbauelements.
  • 9 zeigt einen Querschnitt eines Halbleiterbauelements.
  • 10 zeigt einen Querschnitt eines Halbleiterbauelements.
  • 11 zeigt eine Draufsicht auf ein Halbleiterbauelement.
  • 12 zeigt eine Draufsicht auf eine Grabenstruktur eines Halbleiterbauelements.
  • 13 zeigt eine Draufsicht auf eine Grabenstruktur eines Halbleiterbauelements.
  • 14 zeigt eine Draufsicht auf eine Grabenstruktur eines Halbleiterbauelements.
  • In der folgenden detaillierten Beschreibung wird Bezug genommen auf die beigefügten Figuren, die einen Teil dieser darstellen, und in denen im Wege der Erläuterung spezifische Ausführungsformen, in denen die Erfindung ausgeführt sein kann, gezeigt werden. In dieser Hinsicht sind Richtungsausdrücke, wie beispielsweise ”oben”, ”unten”, ”vorne”, ”hinten”, ”vorausgehend”, ”verfolgend” usw. mit Bezug auf die Ausrichtung in der beschriebenen Figur bzw. den beschriebenen Figuren verwendet. Da Komponenten der Ausführungsformen in einer Reihe von unterschiedlichen Ausrichtungen angeordnet werden können, sind die Richtungsausdrücke zum Zweck der Veranschaulichung verwendet und in keiner Weise beschränkend. Es wird verstanden, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Veränderungen gemacht werden können, ohne den Anwendungsbereich der vorliegenden Erfindung zu verlassen. Die folgende detaillierte Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Anwendungsbereich der vorliegenden Erfindung ist durch die angehängten Ansprüche definiert.
  • 1 zeigt eine Draufsicht auf ein Halbleiterbauelement 10 und, in einer Ausführungsform, die Oberseite 11 des Halbleiterbauelements 10. 2 und 3 zeigten Querschnitte entlang den in 1 dargestellten Linien A-A beziehungsweise B-B.
  • Das Halbleiterbauelement 10 beinhaltet einen aktiven Bereich 12, der das Zellenfeld und eine Sourceelektrode 13 und eine Gateelektrode 14 beinhaltet. Das Halbleiterbauelement 10 beinhaltet weiterhin einen Gate-Metallkontakt 15 und einen Source-Metallkontakt 16. Die Sourceelektrode 13 und Gateelektrode 14 des aktiven Bereichs 12 sind in den Querschnitten der 2 und 3 gezeigt.
  • Der Source-Metallkontakt 16 ist überhalb der Sourceelektrode 13 aufgebracht und bildet einen elektrischen Kontakt mit dieser. Dies ist in dem Querschnitt von 2 gezeigt. Der Gate-Metallkontakt 15 ist überhalb der Gateelektrode 14 aufgebracht und bildet einen elektrischen Kontakt mit dieser. Dies ist in dem Querschnitt von 3 gezeigt. Dabei wird überhalb hier und im folgenden verwendet, um eine Position zu bezeichnen, die nicht nur direkt über der Gateelektrode 14 beziehungsweise der Sourceelektrode 13 ist, sondern auch für Positionen benachbart zu diesen.
  • Der Source-Metallkontakt 16 beinhaltet eine Mehrzahl von Durchkontakten 17, die benachbart zu einer Seite des aktiven Bereichs 12 angeordnet sind. Die Mehrzahl von Metall-Durchkontakten 17 ist in Intervallen beabstandet voneinander und in zwei oder mehr Reihen angeordnet. Die räumliche Anordnung der Mehrzahl von Metall-Durchkontakten 17 ist in der Draufsicht von 1 gezeigt. In einer Ausführungsform zeigt 1 vier Ausführungsformen von Anordnungen der Metall-Durchkontakte 17, die durch Bezugszeichen 18, 19, 20 und 21 gekennzeichnet sind.
  • Das Halbleiterbauelement 10 ist in dieser Ausführungsform ein MOSFET-Bauelement. Die Oberseite 11 des Halbleiterbauelements 10 besitzt einen zentralen Bereich 22, in dem sich der aktive Bereich 12 befindet. Der aktive Bereich 12 wird durch den Source-Metallkontakt 16 bedeckt. Sowohl das Halbleiterbauelement 10 als auch der Source-Metallkontakt 16 besitzen eine im Allgemeinen rechteckige Form.
  • Die Oberseite 11 des Halbleiterbauelements 10 beinhaltet zudem einen Gate-Metallkontakt 15, der einen Kontaktbereich 23 besitzt, der in einer Ecke der Oberfläche 11 angeordnet ist, sowie Gate-Sammelleiterbahnen (gate runners) 24, 25, die sich von dem Gate-Kontaktbereich 23 entlang der zwei Längsseiten des Halbleiterbauelements 10 in die Randkante von Bereichen 31 der Oberseite 11 des Halbleiterbauelements 10 erstrecken. Die Gate-Sammelleiterbahnen 24, 25 sind Metall. Der Gate-Metallkontakt 15 und der Source-Metallkontakt 16 können Aluminium beinhalten und können eine Schichtstruktur verschiedener Metalle oder jede bekannte Metallkontaktstruktur beinhalten.
  • Die Gate-Sammelleiterbahn 24, die in dem Randkanten-Bereich 31 angeordnet ist, der der Ecke gegenüberliegt, in der der Gate-Kontaktbereich 23 angeordnet ist, erstreckt sich zudem entlang einer Breitseite des Halbleiterbauelements 10 bis zu dem Gate-Kontaktbereich 13. Der Gate-Metallkontakt 15 besitzt eine im Allgemeinen U-förmige Form und umgibt den Source-Metallkontakt 16 auf drei Seiten.
  • Die Gate-Sammelleiterbahnen 24, 25 sowie der Gate-Kontaktbereich 23 sind benachbart zu und beabstandet von dem Source-Metallkontakt 16 angeordnet. Der Gate-Kontakt 15 ist elektrisch isoliert von dem Source-Metallkontakt 16 sowie von der Sourceelektrode 13 durch eine elektrisch isolierende Schicht 30, die zwischen dem Gate-Kontakt 15 und dem Source-Metallkontakt 16 und der Sourceelektrode 13 angeordnet ist. Die elektrisch isolierende Schicht kann ein Oxid, ein Nitrid oder BPSG (Bor-Phosphor-Silicatglas) sein.
  • In weiteren nicht dargestellten Ausführungsformen kann sich die Gate-Sammelleiterbahn auf nur einer Längsseite des aktiven Bereiches 12 oder auf allen vier Seiten des aktiven Bereiches erstrecken.
  • Wie in den Querschnitten von 2 und 3 gezeigt, sind die Sourceelektrode 13 und die Gateelektrode 14 des aktiven Bereiches 12 in einer Mehrzahl von Gräben, die das Zellenfeld des aktiven Bereiches 12 bereitstellen, angeordnet. Ein Teilbereich eines einzelnen Grabens 26 ist in den 2 und 3 dargestellt. Die Sourceelektrode 13 und Gateelektrode 14 können Polysilizium beinhalten. Die Sourceelektrode 13 ist in Richtung des Bodens des Grabens 26 angeordnet und die Gateelektrode 14 ist auf der Sourceelektrode 13 in dem Graben 26 angeordnet.
  • Eine erste elektrisch isolierende Oxidschicht 27 ist überhalb der vorderseitigen Oberfläche des dotierten Siliziumsubstrats 28 des Halbleiterbauelements 10 angeordnet, um die Sourceelektrode 13 von dem Siliziumsubstrat 28 elektrisch zu isolieren. Eine zweite Oxidschicht 29 ist überhalb der Sourceelektrode 13 in dem Bereich des Grabens 26 angeordnet, um die Gateelektrode 14 von der Sourceelektrode 13 elektrisch zu isolieren. Eine dritte Oxidschicht 30, die eine im Wesentlichen größere Dicke besitzt, ist auf der Gateelektrode 14 angeordnet und erstreckt sich auf der Oberseite des Halbleiterbauelements 10. In Bereichen außerhalb des aktiven Bereiches 12 besitzt die dritte Oxidschicht 13 eine sogar noch größere Dicke.
  • 2 zeigt, dass, um einen elektrischen Kontakt zu der Sourceelektrode 13 bereitzustellen, die sich auf dem Boden des Grabens 26 befindet, die Sourceelektrode 13 sich entlang der Seite des Grabens 26 und in den Randbereich 31 des Halbleiterbauelements 10 hinein erstreckt. Der Randbereich 31 umgibt das Zellenfeld des aktiven Bereiches 12.
  • 3 zeigt, dass sich die Gateelektrode 14 ebenfalls in den Randbereich 31 hinein erstreckt und insbesondere, dass das Ende 32 der Gateelektrode 14 benachbart zu und außerhalb des Endes 33 der Sourceelektrode 13 angeordnet ist.
  • Der Endbereich 33 der Sourceelektrode 13 und der Endbereich 32 der Gateelektrode 14 sind benachbart zueinander angeordnet und elektrisch voneinander isoliert durch die erste Oxidschicht 27, die zweite Oxidschicht 29 und die dritte Oxidschicht 30, die den Endbereich 33 der Sourceelektrode 13 und den Endbereich 32 der Gateelektrode 14 bedecken.
  • Der Source-Metallkontakt 16 ist elektrisch mit der Sourceelektrode 13 durch eine Mehrzahl von Durchkontakten 17 verbunden, die sich zwischen dem Source-Metallkontakt 16 durch die dritte Oxidschicht 30 bis zu dem Ende 33 der Sourceelektrode 13, das benachbart zu dem Graben 26 angeordnet ist, erstrecken. In ähnlicher Weise ist der Gate-Metallkontakt 15 elektrisch mit dem Endbereich 32 der Gateelektrode 14 durch einen Durchkontakt 34 verbunden, der sich von der Gate-Sammelleiterbahn 24 durch die Oxidschicht 30 bis zu dem Endbereich 32 der Gateelektrode 14 erstreckt.
  • Wie in der Draufsicht auf die Oberseite 11 des Halbleiterbauelements 10 in 1 gezeigt ist, ist der Durchkontakt 34, der jede der Gate-Sammelleiterbahnen 24, 25 mit der Gateelektrode 14 elektrisch verbindet, durchgängig entlang der Länge der Gate-Sammelleiterbahn 24. Im Gegensatz dazu ist der Source-Metallkontakt 16 elektrisch mit dem Ende 33 der Sourceelektrode 13 durch eine Mehrzahl von Metall-Durchkontakten 17 verbunden, die in Intervallen beabstandet voneinander sind und die elektrisch voneinander durch die Oxidschicht 30 isoliert sind.
  • Die Gateelektrode 14 erstreckt sich von dem aktiven Bereich 12 in den Randbereich 31 des Halbleiterbauelements 10 in Bereichen der Oberseite 11, die sich zwischen den Metall-Durchkontakten 17, die das Source-Metall 16 mit der Sourceelektrode 13 elektrisch verbinden, befinden. Die Gateelektrode 14 ist elektrisch von den Metall-Durchkontakten 17 durch Bereiche der Oxidschicht 30 isoliert.
  • Die Mehrzahl von Metall-Durchkontakten 17 ist in Richtung der Randkante des Sourcekontakts 16 und in zwei oder mehr Reihen angeordnet, wobei sich die Reihen gegenüberstehen und im Allgemeinen parallel zu einer Randkante des Source-Metallkontakts 16 und zu einer Seite des aktiven Bereiches 12 angeordnet sind. Die Durchkontakte 17 können in Draufsicht eine Vielzahl von Formen und Anordnungen besitzen.
  • In der Draufsicht auf die Oberseite 11 des Halbleiterbauelements 10 sind vier Ausführungsformen der Metall-Durchkontakte 17 gezeigt. Die vier Ausführungsformen sind zur Erleichterung der Darstellung als separate Gruppen gezeigt. Jedoch würde sich die Mehrzahl von Durchkontakten 17 in Realität entlang der ganzen Seite des Source-Metallkontakts 16 erstrecken.
  • Falls der Gate-Metallkontakt 15 nur eine einzige Gate-Sammelleiterbahn beinhaltet, wäre die Mehrzahl von Durchkontakten 17 nur auf der Seite des Source-Metallkontakts 16 angeordnet, die direkt benachbart zu der Gate-Sammelleiterbahn ist. In der in 1 gezeigten Ausführungsform erstreckt sich eine Gate-Sammelleiterbahn 24, 25 auf jeder der zwei Längsseiten des Source-Metallkontakts 10. In dieser Ausführungsform sind Durchkontakte 17 auf jeder der zwei Längsseiten des Source-Metallkontakts 16 angeordnet.
  • Auf den zwei kürzeren Seiten des Halbleiterbauelements 10 und des Source-Metallkontakts 16 wird ein einziger Durchkontakt 35, 36 bereitgestellt, der sich von dem Source-Metallkontakt 16 bis zu dem Ende 33 der Sourceelektrode 13 erstreckt. Die Durchkontakte 35, 36 erstrecken sich entlang der gesamten Breitseite im Gegensatz zu der Längsseite des Source-Metallkontakts 16, entlang derer eine Mehrzahl von Metall-Durchkontakten 17 in Intervallen getrennt voneinander angeordnet sind.
  • Bewegliche, verunreinigende Ionen, wie beispielsweise Na+, K+ und so weiter, diffundieren extrem langsam durch Metalle verglichen zu Oxiden. In der in den Figuren gezeigten Anordnung können diese beweglichen, verunreinigenden Ionen entlang der Oxidschicht 30 und in den aktiven Bereich 12 diffundieren. Im Laufe der Zeit kann die Verunreinigung in dem aktiven Bereich 12 derart ansteigen, dass die Schwellenspannung (threshold voltage) des Halbleiterbauelements 10 beeinträchtigt ist. Die Metall-Durchkontakte 35, 36 und 17 sind angeordnet, um eine Diffusions-Barriere bereitzustellen, die die Migration der beweglichen Ionen entlang der Oxidschicht 30 in den aktiven Bereich 12 behindert.
  • Die langen Durchkontakte 35, 36, die auf den zwei Breitseiten angeordnet sind, stellen eine geschlossene Barriere für die Diffusion beweglicher Ionen entlang dieser zwei Breitseiten bereit. Obwohl prinzipiell ein Durchkontakt, der eine geschlossene Ringform besitzt, die den aktiven Bereich 12 vollständig umgibt, eine durchgehende Diffusionsbarriere bereitstellen würde, ist diese Anordnung nicht praktikabel, falls die Gateelektrode 14 an einem Ende 32 zu kontaktieren ist, das außerhalb des aktiven Bereiches 12 und außerhalb des Source-Metallkontakts 16 angeordnet ist.
  • Um die Gateelektrode 14 an die Randkante 31 des Bauelements 10 hinauszuführen, werden Lücken in dem Durchkontakt zwischen dem Source-Metallkontakt 16 und der Sourceelektrode 13 bereitgestellt, so dass die Gateelektrode 14 in diesen Lücken angeordnet werden kann, das heißt in den Bereichen zwischen den Durchkontakten. In diesen Bereichen erstreckt sich die Oxidschicht 13 in den aktiven Bereich 12 und stellt einen Pfad bereit, entlang dessen die beweglichen Ionen in den aktiven Bereich 12 diffundieren können.
  • Um die Diffusion beweglicher Ionen entlang der Oxidschicht 30 in den aktiven Bereich 12 weiter zu behindern, ist die Mehrzahl von Metall-Durchkontakten 17 in zwei oder mehr Reihen angeordnet. Insbesondere kann die Mehrzahl von Kontakten 17 in Draufsicht mit einer langgestreckten Struktur bereitgestellt werden und die Längsrichtung kann näherungsweise parallel zu der Seite des Source-Metallkontakts 16 angeordnet werden.
  • In einer Ausführungsform sind die Metall-Durchkontakte 17 benachbarter Reihen versetzt zueinander angeordnet. Diese Ausführungsform ist in der Gruppe 19 mit langgestreckten Metall-Durchkontakten 37 gezeigt. Im Fall von Metall-Durchkontakten 37, die eine in Draufsicht im allgemeinen rechteckige Form besitzen, werden die Metall-Durchkontakte einer Reihe so angeordnet, dass sich ihr Zentrum zwischen benachbarten Metall-Durchkontakten der benachbarten Reihe befindet, um eine versetzte Anordnung bereitzustellen. Die Anordnung der Durchkontakte benachbarter Reihen kann auch als verschobene Anordnung beschrieben werden.
  • Der mögliche Diffusionspfad für bewegliche, verunreinigende Ionen durch die Oxidschicht 30, die sich zwischen den langgestreckten Metall-Durchkontakten 37 befindet, ist in 1 durch den Pfeil 38 dargestellt. Der mögliche Diffusionspfad 38 besitzt eine mäanderförmige Struktur. Die Gateelektrode 14 kann sich in den Randbereich 31, in dem die Gate-Sammelleiterbahn 24 angeordnet ist, erstrecken, indem diese in diesen Bereichen der dritten Oxidschicht 31 zwischen den Metall-Durchkontakten 37 angeordnet wird. Die Gateelektrode 14 kann sich auch in einer mäanderförmigen Art zwischen den Durchkontakten 37 von dem aktiven Bereich 12 zu der Gate-Sammelleiterbahn 24 in dem Randbereich 31 des Halbleiterbauelements 10 erstrecken.
  • In einer Anordnung, die aus einer einzigen Reihen von in Intervallen beabstandeten Durchkontakten besteht, würde sich der kürzeste direkte Pfad im allgemeinen senkrecht zu der Seite des Source-Metallkontakts 16 erstrecken. Durch das Anordnen der Metall-Durchkontakte 37 in zwei oder mehrere Reihen mit einer versetzten Anordnung nimmt der Diffusionspfad eine mäanderförmige Struktur an und die Länge des Diffusionspfads für die beweglichen Ionen wird erhöht. Damit wird die Zeit, die für den Aufbau einer Verunreinigung in dem aktiven Bereich 12 und für eine Beeinträchtigung der Schwellenspannung und der Leistungsfähigkeit des Bauelements benötigt wird, erhöht.
  • In einer Ausführungsform besitzen die Metall-Durchkontakte 17 in Draufsicht eine trichter- beziehungsweise schachtförmige Form. Zwei Ausführungsformen mit Metall-Durchkontakten, die eine trichterförmige beziehungsweise schachtförmige Form besitzen, sind in 1 gezeigt und mit Bezugszeichen 18 und 21 gekennzeichnet.
  • In der Ausführungsform, die mit Bezugszeichen 18 gekennzeichnet ist, besitzt jeder der Durchkontakte 39 in Draufsicht eine hauptsächlich V-förmige Form. Die Durchkontakte 39 sind in zwei Reihen derart angeordnet, dass die Spitze des V in Richtung des aktiven Bereiches 12 zeigt und die offene Seite in Richtung der Randkante 31 des Halbleiterbauelements 10 zeigt.
  • Die Durchkontakte 39 einer Reihe sind bezogen auf die Durchkontakte 39 der anderen Reihe derart versetzt angeordnet, dass die Spitze des V der Durchkontakte 39 der ersten Reihe zwischen zwei benachbarten V-förmigen Durchkontakten 39 der anderen Reihe angeordnet ist. Diese versetzte Anordnung der V-förmigen Durchkontakte 39 ermöglicht, dass sich die Gateelektrode 14 in einer mäanderförmigen Weise zwischen den Durchkontakten 39 von dem aktiven Bereich 12 in den Randbereich 31, in dem die Gate-Sammelleiterbahn 24 angeordnet ist, erstreckt.
  • Die V-förmige Form stellt eine Falle (trap) für die beweglichen Ionen dar, wie durch die Pfeile 40 gezeigt ist. Die beweglichen, verunreinigenden Ionen, wie beispielsweise Na+ und K+, migrieren durch die Oxidschicht 30 entlang des kürzestmöglichen Pfads, der näherungsweise senkrecht zu der Seite des Source-Metallkontakts 16 ist. Die beweglichen, verunreinigenden Ionen können in das offene Ende des V-förmigen Durchkontakts 29 hinein gelangen und sich innerhalb der V-förmigen Form ansammeln.
  • In einem MOSFET-Bauelement, in dem an die Gate-Sammelleiterbahn 24 eine Spannung angelegt wird, die bezogen auf die Spannung des Source-Metallkontakts stärker positiv ist, werden positiv geladene bewegliche Ionen weg von der Gate-Sammelleiterbahn 24 und in Richtung des Zellenfeldes des aktiven Bereichs 12 hin gefördert. Daher neigen die positiv geladenen Ionen, sobald sie in den V-förmigen Durchkontakt 39 hineingelangt sind, dazu, dort gefangen zu sein, da sie, um aus dem V-förmigen Durchkontakt 39 herauszudiffundieren, entgegen der bevorzugten Diffusionsrichtung, die durch die Spannungsdifferenz vorgegeben wird, migrieren müssten.
  • In der mit dem Bezugszeichen 21 gekennzeichneten Ausführungsform besitzen die Durchkontakte 41 eine im Allgemeinen U-förmige Form, wobei die offene Seite in Richtung der Gate-Sammelleiterbahn 25 zeigt und das geschlossene Ende in Richtung des aktiven Bereichs 12 zeigt. Bewegliche, verunreinigende Ionen, die entlang der Oxidschicht 30 diffundieren, können innerhalb der U-förmigen Form der Metall-Durchkontakte 41 gefangen werden. In dieser Ausführungsform sind die U-förmigen Metall-Durchkontakte 41 einer Reihe bezogen auf diejenigen der benachbarten Reihe versetzt angeordnet. Bewegliche Ionen, die zwischen zwei U-förmigen Durchkontakten 41 einer Reihe hindurch diffundieren, gelangen in das Zentrum des geschlossenen Endes des U-förmigen Durchkontakts 41 der nächsten Reihe hinein.
  • In der mit dem Bezugszeichen 20 gekennzeichneten Ausführungsform wird eine Kombination von langgestreckten, im Allgemeinen rechteckigen Metall-Durchkontakten 37 und V-förmigen Durchkontakten 39 bereitgestellt. In dieser Ausführungsform beinhalten die zwei äußersten Reihen langgestreckte, rechteckige Metall-Durchkontakte 37. Die zwei Reihen sind versetzt zueinander angeordnet. Eine dritte Reihe V-förmiger Durchkontakte 39 wird auf der Innenseite der zweiten Reihe der langgestreckten rechteckigen Durchkontakte 37 bereitgestellt. Die Spitze der V-förmigen Metall-Durchkontakte 39 ist zwischen zwei Metall-Durchkontakten 37 der benachbarten Reihe angeordnet, so dass alle drei Reihen eine versetzte oder verschobene Anordnung besitzen.
  • Obwohl die Ausführungsformen im Kontext von beweglichen, verunreinigenden Kationen, das heißt positiv geladenen beweglichen Ionen, beschrieben wurden, können die Durchkontakte ebenfalls eine Barriere gegen die Diffusion von beweglichen Anionen, das heißt negativ geladenen Ionen, wie beispielsweise OH–, in den aktiven Bereich bereitstellen. Verunreinigungen durch negativ geladene Ionen ist in p-Kanal Bauelementen eine Thematik.
  • In weiteren Ausführungsformen werden drei oder sogar mehr Reihen von Durchkontakten bereitgestellt. Weiterhin wird jede beliebige Zahl an Reihen von Metall-Durchkontakten, die unterschiedliche Formen besitzen, bereitgestellt. Zudem kann auch eine einzige Reihe Metallkontakte besitzen, die in Draufsicht eine Vielzahl von Formen besitzen.
  • In weiteren Ausführungsformen wird ein Halbleiterbauelement bereitgestellt, das ein Halbleitersubstrat aufweist, das einen aktiven Bereich und einen Randbereich benachbart zu dem aktiven Bereich und eine Struktur zum Behindern der Diffusion von beweglichen Ionen von dem Randbereich in den aktiven Bereich, die in dem Randbereich angeordnet ist, aufweist. Diese Struktur kann derart angeordnet sein und ein Material aufweisen, um die Diffusion von beweglichen Ionen entlang einer dielektrischen Schicht, die auf dem Halbleitersubstrat angeordnet ist, zu hindern und/oder um die Diffusion von beweglichen Ionen durch das Halbleitersubstrat selbst in den aktiven Bereich zu hindern. Die beweglichen Ionen können vorhanden sein als Ergebnis von Substanzen, die in der Verarbeitung des Halbleitersubstrats eingesetzt werden, und können als Ergebnis darauffolgender Behandlungsprozesse und/oder einem darauffolgenden Betrieb des Bauelements beweglich sein.
  • 4 zeigt einen Bereich eines Halbleiterbauelements 50 gemäß einer Ausführungsform. Das Halbleiterbauelement 50 kann beispielsweise ein MOSFET oder ein IGBT sein. Das Halbleiterbauelement 50 beinhaltet ein Halbleitersubstrat 51 mit einer ersten Hauptoberfläche 52, einem aktiven Bereich 53 und einem Randbereich 54, der benachbart zu dem aktiven Bereich 53 angeordnet ist. Eine Mehrzahl von ersten Gräben 55, von denen jeder eine Elektrode 56 beinhaltet, ist in dem aktiven Bereich 53 angeordnet. In dieser Ausführungsform ist die Elektrode 56 eine Gateelektrode. Das Halbleiterbauelement 50 beinhaltet zudem eine Sourceelektrode, die in 4 nicht gezeigt ist. Die Sourceelektrode kann innerhalb des ersten Grabens 55 angeordnet sein, wobei sie elektrisch von der Gateelektrode 56 durch eine dielektrische Schicht getrennt ist. Die Sourceelektrode kann auch auf der ersten Hauptoberfläche 51 benachbart zu den ersten Gräben 55 angeordnet sein.
  • Jeder erste Graben 55 reicht von der ersten Hauptoberfläche 52 in das Halbleitersubstrat 54. Eine dielektrische Schicht 57 ist auf der ersten Hauptoberfläche 52 angeordnet und ein Source-Metallkontakt 58 ist auf der dielektrischen Schicht 57 angeordnet. Eine Mehrzahl von elektrisch leitfähigen Elementen 59, von denen eines in 4 gezeigt ist, ist in dem Randbereich 54 angeordnet. Die elektrisch leitfähigen Elemente 59 sind räumlich getrennt voneinander und erstrecken sich durch die dielektrische Schicht 57 und sind in elektrischem Kontakt mit dem Source-Metallkontakt 58. Der Source-Metallkontakt 58 ist zudem in elektrischem Kontakt mit der Sourceelektrode und kontaktiert die Sourceelektrode räumlich an einer Position des Halbleiterbauelements 50, die nicht in den Figuren gezeigt ist.
  • Das elektrisch leitfähige Element 59 unterbricht die dielektrische Schicht 57 und ist derart ausgebildet, dass es die Diffusion von beweglichen Ionen entlang und durch die dielektrische Schicht 57 behindern kann, insbesondere die Diffusion von beweglichen Kationen, wie beispielsweise Na+ und K+, entlang und durch die dielektrische Schicht 57 von dem Randbereich 54 in den aktiven Bereich 53. Die elektrisch leitfähigen Elemente 59 stellen eine Diffusionsbarriere für bewegliche Kationen bereit.
  • Das elektrisch leitfähige Element 59 weist einen Graben 60, der sich von der ersten Hauptoberfläche 52 in das Halbleitersubstrat 51 erstreckt, und einen Durchkontakt 61, der sich von dem Source-Metallkontakt 58 durch die dielektrische Schicht 57 zu dem Graben 60 erstreckt, auf. Der Graben 60 ist bestimmt durch vier Seitenwände und einen Boden, der sich zwischen den Seitenwänden erstreckt. Der Graben 60 ist lateral räumlich isoliert und nicht verbunden mit den ersten Gräben 55, die in dem aktiven Bereich 53 angeordnet sind. Die Seitenwände und der Boden des Grabens 60 sind mit einer Oxidschicht 62 bedeckt und mit elektrisch leitfähigem Material 63 gefüllt. Die Oxidschicht 62 isoliert das elektrisch leitfähige Material 63 von dem Halbleitersubstrat 51 elektrisch.
  • In dieser Ausführungsform ist das elektrisch leitfähige Material Polysilizium. Jedoch können andere elektrisch leitfähige Materialien wie beispielsweise Metalle und Legierungen ebenfalls verwendet werden. Das elektrisch leitfähige Material 63, das in dem Graben 60 angeordnet ist, ist elektrisch mit dem Source-Metallkontakt 58 durch den Durchkontakt 61 verbunden, der sich von dem Source-Metallkontakt 58 durch die dielektrische Schicht 57 zu dem elektrisch leitfähigen Material 63 erstreckt. Der Durchkontakt 61 und der Graben 60 besitzen in Draufsicht im Allgemeinen die gleiche Form. Beispielsweise können sowohl der Durchkontakt 61 als auch der Graben 60 eine V-Form besitzen. Der Durchkontakt 61 kann die gleiche Größe wie der Graben 60 besitzen oder kann lateral schmäler sein und konzentrisch innerhalb der Fläche des Grabens, die durch die Seitenwände definiert ist, angeordnet sein.
  • Die Oxidschicht 62, die den zweiten Graben 60 auskleidet, erstreckt sich über die erste Oberfläche 52 des Halbleitersubstrats 51 und kleidet zudem die Gräben 55 in dem aktiven Bereich 53 des Halbleiterbauelements 15 aus. Die Oxidschicht 62 ist dünner als die dielektrische Schicht 57 und ist zwischen der ersten Hauptoberfläche 52 des Halbleitersubstrats und der dielektrischen Schicht 57 angeordnet. Der Graben 60 in dem Randbereich 54 verlängert den möglichen Diffusionspfad entlang dieser Oxidschicht 62 für bewegliche Ionen, die in eine durch Pfeil 64 gekennzeichnete Richtung von dem Randbereich 54 in den aktiven Bereich 53 diffundieren, verglichen mit einer Anordnung, in der sich die Oxidschicht in einer einzigen Ebene auf der ersten Hauptoberfläche des Halbleitersubstrats erstreckt und der Durchkontakt 61 blockiert die Diffusion von beweglichen Ionen entlang der Oxidschicht 62 von dem Randbereich 54 in den aktiven Bereich 53.
  • 5 zeigt eine Draufsicht auf das Halbleiterbauelement 50. Der aktive Bereich 53 ist näherungsweise rechteckigförmig und befindet sich im Zentrum eines Halbleitersubstrats 51. Die Mehrzahl von ersten Gräben 55 erstreckt sich parallel zueinander. Ein Randbereich 54 ist auf zwei gegenüberliegenden Seiten des aktiven Bereiches 53 und insbesondere an den gegenüberliegenden Enden der ersten Gräben 55 angeordnet. Der aktive Bereich 53 ist auf allen Seiten durch einen Randkantenbereich 65 umgeben, so dass die zwei Randbereich 54 zwischen dem aktiven Bereich 53 und dem Randkantenbereich 65 angeordnet sind.
  • Der Source-Metallkontakt 58 bedeckt den gesamten aktiven Bereich 53 und den Randbereich 54. Ein Gatekontakt 66 ist elektrisch mit den Gateelektroden 56 in den ersten Gräben 55 verbunden und ist in einer Ecke des Halbleitersubstrats 51 angeordnet. Der Gatekontakt 66 ist elektrisch von dem Source-Metallkontakt 58 isoliert. Wie in der Draufsicht von 5 gezeigt, ist die Mehrzahl von elektrisch leitfähigen Elementen 59 in Draufsicht im Allgemeinen V-förmig. Die Spitze des V ist in Richtung des aktiven Bereiches 55 zeigend angeordnet und die offene Seite des V zeigt in Richtung des Randbereiches 65. In dieser Ausführungsform werden zwei Reihen von V-förmigen elektrisch leitfähigen Elementen 59 bereitgestellt und der Abstand der V-förmigen elektrisch leitfähigen Elemente 59 jeder Reihe ist derart gewählt, dass die elektrisch leitfähigen Elemente 59 benachbarter Reihen überlappen.
  • Die Form der elektrisch leitfähigen Elemente 59 und des Grabens 60 und des Durchkontakts 61 sind in Draufsicht nicht beschränkt auf eine V-Form. Die elektrisch leitfähigen Elemente 59 und der Graben 60 und der Durchkontakt 61 können in Draufsicht jeweils eine U-Form oder eine rechteckige Form besitzen.
  • Eine vergrößerte Draufsicht der Anordnung der ersten Gräben 55 und der elektrisch leitfähigen Elemente 59 ist in 6 gezeigt. Die Gräben werden lediglich aus Gründen der Übersichtlichkeit mit einer einzigen Linie dargestellt. Die Mehrzahl von ersten Gräben 55 des aktiven Bereichs 53 ist mit einem vierten Graben 66 verbunden, der ebenfalls durch eine einzige Linie dargestellt ist und der sich entlang der Enden der ersten Gräben 55 in eine Richtung, die im allgemeinen senkrecht zu der Länge der ersten Gräben 55 ist, erstreckt. Der vierte Graben 66 verbindet die ersten Gräben 55 elektrisch miteinander.
  • In der in 6 gezeigten Ausführungsform verbindet ein einziger vierter Graben 66 alle der ersten Gräben 55 elektrisch miteinander. Jedoch werden in weiteren Ausführungsformen zwei oder mehr vierte Gräben bereitgestellt und jeder dieser vierten Gräben kann getrennte Gruppen von ersten Gräben elektrisch miteinander verbinden. Jede Gruppe von ersten Gräben kann zwei oder mehr erste Gräben beinhalten.
  • Zwei der Mehrzahl von elektrisch leitfähigen Elementen 59 sind in 6 gezeigt. Wie zuvor beschrieben ist die Form des Grabens 60 und des Durchkontakts 61, die das elektrisch leitfähigen Mittel 59 bereitstellen, in dieser Ausführungsform in Draufsicht näherungsweise die gleiche. Der Graben 60 und der Durchkontakt 61 besitzen beide die in 6 gezeigte V-Form. Ein einziges elektrisch leitfähiges Element 59 von zwei Reihen ist gezeigt. Die elektrisch leitfähigen Elemente 59 der zwei benachbarten Reihen sind versetzt zueinander angeordnet, so dass das distale Ende 72 eines V-förmigen elektrisch leitfähigen Elements in Richtung der Seitenfläche 73 eines benachbarten V-förmigen elektrisch leitfähigen Elements 59 zeigt.
  • Der Randbereich 54 des Halbleiterbauelements 50 beinhaltet zudem eine Mehrzahl von dritten Gräben 67, die sich von dem vierten Graben 66 in eine Richtung erstrecken, die im Allgemeinen parallel zu der Längsrichtung der ersten Gräben 55 in dem aktiven Bereich 53 ist. Die Mehrzahl von dritten Gräben 67 ist elektrisch mit dem vierten Graben 66 und den ersten Gräben 55 verbunden. Die dritten Gräben 67 erstrecken sich von dem vierten Graben 66 in Richtung des nicht dargestellten Randkantenbereichs 65.
  • Die dritten Gräben 67 sind derart angeordnet, dass ein Ende 68, das sich von dem vierten Graben 66 erstreckt, lateral versetzt zu den ersten Gräben 55 des aktiven Bereiches 53 angeordnet ist. Die dritten Gräben 67 erstrecken sich in einem ersten Bereich 69 in eine Richtung parallel zu den Gräben 55 und erstrecken sich dann in einem zweiten Bereich 70 in einem schrägen Winkel und erstrecken sich in einem dritten Bereich 71 weiter in eine Richtung parallel zu den ersten Gräben 55. Die dritten Gräben 67 sind in Paaren oder Gruppen angeordnet.
  • Die elektrisch leitfähigen Elemente 59 sind zwischen benachbarten dritten Gräben 67 derart angeordnet, dass sich ein dritter Graben 67 zwischen dem distalen Ende 72 des einen elektrisch leitfähigen Elements 59 und der Seitenfläche 73 des benachbarten elektrisch leitfähigen Elements 59 erstreckt. Die dritten Gräben 67 können als durch die Mehrzahl von elektrisch leitfähigen Elementen 59 mäandernd angesehen werden. Die Position des in 4 gezeigten Querschnitts ist in 6 ebenfalls durch die Linie C-C gezeigt.
  • Die ersten Gräben 55, der vierte Graben 66 und die dritten Gräben 67 sind elektrisch miteinander verbunden und stellen einen elektrisch leitfähigen Pfad für die Gateelektrode 56, die in den ersten Gräben 55 in dem aktiven Bereich 53 angeordnet ist, zwischen den elektrisch leitfähigen Elementen 59 zu einer nicht dargestellten Gate-Sammelleiterbahn und zu dem Gate-Metallkontakt 66, der peripher zu den elektrisch leitfähigen Elementen 59 angeordnet ist, bereit. Der Pfad, der durch die ersten Gräben 55, den vierten Graben 66 und die dritten Gräben 67 bereitgestellt wird, ist elektrisch von den elektrisch leitfähigen Elementen 59 mit den zweiten Gräben 60 und dem Source-Metallkontakt 58 isoliert, so dass die ersten, dritten und vierten Gräben auf einem Potential verschieden von dem des zweiten Grabens 60, der Sourceelektrode und des Source-Metallkontaks 58 liegen können.
  • Die Elektrode 56, die in den ersten Gräben 55 angeordnet ist, und peripher zu dem Randbereich 54 durch die dritten Gräben 67 und vierten Gräben 66 elektrisch erreichbar ist, ist nicht auf eine Gateelektrode beschränkt. Die Struktur der ersten Gräben 55, des vierten Grabens 66 und der dritten Gräben 67 kann als ein Pfad für jede Elektrode verwendet werden, die auf einem Potential verschieden von dem der elektrisch leitfähigen Elemente 59 liegt, beispielsweise eine Sensorelektrode. Verschiedene Gruppen von ersten Gräben 55, vierten Gräben 66 und dritten Gräben 67 können ebenfalls dazu verwendet werden, eine Mehrzahl von Pfaden bereitzustellen, die elektrisch isoliert voneinander sind, um Signale auf einer Mehrzahl von unterschiedlichen Potentialen von dem aktiven Bereich 53 durch die Barriere für bewegliche Ionen, die durch die elektrisch leitfähigen Elemente 59 bereitgestellt wird, die in dem Randbereich 54 angeordnet sind, zu dem Randbereich 65 zu transportieren.
  • Der Randbereich 54 beinhaltet weniger Gräben als der aktive Bereich 53, um lateralen Freiraum für die Unterbringung der Barriere für bewegliche Ionen in Form der elektrisch leitfähigen Elemente 59 bereitzustellen. In dieser Ausführungsform werden, verglichen mit den ersten Gräben 55, drei Gräben zwischen jedem dritten Graben 67 ausgelassen, so dass das Verhältnis der Anzahl von Gräben in dem aktiven Bereich 53 und dem Randbereich 54 fünf zu zwei ist.
  • Der Graben 60 des elektrisch leitfähigen Elements 59 kann während der Herstellungsschritte zur Herstellung der ersten Gräben 55 des aktiven Bereiches 53 und der dritten Gräben 67 in dem Randbereich 54 hergestellt werden.
  • Die elektrisch leitfähigen Elemente 59 können andere Formen als die in den 4 bis 6 gezeigten besitzen. 7 zeigt eine weitere Ausführungsform eines elektrisch leitfähigen Elements 74, das einen Graben 60 und einen Durchkontakt 61 aufweist. Der Graben 60 ist mit einer Oxidschicht 62 ausgekleidet und mit einem elektrisch leitfähigen Material 63 gefüllt. In der in 7 gezeigten Ausführungsform erstreckt sich das elektrisch leitfähige Material 63, das den Graben 60 auffüllt, in Bereiche benachbart zu dem offenen Ende des Grabens 60, so dass es auf der Oxidschicht 62 in Bereichen der ersten Oberfläche 52 benachbart zu dem Graben 60 angeordnet ist, um einen herausragenden Aufsatz 77 elektrisch leitfähigen Materials, der lateral größer ist als der Graben 60, bereitzustellen.
  • Die dielektrische Schicht 57 erstreckt sich über die Randbereiche des Aufsatzes 77. Der Durchkontakt 61 erstreckt sich von dem Source-Metallkontakt 58 durch die dielektrische Schicht 57 bis zu dem Aufsatz 77, um einen elektrischen Kontakt zwischen dem Source-Metallkontakt 58 und dem elektrisch. leitfähigen Material 63, das in dem Graben 60 angeordnet ist, bereitzustellen.
  • In der in 7 gezeigten Ausführungsform ist eine Sourceelektrode 78 in dem unteren Bereich des ersten Grabens 55 angeordnet, eine dielektrische Schicht 79 ist auf der Sourceelektrode angeordnet und die Gateelektrode 56 ist auf der dielektrischen Schicht 79 angeordnet. Die dielektrische Schicht 79 isoliert die Sourceelekrode 78 und die Gateelektrode 56 elektrisch voneinander.
  • 8 zeigt eine weitere Ausführungsform eines elektrisch leitfähigen Elements 75, das die Form eines Vorsprungs 76 besitzt, der auf der Oxidschicht 62 auf der ersten Hauptoberfläche 52 angeordnet ist. Das elektrisch leitfähige Element 75 weist keinen Graben auf. Die dielektrische Schicht 57 erstreckt sich über Randbereiche des Vorsprungs 76, so dass sich der Durchkontakt 61 durch die dielektrische Schicht 57 zu der oberen Oberfläche des Vorsprungs 76 erstreckt. Der Vorsprung 76 und der Durchkontakt 61 unterbrechen zusammen die dielektrische Schicht 57 durch die gesamte Dicke der dielektrischen Schicht 57 und blockieren die Diffusion von beweglichen Ionen entlang der dielektrischen Schicht 57.
  • In Ausführungsformen, in denen das elektrisch leitfähige Element 59 einen Graben aufweist, kann der Graben eine Breite und Tiefe besitzen, die die gleiche ist wie die Breite und Tiefe der ersten Gräben 55 des aktiven Bereiches 53. In weiteren Ausführungsformen kann der Graben des elektrisch leitfähigen Elements 59 eine Breite und Tiefe besitzen, die verschieden von denen der ersten Gräben 55 des aktiven Bereiches 53 ist. In einer Ausführungsform besitzen die Gräben des elektrisch leitfähigen Elements 59 jeweils eine größere Breite und eine größere Tiefe als die Breite und Tiefe der ersten Gräben des aktiven Bereiches 53. Ein Erhöhen der Breite und Tiefe der Gräben des elektrisch leitfähigen Elements 59 verlängert den möglichen Diffusionspfad von beweglichen Ionen entlang der ersten Oxidschicht, die die Gräben des elektrisch leitfähigen Elements 59 auskleidet und die erste Hauptoberfläche 52 bedeckt.
  • 9 zeigt ein Halbleiterbauelement 100. Das Halbleiterbauelement 100 weist eine Struktur zum Behindern der Diffusion von beweglichen Ionen durch das Halbleitersubstrat 101 und insbesondere durch das Halbleitersubstrat 101 von dem Randbereich 104 in den aktiven Bereich 103 auf.
  • Das Halbleiterbauelement 100 beinhaltet ein Halbleitersubstrat 101, das eine erste Hauptoberfläche 102, einen aktiven Bereich 103 und einen Randbereich 104, der den aktiven Bereich 103 umgibt, besitzt. Das Halbleiterbauelement 100 beinhaltet zumindest einen Graben 105, der in dem Randbereich 104 angeordnet ist und zumindest im Wesentlichen den aktiven Bereich 103 umgibt. Die Formulierung zumindest im wesentlichen umgeben ist dazu vorgesehen, Ausführungsformen zu beinhalten, in denen ein einzelner durchgängiger Graben den aktiven Bereich begrenzt und komplett umschließt, sowie Ausführungsformen, die einen unterbrochenen Graben beinhalten, und Ausführungsformen, in denen zwei oder mehr Lücken zwischen Grabenabschnitten bereitgestellt werden, um durch Lücken getrennte, separate Gräben bereitzustellen. Die Lücke oder Lücken beinhalten Bereiche des Halbleitersubstrats zwischen Enden von benachbarten Grabenabschnitten. Der Graben 105 ist durch zwei Seitenwände, die im Allgemeinen parallel zueinander und einander gegenüberliegend sind, und einen Boden, der sich zwischen den Seitenwänden erstreckt, bestimmt.
  • In dieser Ausführungsform ist der Graben 105 mit dielektrischem Material in der Form eines Oxids 106 gefüllt. Das Oxid kann derart gewählt sein, dass eine Barriere oder ein Getter bereitgestellt wird, um bewegliche Ionen an der Diffusion durch das Halbleitersubstrat 101 von dem Randbereich 104 in Richtung des aktiven Bereichs 103 zu hindern. Das dielektrische Material 106 kann derart ausgewählt sein, dass es die Diffusion der gegetterten beweglichen Ionen aus dem Graben 105 heraus oder von der Grenzfläche des Grabens 105 weg physikalisch verhindert, oder dass das dielektrische Material 106 chemisch mit den beweglichen Ionen reagiert, um ein Produkt zu formen, das nicht aus dem Graben 105 und durch das Halbleitersubstrat 101 diffundiert. Die beweglichen Ionen können Metallionen wie beispielsweise Eisen-, Kupfer- und Nickelionen sein.
  • Die beweglichen Ionen können Eisenionen, wie beispielsweise Fe+-Ionen, sein, die durch das Halbleitersubstrat von dem Randbereich 104 in Richtung des aktiven Bereiches 103 während des Betriebs des Halbleiterbauelements 100 diffundieren und die den aktiven Bereich 103 verunreinigen können. Die beweglichen Ionen, insbesondere Eisenionen, können durch das Halbleitersubstrat innerhalb einer Raumladungszone aufgrund der Feld-erhöhten (field enhanced) Diffusion der Ionen diffundieren.
  • Die beweglichen Ionen, die in den Gräben gefangen werden sollen, können Kupfer- oder Nickelionen sein, die durch das Halbleitersubstrat 101 während der Herstellung des Halbleiterbauelements diffundieren und den aktiven Bereich 103 verunreinigen können. Nachdem die beweglichen Ionen durch den Graben eingefangen wurden, sind sie nicht länger in der Lage durch das Halbleitersubstrat 101 und in den aktiven Bereich 103 zu diffundieren. Das Halbleiterbauelement 100 kann beispielsweise ein MOSFET, ein IGBT oder eine Diode mit Gate-unterstützter Abschaltung (gate-assisted turn-off) sein.
  • Der Graben 105 besitzt eine Funktion, die verschieden von derjenigen bei einem Randabschluss (junction termination) ist. In einer Ausführungsform soll der Graben 105 nicht als Randabschluss (junction termination) fungieren. Typischerweise besitzen Bauelemente spezielle Randabschlüsse, wie beispielsweise Feldringe oder Feldplatten, die eine hohe Durchbruchspannung des Bauelements ermöglichen. Der Graben 105 kann außerhalb der Raumladungszone oder innerhalb der Raumladungszone angeordnet sein.
  • 10 zeigt eine detailliertere Ansicht der Position des Grabens 105 in dem Randbereich 104 des Halbleiterbauelements 100. Der aktive Bereich 103 beinhaltet eine Mehrzahl von aktiven Gräben 110, die jeweils eine Gateelektrode 111 aufweisen. Die Gateelektrode kann Polysilizium oder ein Metall sein. Eine dielektrische Schicht 112 ist auf der ersten Oberfläche 102 angeordnet und bedeckt die Gateelektrode 111. Ein Source-Metallkontakt 113 ist auf der dielektrischen Schicht 112 angeordnet und erstreckt sich durch Durchkontakte in der dielektrischen Schicht 112, die über den Sourcebereichen 114 angeordnet sind, in das Halbleitersubstrat 101, so dass die Sourcebereiche 114 elektrisch mit dem Source-Metallkontakt 113 kontaktiert sind. Die dielektrische Schicht 112 isoliert den Source-Metallkontakt 113 elektrisch von der Gateelektrode 111 und den weiteren Randstrukturen wie beispielsweise eine Feldplatte 115.
  • Der Graben 105 fungiert als Diffusionsbarriere für bewegliche Ionen und kann auch als eine Falle für bewegliche Ionen oder als ein Getter für bewegliche Ionen beschrieben werden. Der Graben 105 ist in dem Randbereich 104 derart angeordnet, dass er die Eigenschaften des Halbleiterbauelements 100 oder der Randstrukturen nicht messbar beeinflusst. In diesem Zusammenhang wird messbar verwendet, um eine Abweichung von einem Bereich einer Größe zu beschreiben, der in einem Datenblatt eines Halbleiterbauelements mit den gleichen aktiven Strukturen und Randstrukturen, aber ohne Graben 105, definiert ist. Der Graben 105 kann unter Randstrukturen wie beispielsweise einer Feldplatte 115 angeordnet sein, so dass kein zusätzlicher lateraler Freiraum zur Bereitstellung einer Diffusionsbarriere für bewegliche Ionen in Anspruch genommen wird.
  • Der Graben 105 kann in dem Randbereich 104 in dem Bereich eines Randabschlusses des Halbleiterbauelements angeordnet sein oder der Graben ist zwischen dem Randabschluss und äußersten Source-Bereichen angeordnet.
  • 11 bis 14 zeigen Draufsichten eines Grabens 105, der mit einem Dielektrikum 106, wie beispielsweise einem Oxid, gefüllt ist, gemäß weiteren Ausführungsformen. Der Graben 105 ist aus Gründen der Übersichtlichkeit als eine einzige Linie dargestellt, obwohl jeder Graben durch einen Boden festgelegt ist, der sich im Falle eines einzelnen, durchgängigen, ununterbrochenen Grabens zwischen zwei Seitenwänden und im Falle eines abgetrennten Grabens zwischen vier Seitenwänden erstreckt.
  • In der Ausführungsform von 11 werden zwei Gräben 105 bereitgestellt, die konzentrisch angeordnet sind. Jeder der Gräben ist im Allgemeinen rechteckförmig, durchgängig und umschließt den aktiven Bereich 103 vollständig.
  • In der Ausführungsform von 12 werden eine Mehrzahl von getrennten Gräben 107 bereitgestellt, die eine einzelne Reihe 108 bilden. Zwei Reihen getrennter Gräben 107 werden bereitgestellt und sind derart angeordnet, dass der Bereich zwischen den Gräben einer Reihe direkt vor dem Bereich zwischen den Gräben der benachbarten Reihe in der möglichen, mit einem Pfeil 109 dargestellten Richtung der Eisenionen-Diffusion angeordnet ist.
  • 13 zeigt eine Ausführungsform für einen einzigen durchgängigen Graben 105 und einen abgetrennten Graben 107, in der der Graben bei Betrachtung in Draufsicht eine Zickzack-Form besitzt.
  • 14 zeigt eine Ausführungsform, in der zwei Reihen von abgetrennten Gräben 107 bereitgestellt werden. Eine Reihe besitzt im Allgemeinen rechteckförmige Gräben und eine Reihe besitzt U-förmige Gräben. Die U-förmigen Gräben sind derart angeordnet, dass das offene Ende des U in Richtung des Randbereichs des Halbleiterbauelements zeigt und das geschlossene Ende in Richtung des aktiven Bereichs zeigt. Wie in der Ausführungsform von 12 gezeigt sind die Bereiche des Halbleitersubstrats zwischen getrennten Gräben einer Reihe derart angeordnet, um mit den getrennten Gräben der benachbarten Reihe in der möglichen Richtung einer Eisenionen-Diffusion 109 zu überlappen. Der mögliche Diffusionspfad durch das Halbleitersubstrat mäandert zwischen den überlappenden getrennten Gräben.
  • Im Gegensatz zu der in 4 bis 8 gezeigten Ausführungsformen ist der Graben 105 der in 11 gezeigten Ausführungsform, der mit dielektrischem Material gefüllt ist, elektrisch nicht mit einem weiteren Element verbunden und kann als floatend angesehen werden.
  • Jedoch kann in weiteren nicht dargestellten Ausführungsformen der Graben und insbesondere das Material innerhalb des Grabens elektrisch mit weiteren Elementen verbunden sein.
  • Ein Halbleitersubstrat kann eine oder mehrere Diffusionsbarrieren-Strukturen für bewegliche Kationen, die einen möglichen Diffusionspfad in den aktiven Bereich entlang einer dielektrischen Schicht blockieren, und eine oder mehrere Diffusionsbarrieren-Strukturen für Eisenionen, die einen möglichen Diffusionspfad in den aktiven Bereich durch das Halbleitersubstrat blockieren, gemäß einer der oben beschriebenen Ausführungsformen beinhalten.
  • Das Halbleiterbauelement 10 ist als ein vertikales MOSFET-Bauelement gezeigt, das beispielsweise bei Spannungen von 20 Volt bis 7000 Volt betrieben werden kann. Das MOSFET-Bauelement kann planar oder ein Graben-MOSFET (trench MOSFET) sein. Die Durchkontakte 17 und ihre Anordnung gemäß einer der oben beschriebenen Ausführungsformen können in lateralen Transistor-Bauelementen wie auch in vertikalen Transistor-Bauelementen verwendet werden, wie beispielsweise in IGBTs (insulated gate bipolar transistors), smart-power Halbleiterbauelementen und logischen Halbleiterbauelementen unter anderem.
  • Obwohl spezielle Ausführungsformen hierin gezeigt und beschrieben wurden, ist für Durchschnittsfachleute erkennbar, dass vielfältige alternative und/oder äquivalente Implementierungen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll jegliche Anpassungen oder Varianten der hier besprochenen spezifischen Ausführungsformen abdecken. Deshalb ist beabsichtigt, dass die vorliegende Erfindung nur durch die Ansprüche und ihre Äquivalente beschränkt wird.

Claims (25)

  1. Halbleiterbauelement aufweisend – ein Halbleitersubstrat mit einer ersten Hauptoberfläche, einem aktiven Bereich und einem benachbart zu dem aktiven Bereich angeordneten Randbereich, wobei der aktive Bereich eine Mehrzahl von ersten Gräben und eine in den ersten Gräben angeordnete Elektrode aufweist; – zumindest eine auf der ersten Hauptoberfläche angeordnete dielektrische Schicht; – eine Mehrzahl von elektrisch leitfähigen Elementen, die in dem Randbereich angeordnet sind, räumlich getrennt voneinander sind und sich durch die dielektrische Schicht erstrecken; und – einen Source-Metallkontakt, der überhalb der Mehrzahl von elektrisch leitfähigen Elementen angeordnet ist und einen elektrischen Kontakt mit der Mehrzahl von elektrisch leitfähigen Elementen bildet.
  2. Halbleiterbauelement nach Anspruch 1, wobei die elektrisch leitfähigen Elemente in zwei oder mehr Reihen angeordnet sind.
  3. Halbleiterbauelement nach Anspruch 2, wobei die elektrisch leitfähigen Elemente von benachbarten Reihen versetzt zueinander angeordnet sind.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die elektrisch leitfähigen Elemente in Draufsicht im Allgemeinen V-förmig sind.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die elektrisch leitfähigen Elemente benachbart zu zwei gegenüberliegenden Seiten des aktiven Bereiches angeordnet sind.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die elektrisch leitfähigen Elemente weiterhin eine Mehrzahl von zweiten Gräben aufweisen, die mit elektrisch leitfähigem Material gefällt sind, wobei sich die zweiten Gräben von der ersten Hauptoberfläche in das Halbleitersubstrat erstrecken.
  7. Halbleiterbauelement nach Anspruch 6, wobei die zweiten Gräben in Draufsicht eine Form besitzen, die der Form der elektrisch leitfähigen Elemente in Draufsicht entspricht.
  8. Halbleiterbauelement nach Anspruch 6 oder Anspruch 7, wobei das elektrisch leitfähige Material über die erste Hauptoberfläche herausragt.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Elektrode, die in den ersten Gräben angeordnet ist, von den elektrisch leitfähigen Elementen elektrisch isoliert ist.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Elektrode, die in den ersten Gräben angeordnet ist, eine Gateelektrode ist.
  11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der Randbereich weiterhin eine Mehrzahl von dritten Gräben aufweist, die elektrisch mit den ersten Gräben verbunden sind.
  12. Halbleiterbauelement nach Anspruch 11, wobei die ersten Gräben mit den dritten Gräben durch einen vierten Graben verbunden sind, der sich im Allgemeinen senkrecht zu der Richtung der ersten Gräben und der dritten Gräben erstreckt.
  13. Halbleiterbauelement nach Anspruch 11 oder Anspruch 12, wobei die elektrisch leitfähigen Elemente weiterhin eine Mehrzahl von zweiten Gräben aufweisen, die mit elektrisch leitfähigem Material gefüllt sind, wobei sich die zweiten Gräben von der ersten Hauptoberfläche in das Halbleitersubstrat erstrecken und wobei zumindest ein zweiter Graben zwischen benachbarten Paaren oder Gruppen von dritten Gräben angeordnet ist.
  14. Halbleiterbauelement nach einem der Ansprüche 11 bis 13, wobei die Mehrzahl von dritten Gräben in Draufsicht lateral versetzt zu der Mehrzahl von ersten Gräben angeordnet ist.
  15. Halbleiterbauelement nach einem der Ansprüche 11 bis 14, wobei zumindest ein dritter Graben in Draufsicht zwischen benachbarten elektrisch leitfähigen Elementen mäandert.
  16. Halbleiterbauelement aufweisend – ein Halbleitersubstrat mit einer ersten Hauptoberfläche; – einen aktiven Bereich; – einen Randbereich, der den aktiven Bereich umgibt; – zumindest einen Graben, der in dem Randbereich angeordnet ist, wobei der Graben zumindest im Wesentlichen den aktiven Bereich umgibt und zumindest teilweise mit dielektrischem Material gefüllt ist.
  17. Halbleiterbauelement nach Anspruch 16, wobei der Graben mit einem oder mehreren Oxiden gefüllt ist.
  18. Halbleiterbauelement nach Anspruch 16 oder Anspruch 17, wobei der Graben in dem Bereich eines Randabschlusses des Halbleiterbauelements angeordnet ist.
  19. Halbleiterbauelement nach Anspruch 18, wobei der Graben zwischen dem Randabschluss und äußersten Source-Bereichen angeordnet ist.
  20. Halbleiterbauelement nach einem der Ansprüche 16 bis 19, wobei ein einziger durchgängiger Graben den aktiven Bereich umgibt.
  21. Halbleiterbauelement nach einem der Ansprüche 16 bis 19, wobei eine Mehrzahl von Gräben bereitgestellt wird, wobei die Gräben in Intervallen angeordnet sind und den aktiven Bereich umgeben.
  22. Halbleiterbauelement nach Anspruch 21, wobei die Gräben in zwei oder mehr Reihen angeordnet sind.
  23. Halbleiterbauelement nach Anspruch 22, wobei die Gräben von benachbarten Reihen versetzt zueinander angeordnet sind.
  24. Halbleiterbauelement nach einem der Ansprüche 21 bis 23, wobei die Gräben in Draufsicht im Allgemeinen V-förmig, U-förmig oder rechteckförmig sind.
  25. Halbleiterbauelement aufweisend – ein Halbleitersubstrat aufweisend einen aktiven Bereich und einen Randbereich benachbart zu dem aktiven Bereich, und – Mittel zum Behindern der Diffusion von beweglichen Ionen von dem Randbereich in den aktiven Bereich, wobei die Mittel in dem Randbereich angeordnet sind.
DE102010061189.1A 2009-12-17 2010-12-13 Halbleiterbauelemente Active DE102010061189B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/640,532 US8866255B2 (en) 2008-03-12 2009-12-17 Semiconductor device with staggered oxide-filled trenches at edge region
US12/640,532 2009-12-17

Publications (2)

Publication Number Publication Date
DE102010061189A1 true DE102010061189A1 (de) 2011-06-22
DE102010061189B4 DE102010061189B4 (de) 2018-04-05

Family

ID=44311402

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010061189.1A Active DE102010061189B4 (de) 2009-12-17 2010-12-13 Halbleiterbauelemente

Country Status (2)

Country Link
US (2) US8866255B2 (de)
DE (1) DE102010061189B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016122318A1 (de) * 2016-11-21 2018-05-24 Infineon Technologies Ag Anschlussstruktur eines Leistungshalbleiterbauelements
US10700019B2 (en) 2017-08-25 2020-06-30 Infineon Technologies Ag Semiconductor device with compressive interlayer
US10978395B2 (en) 2018-07-30 2021-04-13 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device having a power metallization structure
US11031321B2 (en) 2019-03-15 2021-06-08 Infineon Technologies Ag Semiconductor device having a die pad with a dam-like configuration
US11127693B2 (en) 2017-08-25 2021-09-21 Infineon Technologies Ag Barrier for power metallization in semiconductor devices

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183493B2 (en) 2004-06-30 2007-02-27 Intel Corporation Electronic assembly having multi-material interconnects
US8866255B2 (en) 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US8809966B2 (en) * 2008-03-12 2014-08-19 Infineon Technologies Ag Semiconductor device
JP5422252B2 (ja) * 2009-04-23 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5654818B2 (ja) * 2010-09-27 2015-01-14 ルネサスエレクトロニクス株式会社 パワー系半導体装置の製造方法
CN103426738B (zh) 2012-05-17 2018-05-18 恩智浦美国有限公司 具有边缘端部结构的沟槽半导体器件及其制造方法
JP5994604B2 (ja) * 2012-11-28 2016-09-21 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
TW201442253A (zh) * 2013-04-19 2014-11-01 Economic Semiconductor Corp 半導體裝置及其終端區結構
JP5842896B2 (ja) * 2013-11-12 2016-01-13 トヨタ自動車株式会社 半導体装置
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
US10403708B2 (en) * 2016-03-09 2019-09-03 The Regents Of The University Of California Graded bandgap perovskite solar cell
CN107527800B (zh) * 2016-06-22 2021-05-11 无锡华润上华科技有限公司 沟槽栅极结构及其制造方法
US11869948B2 (en) * 2021-02-17 2024-01-09 Wolfspeed, Inc. Power semiconductor device with reduced strain

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603173B1 (en) * 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
US5355008A (en) * 1993-11-19 1994-10-11 Micrel, Inc. Diamond shaped gate mesh for cellular MOS transistor array
US5780364A (en) * 1994-12-12 1998-07-14 Micron Technology, Inc. Method to cure mobile ion contamination in semiconductor processing
US6104060A (en) * 1996-02-20 2000-08-15 Megamos Corporation Cost savings for manufacturing planar MOSFET devices achieved by implementing an improved device structure and fabrication process eliminating passivation layer and/or field plate
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
US5973361A (en) * 1996-03-06 1999-10-26 Magepower Semiconductor Corporation DMOS transistors with diffusion merged body regions manufactured with reduced number of masks and enhanced ruggedness
DE19611045C1 (de) * 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
TW303982U (en) * 1996-06-28 1997-04-21 Winbond Electronics Corp Structure of chip guard ring using contact via
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
SE511826C2 (sv) * 1997-03-26 1999-12-06 Ericsson Telefon Ab L M Dikesisolering
US6404025B1 (en) * 1997-10-02 2002-06-11 Magepower Semiconductor Corp. MOSFET power device manufactured with reduced number of masks by fabrication simplified processes
US5986281A (en) * 1997-10-23 1999-11-16 Lucent Technologies, Inc. Circuit and method for predicting failure rates in a semiconductor device
US6133610A (en) * 1998-01-20 2000-10-17 International Business Machines Corporation Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture
KR100415490B1 (ko) 1999-01-11 2004-01-24 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 파워 모스 소자 및 그 제조 방법
US6348808B1 (en) * 1999-06-25 2002-02-19 Lsi Logic Corporation Mobile ionic contamination detection in manufacture of semiconductor devices
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US6429502B1 (en) * 2000-08-22 2002-08-06 Silicon Wave, Inc. Multi-chambered trench isolated guard ring region for providing RF isolation
US6879561B1 (en) * 2000-11-03 2005-04-12 Nortel Networks Limited Method and system for wireless packet scheduling with per packet QoS support and link adaptation
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US20020167071A1 (en) * 2001-05-10 2002-11-14 Mu-Chun Wang Guard ring for protecting integrated circuits
DE10212144B4 (de) * 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6897561B2 (en) 2003-06-06 2005-05-24 Semiconductor Components Industries, Llc Semiconductor power device having a diamond shaped metal interconnect scheme
JP4892172B2 (ja) * 2003-08-04 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
DE10339455B3 (de) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
JP4636839B2 (ja) * 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
KR100604903B1 (ko) * 2004-09-30 2006-07-28 삼성전자주식회사 단차피복성을 향상시킨 반도체 웨이퍼 및 그 제조방법
US7307315B2 (en) * 2004-12-20 2007-12-11 Silicon-Based Technology Corp. Scalable planar DMOS transistor structure and its fabricating methods
JP4930894B2 (ja) * 2005-05-13 2012-05-16 サンケン電気株式会社 半導体装置
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US7569875B2 (en) * 2006-03-14 2009-08-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device and a method for producing the same
US7598166B2 (en) * 2006-09-08 2009-10-06 International Business Machines Corporation Dielectric layers for metal lines in semiconductor chips
JP5232377B2 (ja) * 2006-10-31 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102006056809B9 (de) * 2006-12-01 2009-01-15 Infineon Technologies Austria Ag Anschlussstruktur für ein elektronisches Bauelement
US7741196B2 (en) * 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
US7852519B2 (en) * 2007-02-05 2010-12-14 Hand Held Products, Inc. Dual-tasking decoder for improved symbol reading
DE102007020263B4 (de) * 2007-04-30 2013-12-12 Infineon Technologies Ag Verkrallungsstruktur
US7955955B2 (en) * 2007-05-10 2011-06-07 International Business Machines Corporation Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
US7749859B2 (en) * 2007-06-29 2010-07-06 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
CN101868856B (zh) * 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US7633121B2 (en) * 2007-10-31 2009-12-15 Force-Mos Technology Corp. Trench MOSFET with implanted drift region
TWI357138B (en) * 2008-03-11 2012-01-21 Advanced Semiconductor Eng Chip structure and stacked chip package as well as
US8809966B2 (en) 2008-03-12 2014-08-19 Infineon Technologies Ag Semiconductor device
US8866255B2 (en) 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016122318A1 (de) * 2016-11-21 2018-05-24 Infineon Technologies Ag Anschlussstruktur eines Leistungshalbleiterbauelements
US11239188B2 (en) 2016-11-21 2022-02-01 Infineon Technologies Ag Terminal structure of a power semiconductor device
US10700019B2 (en) 2017-08-25 2020-06-30 Infineon Technologies Ag Semiconductor device with compressive interlayer
US11127693B2 (en) 2017-08-25 2021-09-21 Infineon Technologies Ag Barrier for power metallization in semiconductor devices
US10978395B2 (en) 2018-07-30 2021-04-13 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device having a power metallization structure
US11031321B2 (en) 2019-03-15 2021-06-08 Infineon Technologies Ag Semiconductor device having a die pad with a dam-like configuration

Also Published As

Publication number Publication date
US20150028412A1 (en) 2015-01-29
DE102010061189B4 (de) 2018-04-05
US20100155879A1 (en) 2010-06-24
US9508812B2 (en) 2016-11-29
US8866255B2 (en) 2014-10-21

Similar Documents

Publication Publication Date Title
DE102010061189B4 (de) Halbleiterbauelemente
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102005059534B4 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE19620021B4 (de) Halbleitervorrichtung des Grabentyps
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE10153739B4 (de) Halbleiterbauelement
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102007033839B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
AT505888A2 (de) Aufbau und verfahren zum ausbilden eines trench-fet mit abgeschirmtem gate, wobei die abschirm- und die gate-elektrode miteinander verbunden sind
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
AT505584A2 (de) Ladungsgleichgewichtstechniken für leistungsvorrichtungen
DE10153315B4 (de) Halbleiterbauelement
DE10038177A1 (de) Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE10225864A1 (de) Halbleiterbauteil
DE102004058021A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE102004009602B4 (de) Trench-Transistor
DE102004056772B4 (de) Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
DE10223699B4 (de) MOS-Transistoreinrichtung vom Trenchtyp
DE102007044209A1 (de) Kompensationsbauelement mit versetzt angeordneten Kompensationszonen

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative