JPH0669031B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0669031B2
JPH0669031B2 JP59148112A JP14811284A JPH0669031B2 JP H0669031 B2 JPH0669031 B2 JP H0669031B2 JP 59148112 A JP59148112 A JP 59148112A JP 14811284 A JP14811284 A JP 14811284A JP H0669031 B2 JPH0669031 B2 JP H0669031B2
Authority
JP
Japan
Prior art keywords
pattern
etching
lines
semiconductor device
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59148112A
Other languages
English (en)
Other versions
JPS6127631A (ja
Inventor
陽夫 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59148112A priority Critical patent/JPH0669031B2/ja
Priority to US06/755,897 priority patent/US4650744A/en
Publication of JPS6127631A publication Critical patent/JPS6127631A/ja
Priority to US07/942,184 priority patent/US5005071A/en
Publication of JPH0669031B2 publication Critical patent/JPH0669031B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に寸法チェック用パター
ンの形成された半導体装置に関する。
〔従来技術〕
半導体素子をウエハ上に形成する場合、一般には複数回
のエッチング工程がある。
エッチング工程では、フォトレジストパターンがマスク
として主に用いられ、そのパターンが被エッチング物に
転写される。
エッチングには等方性エッチングと異方性エッチングの
２つのモードがある。
等方性エッチングは、マスクのエッジ部より縦方向，横
方向ともに等方的にエッチングが進行するため、いわゆ
るサイドエッチングが生じ、パターンは台形状となる。
一方、異方性エッチングでは、レジストパターン下にお
ける横方向へのエッチングはほとんど進まないため、初
期のレジストパターンが正確に転写される。従って、微
細なパターンを正確に形成する場合は異方性エッチング
が望ましいが、被エッチング物の下地の組成，状態等に
よっては、エッチングの選択比に差がないため異方性エ
ッチングを用いることのできない場合が多くある。
等方性エッチングにより微細パターンを形成する場合、
エッチング量をチェックするために、素子形成領域外
に、第１図に示すようなフォトレジストの寸法チェック
用マスクパターン１（以下マスクパターンという）を形
成し用いる場合が多い。
例えば、被エッチング膜としてのポリシリコン膜をSiO2
膜上に全面に形成したのち、フォトレジストを塗布し、
パターニングしてマスクパターン１を形成しておく、こ
のマスクパターン１を構成する複数のラインＡ，Ｂ…，
Ｆ（それぞれのライン幅をａ，ｂ，…，ｆとする）はそ
の幅を、例えば0.5μｍずつ異なるように形成されてい
る。
このマスクパターン１を用いてポリシリコン膜を等方エ
ッチングした場合、エッチング後のポリシリコン膜は例
えば第２図に示したように、ラインＤ，Ｅ，Ｆがエッチ
ング除去された状態の寸法チェック用パターン２（以下
チェック用パターンという）が形成される。このような
チェック用パターン２が形成された場合は、素子形成領
域におけるポリシリコン膜のパターンはd/2だけサイド
エッチングされたことになる。従って、半導体装置の種
類、形成されるポリシリコン等のパターンの種類等につ
いて、チェック用パターンのエッチングされるべきライ
ンを定めておき、エッチング時にチェックすることによ
り、ポリシリコン等のパターンを精度よく形成すること
が可能である。
しかしながら、従来のチェック用パターンを用いる場合
は、作業者は、エッチングの都度チェック用パターンの
規格表を取り出し、チェック用パターンの指定されたラ
イン（エッチング規格ライン）を確認しなければならな
いため、比較的長いチェック時間を要するという欠点が
ある。特に多種類のエッチングパターンを処理する場
合、確認ミスが発生し、半導体装置の信頼性を低下させ
るという恐れもある。
〔発明の目的〕
本発明の目的は、上記欠点を除去し、短時間に規格ライ
ンをチェックできる寸法チェック用パターンを有する半
導体装置を提供することにある。
〔発明の構成〕
本発明の半導体装置は、半導体基板上の素子形成領域の
外部に形成された寸法チェック用パターンを、並列配置
された幅の異なる複数本のラインと、これら複数本のラ
インと垂直に結ばれた２本のラインと、この２本のライ
ンの少なくとも一方に切り欠き形成され、前記複数本の
ラインのうちからエッチング規格ラインとして指定され
るラインに対応する位置に設けられた規格認識用パター
ン（以下、認識用パターンという）とで構成されている
ものである。
〔実施例の説明〕
次に、本発明を実施例を用い、図面を参照して説明す
る。
第３図は本発明の一実施例に用いられるチェック用パタ
ーンである。
第３図におけるチェック用パターン１０は、複数の幅の
異なるライン（Ａ〜Ｄ）と、エッチング量を規定するた
めの規格ラインを指定する認識用パターン12aとから構
成されている。このチェック用パターンは、第４図に示
すマスクパターン１１により形成される。
第４図に示すマスクパターン１１は、認識用パターン１
２を有する以外は第１図と同一であり、複数のライン
Ａ，Ｂ，…，Ｆ（ライン幅はそれぞれａ，ｂ，…，ｆ）
を有している。
このマスクパターン１１を用いて、例えば、SiO2膜上の
ポリシリコン膜をエッチングした場合、第３図に示した
チェック用パターン１０が形成される。この場合、認識
用パターン12aが指定しているラインＥまでがエッチン
グされてなくなっており、指定通りのエッチングがなさ
れたことが一目で判定できる。
第５図は本発明の他の実施例に用いられるチェック用パ
ターンである。
第５図に示したチェック用パターン２０は複数のライン
（Ａ，Ｂ，Ｃ）と、二つの認識用パターン12a,22aとか
ら構成されている。このチェック用パターン２０は第６
図に示すマスクパターン２１によりSiO2膜上のポリシリ
コン膜やＡｌ膜等をエッチングする際に形成される。
第６図に示すマスクパターン２１は、二つの認識用パタ
ーン12,22を除き第１図と同一である。
第１の認識用パターン１２をエッチング量の下限を規定
するラインの指定に、そして第２の認識用パターン２２
を上限を規定するラインの指定に用いた場合、第５図に
示すように形成されたチェック用パターン２０からは、
エッチングは規定通りなされたことが直ちにわかる。
〔発明の効果〕
以上、詳細に説明したように、本発明によれば、幅の異
なる複数本のラインと垂直に結ばれた２本のラインに、
エッチング規格ラインとして指定されるラインに対応す
る位置に認識用パターンを設けているので、この認識用
パターンに対応するラインのエッチング状態を観察する
ことで、半導体装置のエッチング量の良否判定を直ちに
行うことができ、作業能率が向上する。又、多種類のパ
ターンをエッチングした場合でも、エッチング量の規格
を間違えることがなく、信頼性の高い半導体装置を得る
ことができる。
【図面の簡単な説明】
第１図は従来の寸法チェック用パターンを形成するため
のマスクパターン、第２図は従来の半導体装置に用いら
れる寸法チェック用パターンの一例、第３図は本発明の
一実施例に用いられる寸法チェック用パターン、第４図
は第３図のパターンを形成するためのマスクパターン、
第５図は本発明の他の実施例に用いられる寸法チェック
用パターン、第６図は第５図のパターンを形成するため
のマスクパターンである。1,11,21……マスクパター
ン、2,10,20……寸法チェック用パターン、12,12a,22,2
2a……認識用パターン。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に形成された素子形成領域
    と、該素子形成領域の外部に形成された寸法チェック用
    パターンとを有する半導体装置において、前記寸法チェ
    ック用パターンは並列配置された幅の異なる複数本のラ
    インと、これら複数本のラインと垂直に結ばれた２本の
    ラインと、この２本のラインの少なくとも一方に切り欠
    き形成され、前記複数本のラインのうちからエッチング
    規格ラインとして指定されるラインに対応する位置に設
    けられた規格認識用パターンとを備えることを特徴とす
    る半導体装置。
JP59148112A 1984-07-17 1984-07-17 半導体装置 Expired - Fee Related JPH0669031B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP59148112A JPH0669031B2 (ja) 1984-07-17 1984-07-17 半導体装置
US06/755,897 US4650744A (en) 1984-07-17 1985-07-17 Method of manufacturing semiconductor device
US07/942,184 US5005071A (en) 1984-07-17 1986-12-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59148112A JPH0669031B2 (ja) 1984-07-17 1984-07-17 半導体装置

Publications (2)

Publication Number Publication Date
JPS6127631A JPS6127631A (ja) 1986-02-07
JPH0669031B2 true JPH0669031B2 (ja) 1994-08-31

Family

ID=15445513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59148112A Expired - Fee Related JPH0669031B2 (ja) 1984-07-17 1984-07-17 半導体装置

Country Status (2)

Country Link
US (2) US4650744A (ja)
JP (1) JPH0669031B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682727B2 (ja) * 1986-02-18 1994-10-19 ホ−ヤ株式会社 検査用基板とその製造方法
KR890004566B1 (ko) * 1987-03-21 1989-11-15 삼성전자 주식회사 반도체 제조공정중의 패턴의 씨디변화를 모니타링하기 위한 테스트 패턴
US4847183A (en) * 1987-09-09 1989-07-11 Hewlett-Packard Company High contrast optical marking method for polished surfaces
FR2643746B1 (fr) * 1989-02-24 1991-06-07 Sgs Thomson Microelectronics Structure de test de perte de cote en photolithograver
JPH02307266A (ja) * 1989-05-23 1990-12-20 Seiko Epson Corp 半導体集積回路装置
IT1251393B (it) * 1991-09-04 1995-05-09 St Microelectronics Srl Procedimento per la realizzazione di strutture metrologiche particolarmente per l'analisi dell'accuratezza di strumenti di misura di allineamento su substrati processati.
IT1252539B (it) * 1991-12-18 1995-06-19 St Microelectronics Srl Procedimento per la realizzazione di strutture metrologiche particolarmente per la misura diretta di errori introdotti da sistemi di allineamento.
US5259920A (en) * 1991-12-31 1993-11-09 At&T Bell Laboratories Manufacturing method, including etch-rate monitoring
US5618474A (en) * 1992-06-19 1997-04-08 Massachusetts Institute Of Technology Method of forming curved surfaces by etching and thermal processing
US5385629A (en) * 1993-10-14 1995-01-31 Micron Semiconductor, Inc. After etch test method and apparatus
US5458731A (en) * 1994-02-04 1995-10-17 Fujitsu Limited Method for fast and non-destructive examination of etched features
US6020746A (en) * 1994-11-23 2000-02-01 Intel Corporation Method and apparatus for probing an integrated circuit through the back side of an integrated circuit die
US5952247A (en) * 1994-11-23 1999-09-14 Intel Corporation Method of accessing the circuitry on a semiconductor substrate from the bottom of the semiconductor substrate
US5976980A (en) * 1994-11-23 1999-11-02 Intel Corporation Method and apparatus providing a mechanical probe structure in an integrated circuit die
US6153891A (en) * 1994-11-23 2000-11-28 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US5629772A (en) * 1994-12-20 1997-05-13 International Business Machines Corporation Monitoring of minimum features on a substrate
US5790254A (en) * 1994-12-20 1998-08-04 International Business Machines Corporation Monitoring of minimum features on a substrate
KR100206594B1 (ko) * 1995-09-27 1999-07-01 김주용 반도체 소자의 공정 결함 검사방법
DE19609202B4 (de) * 1996-03-09 2004-01-15 Robert Bosch Gmbh Photomaske zur Strukturierung einer Supraleiterschicht, Supraleiterschicht und Verfahren zur Bestimmung des Ausmaßes einer Unterätzung bei der Strukturierung einer Supraleiterschicht
JPH10303215A (ja) * 1997-04-30 1998-11-13 Nec Corp 半導体装置
US5904486A (en) * 1997-09-30 1999-05-18 Intel Corporation Method for performing a circuit edit through the back side of an integrated circuit die
US6309897B1 (en) 1997-09-30 2001-10-30 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US6159754A (en) * 1998-05-07 2000-12-12 Intel Corporation Method of making a circuit edit interconnect structure through the backside of an integrated circuit die
US6426233B1 (en) * 1999-08-03 2002-07-30 Micron Technology, Inc. Uniform emitter array for display devices, etch mask for the same, and methods for making the same
GB2369187A (en) * 2000-11-18 2002-05-22 Mitel Corp Inspecting etch in a microstructure
US6692995B2 (en) 2002-04-05 2004-02-17 Intel Corporation Physically deposited layer to electrically connect circuit edit connection targets
US7253650B2 (en) * 2004-05-25 2007-08-07 International Business Machines Corporation Increase productivity at wafer test using probe retest data analysis
US7301210B2 (en) * 2006-01-12 2007-11-27 International Business Machines Corporation Method and structure to process thick and thin fins and variable fin to fin spacing

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3987418A (en) * 1974-10-30 1976-10-19 Motorola, Inc. Chip topography for MOS integrated circuitry microprocessor chip
JPS5375768A (en) * 1976-12-17 1978-07-05 Fujitsu Ltd Size check pattern
US4142107A (en) * 1977-06-30 1979-02-27 International Business Machines Corporation Resist development control system
US4377436A (en) * 1980-05-13 1983-03-22 Bell Telephone Laboratories, Incorporated Plasma-assisted etch process with endpoint detection
US4393311A (en) * 1980-06-13 1983-07-12 Bell Telephone Laboratories, Incorporated Method and apparatus for surface characterization and process control utilizing radiation from desorbed particles
JPS577933A (en) * 1980-06-19 1982-01-16 Nec Corp Manufacture of semiconductor device
US4639142A (en) * 1983-04-13 1987-01-27 Rockwell International Corporation Dimension monitoring technique for semiconductor fabrication
JP2633228B2 (ja) * 1984-04-25 1997-07-23 松下電子工業株式会社 半導体装置のエッチング精度検査方法

Also Published As

Publication number Publication date
US4650744A (en) 1987-03-17
US5005071A (en) 1991-04-02
JPS6127631A (ja) 1986-02-07

Similar Documents

Publication Publication Date Title
JPH0669031B2 (ja) 半導体装置
JP3118899B2 (ja) アライメントチェックパターン
US4893163A (en) Alignment mark system for electron beam/optical mixed lithography
US4961821A (en) Ode through holes and butt edges without edge dicing
JP3343026B2 (ja) 半導体集積回路およびその製造方法
US5982044A (en) Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates
US7459798B2 (en) Overlay mark
EP0230648B1 (en) Method of forming an alignment mark
JPS63318141A (ja) 半導体装置
US6288452B1 (en) Semiconductor device including registration accuracy marks
JPH0795543B2 (ja) エツチング方法
JP2687418B2 (ja) 半導体装置
JPS6211491B2 (ja)
JPH0548928B2 (ja)
TW582076B (en) Overlay target for semiconductor process
KR100281891B1 (ko) 반도체장치의 배선패턴 형성방법
JPH10189425A (ja) アライメント方法、アライメント精度測定方法及びアライメント測定用マーク
JPH0831404B2 (ja) 半導体装置の製造方法
JPS62194628A (ja) 半導体装置の製造方法
JPH0555111A (ja) 半導体装置の製造方法
JP4013727B2 (ja) バーニアパターン及びそれを用いたマスク合わせ方法、パターン測長方法
KR20070071657A (ko) 반도체 소자의 오버레이 버니어 형성 방법
JP2853471B2 (ja) 半導体集積回路装置の製造方法
KR100668730B1 (ko) 반도체 소자의 오버레이 키
JP3081332B2 (ja) Ｉｃチップ搭載部品の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees