JP2633228B2 - 半導体装置のエッチング精度検査方法 - Google Patents

半導体装置のエッチング精度検査方法

Info

Publication number
JP2633228B2
JP2633228B2 JP8437484A JP8437484A JP2633228B2 JP 2633228 B2 JP2633228 B2 JP 2633228B2 JP 8437484 A JP8437484 A JP 8437484A JP 8437484 A JP8437484 A JP 8437484A JP 2633228 B2 JP2633228 B2 JP 2633228B2
Authority
JP
Japan
Prior art keywords
pattern
dimension inspection
etching
dimension
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8437484A
Other languages
English (en)
Other versions
JPS60226129A (ja
Inventor
健 高乗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8437484A priority Critical patent/JP2633228B2/ja
Publication of JPS60226129A publication Critical patent/JPS60226129A/ja
Application granted granted Critical
Publication of JP2633228B2 publication Critical patent/JP2633228B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、エッチング工程における短冊状もしくは
円環状の寸法検査パターンで寸法精度の直読を可能にし
た半導体装置のエッチング精度検査方法に関するもので
ある。
従来の技術 近年、超LSI等の技術の進展につれて、微細加工技術
もますます進歩し、1μm以下のファインパターンが形
成されるようになってきた。したがって、エッチング工
程において形成されたパターンの寸法精度がどの程度で
あるかの情報を得ることは工程の寸法制御や完成したデ
ィバイスの特性を予測する上で大切である。
従来は、第1図aに示すような半導体基板上に形成さ
れた抵抗パターン1の幅l、あるいは、第1図bに示す
ようなトランジスタ2のもっとも幅のせまいエミッタコ
ンタクト幅mなどの実寸法を顕微鏡に寸法測定器を備え
た測微計を用い、測定しようとするパターンの端と端を
ダイヤルを回しながらマークをあわせて測定していた。
発明が解決しようとする課題 この方法ではエッチングの都度、測微計等の測定器を
使わなければならず煩雑であり、また、寸法変動最大偏
差値が1μm以下になると機械的精度が問題となり実寸
法を正確に測定できない問題点があった。
本発明は、本発明のフォトマスク上に形成された寸法
検査パターンを用いて写真食刻法により半導体基板上に
パターンを形成し、その中で消滅する寸法検査パターン
よりサンドエッチングされる寸法を知ることにより寸法
精度を測微計を使わずに顕微鏡だけで直読できるもので
ある。
課題を解決するための手段 本発明の半導体装置のエッチング精度検査方法は、対
向する辺間の幅が一定である短冊状もしくは円環状の寸
法検査パターンの複数個からなる第1のパターン群およ
び第2のパターン群が並設されるとともに、前記第1の
パターン群が前記寸法検査パターンの領域が認識される
パターンからなり、一方前記第2のパターン群が前記寸
法検査パターンの領域の周囲が認識されるパターンから
なり、この認識される領域が後のエッチング工程で残る
場合と除去される場合があり、かつ前記第1および第2
のパターン群を構成する前記寸法検査パターンの幅が既
知の寸法で順次規則的に変化しているとともに、エッチ
ングが正常な時に、前記認識される領域が残る場合には
前記第1のパターン群のm番目の前記寸法検査パターン
までが消滅する程度に細く、前記認識される領域が除去
される場合には前記第2のパターン群のm番目の前記寸
法検査パターンまでが消滅する程度に細いフォトマスク
を用いて、半導体基板上に写真食刻法により前記寸法検
査パターンを形成し、前記寸法検査パターンがエッチン
グによりn−1番目までが消滅しn番目以降が残った場
合、n−1番目のフォトマスク上の同寸法検査パターン
の幅の1/2以上がサイドエッチングされ、n番目のフォ
トマスク上の同寸法検査パターンの幅の1/2以下がサイ
ドエッチングされていることを知ることによりエッチン
グ精度を直読するものである。
作用 この幅の細いパターンから幅の太いパターン順に並べ
られた寸法検査パターンによれば、寸法検査パターンが
形成された半導体基板に、エッチングを施したのちに認
識領域の周囲が除去されている場合には、寸法検査パタ
ーンの周囲がエッチングされる第1のパターン群の寸法
検査パターンのn−1番目までがサイドエッチングによ
り消去され、一方認識領域が除去されている場合には、
寸法検査パターンの周囲がエッチングされる第2のパタ
ーン群の寸法検査パターンのn−1番目までがサイドエ
ッチングにより消去されるところとなる。したがって、
消去されたn−1番目までの寸法検査パターンと残存す
るn番目以降の寸法検査パターンの確認により、残存の
箇所手前の消去されたn−1番目の寸法検査パターンが
フォトマスク上の同寸法検査パターンの幅寸法より1/2
以上がサイドエッチングされ、消去された箇所の次の残
存のn番目の寸法検査パターンがフォトマスク上の同寸
法検査パターンの幅寸法より1/2以下がサイドエッチン
グされたことを知ることができる。また、エッチング工
程におけるエッチング液、被エッチング材料、膜厚等に
より正常なエッチングの場合のサイドエッチング寸法が
既知で寸法検査パターンが細い幅から太い幅の順に並べ
られ、m番目の検査パターンから残存することがわかっ
ている場合には、m番目の検査パターン以上が消去され
た場合はエッチングが過剰であり、m−1番目以下が残
存すればエッチングが不足していることも知ることがで
きる。
実施例 本発明の半導体装置のエッチング精度検査方法は、対
向する辺間の幅が一定である短冊状もしくは円環状の寸
法検査パターンを写真食刻法により半導体基板上に形成
する際に、エッチング工程におけるサイドエッチングさ
れる寸法により、消滅する検査パターンの状態が異な
り、これによりサイドエッチングされた寸法を測定する
ものである。
次に、本発明の半導体装置のエッチング精度検査方法
の具体的な一実施例を第2図を参照にして説明する。第
2図は本発明のフォトマスク上に描かれた寸法検査パタ
ーンの例を示す図である。このパターンは、幅をW,2W,3
W,4W,5Wと順次広きした矩形パターン3と幅をW,2W,3W,4
W,5Wと順次広げた中抜きの矩形パターン4および、矩形
パターンの幅と位置に対応してそれぞれが認識できるよ
うに数字の1から5までの番号パターン5を並置したも
のである。なお、図に付した斜線はマスクの白黒関係を
示すのではなく、認識されている領域を示すものであっ
て、この認識領域が半導体装置を形成する際のエッチン
グ工程によって例えばコンタクト窓のように除去される
場合と、アルミニューム配線のように残存される場合と
がある。
Wの値はフォトエッチング工程の装置あるいは材料等
の種類により違ってくるが、例えば0.1〜0.5μmがよ
い。
なお、矩形パターン3と中抜きの反転した矩形パター
ン4を並置したのは、半導体装置を形成する工程におい
て、コンタクト窓の形成のように認識された領域をエッ
チングする場合には、パターンが細くなる中抜きの反転
した矩形ターン4を用い、アルミニューム配線の形成の
ように認識された領域が残存する場合には、パターンが
細くなる矩形パターン3を用いるため、いずれの場合に
おいても使用できるようにするためである。
今、このフォトマスクを用いて半導体基板上にフォト
エッチングがなされた結果、アルミニューム配線のよう
に認識されている領域の周囲がエッチングされ、認識さ
れている領域がたとえばWだけ細くエッチングされたと
すると、矩形パターン3の内、番号1と2に対応する矩
形パターンが消去され、番号3,4,5に対応する矩形パタ
ーンの幅がそれぞれ2W狭くなりW,2W,3Wとなり残る。な
おこのとき、中抜きされた矩形パターン4のそれぞれの
幅はもとのパターン幅より2W広くなり、番号1〜5に対
応して3W〜7Wとなり測定には無関係となる。
逆にコンタクト窓の形成のように、認識領域がエッチ
ングされ、認識されている領域がたとえばWだけ太くエ
ッチングされたとすると、中抜きされた矩形パターン4
の内、番号1と2に対応する矩形パターン4が消去さ
れ、番号3,4,5に対応する矩形パターン4の幅がそれぞ
れ2Wだけもとのパターン部よりも狭くなり、W,2W,3Wと
なる。なおこのとき、矩形パターン3の幅は、番号1〜
5に対応してもとのパターン幅よりも2W広くなり3W〜7W
となり測定には無関係となる。
このように、本発明の半導体装置のエッチング精度検
査方法では、寸法検査パターンを構成する矩形パターン
が消去される状態をみてサイドエッチング寸法を知るこ
とができ、パターン幅を測微計で測ることなく顕微鏡で
目視するだけでエッチング精度を読み取ることができ
る。
また、エッチング工程におけるエッチング液、被エッ
チング材料、膜厚等により、正常なエッチングの場合の
サイドエッチング寸法がWであると既知の場合には、番
号1と2に対応する矩形パターンが消去され、番号3,4
および5に対応する矩形パターンが残存する。したがっ
てエッチングが不足の場合には番号2以下に対応する矩
形パターンが残り、エッチングが過剰の場合には番号3
以上に対応する矩形パターンが消去される。このように
して、エッチングの不足か過剰かを知ることもできる。
次に、本発明の他の実施例として第3図に示すような
番号を中抜きにした認識された領域の矩形パターン6
と、この矩形パターン6間に幅をW,2W,3W,4W,5Wと順次
変化させた認識された領域の平行辺の寸法検査パターン
7を並置したフォトマスクパターン(第3図上側)とこ
れらの認識領域を反転させたパターンのフォトマスクパ
ターン(第3図下側)とを用いて半導体装置のエッチン
グ精度を測定することもできる。
このパターンの場合には、対応する番号のパターンが
なくてもエッチングにより消去される検査パターンの位
置を判別することができるし、また、エッチング精度を
測る寸法検査パターンと番号のパターンの認識が反転し
ているため、エッチング精度を測る寸法検査パターンが
消去されても番号のパターンは常に残る関係にあり、判
別がしやすい。
また、本発明の他の実施例として第4図に示すように
同心円で囲まれた領域の幅W,2W,3W,4W,5Wと順次変化さ
せた円環状の寸法検査パターン8を形成し、寸法検査パ
ターン領域が認識されたフォトマスクパターン(第4図
上側)と寸法検査パターン領域の周囲が認識されたフォ
トマスクパターン(第4図下側)を用いて、あらゆる方
向のエッチング精度を調べることもできる。
なお、以上説明したすべての寸法検査パターンは2辺
間の幅をW〜5Wの5通りに変化させたものであったが、
これに限られるものではない。
発明の効果 以上説明したように、本発明の半導体装置のエッチン
グ精度検査方法によれば、半導体基板上に写真食刻法に
より寸法検査パターンを形成することにより、エッチン
グによる寸法精度を測微計で測定することなく顕微鏡で
目視するだけでエッチング精度を直読することができ
る。
また、この寸法検査パターンによれば、たとえば、W
だけサイドエッチングされれば寸法検査パターンは2W変
化したところでエッチング精度を検知することができる
ため2倍の精度で読み取ることができる。
また、寸法検査パターン領域が認識されるパターンと
寸法検査パターン領域の周囲が認識されるパターンの2
種類を用いているため、半導体装置を形成するどの工程
においてもエッチング精度を検出することができる。
【図面の簡単な説明】
第1図a,bは従来の寸法検査を測る素子平面図、第2図
〜第4図は本発明の種々の実施例を示すフォトマスクパ
ターン図である。 1……抵抗パターン、2……トランジスタパターン、3
……矩形パターン、4……中抜きの矩形パターン、5…
…番号パターン、6……番号を中抜きした矩形パター
ン、7……平行辺の寸法検査パターン、8……円環状の
寸法検査パターン。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】対向する辺間の幅が一定である短冊状もし
    くは円環状の寸法検査パターンの複数個からなる第1の
    パターン群および第2のパターン群が並設されるととも
    に、前記第1のパターン群が前記寸法検査パターンの領
    域が認識されるパターンからなり、一方前記第2のパタ
    ーン群が前記寸法検査パターンの領域の周囲が認識され
    るパターンからなり、この認識される領域が後のエッチ
    ング工程で残る場合と除去される場合があり、かつ前記
    第1および第2のパターン群を構成する前記寸法検査パ
    ターンの幅が既知の寸法で順次規則的に変化していると
    ともに、エッチングが正常な時に、前記認識される領域
    が残る場合には前記第1のパターン群のm番目の前記寸
    法検査パターンまでが消滅する程度に細く、前記認識さ
    れる領域が除去される場合には前記第2のパターン群の
    m番目の前記寸法検査パターンまでが消滅する程度に細
    いフォトマスクを用いて、半導体基板上に写真食刻法に
    より前記寸法検査パターンを形成し、前記寸法検査パタ
    ーンがエッチングによりn−1番目までが消滅しn番目
    以降が残った場合、n−1番目のフォトマスク上の同寸
    法検査パターンの幅の1/2以上がサイドエッチングさ
    れ、n番目のフォトマスク上の同寸法検査パターンの幅
    の1/2以下がサイドエッチングされていることを知るこ
    とによりエッチング精度を直読する半導体装置のエッチ
    ング精度検査方法。
  2. 【請求項2】各寸法検査パターンの近辺に記号あるいは
    番号のパターンを並置したことを特徴とする特許請求の
    範囲第1項に記載の半導体装置のエッチング精度検査方
    法。
  3. 【請求項3】各寸法検査パターンが独立していることを
    特徴とする特許請求の範囲第1項に記載の半導体装置の
    エッチング精度検査方法。
  4. 【請求項4】各寸法検査パターンがつながっていること
    を特徴とする特許請求の範囲第1項に記載の半導体装置
    のエッチング精度検査方法。
JP8437484A 1984-04-25 1984-04-25 半導体装置のエッチング精度検査方法 Expired - Lifetime JP2633228B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8437484A JP2633228B2 (ja) 1984-04-25 1984-04-25 半導体装置のエッチング精度検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8437484A JP2633228B2 (ja) 1984-04-25 1984-04-25 半導体装置のエッチング精度検査方法

Publications (2)

Publication Number Publication Date
JPS60226129A JPS60226129A (ja) 1985-11-11
JP2633228B2 true JP2633228B2 (ja) 1997-07-23

Family

ID=13828758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8437484A Expired - Lifetime JP2633228B2 (ja) 1984-04-25 1984-04-25 半導体装置のエッチング精度検査方法

Country Status (1)

Country Link
JP (1) JP2633228B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669031B2 (ja) * 1984-07-17 1994-08-31 日本電気株式会社 半導体装置
JP2567838B2 (ja) * 1986-01-31 1996-12-25 山口日本電気株式会社 半導体装置の製造方法
JPH0263049A (ja) * 1988-08-30 1990-03-02 Dainippon Printing Co Ltd マスクパターンを有する基板及びその製造方法
US6426233B1 (en) 1999-08-03 2002-07-30 Micron Technology, Inc. Uniform emitter array for display devices, etch mask for the same, and methods for making the same
GB2369187A (en) 2000-11-18 2002-05-22 Mitel Corp Inspecting etch in a microstructure

Also Published As

Publication number Publication date
JPS60226129A (ja) 1985-11-11

Similar Documents

Publication Publication Date Title
CN109828440B (zh) 基于衍射的套刻标识以及套刻误差测量方法
US4433911A (en) Method of evaluating measure precision of patterns and photomask therefor
US4863548A (en) Test pattern for use monitoring variations of critical dimensions of patterns during fabrication of semiconductor devices
US20070035039A1 (en) Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy
US5044750A (en) Method for checking lithography critical dimensions
US4399205A (en) Method and apparatus for determining photomask alignment
KR20000029347A (ko) 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법
JP2633228B2 (ja) 半導体装置のエッチング精度検査方法
JPS5846054B2 (ja) フオトマスク
CN109388030A (zh) 一组测试键布局结构与其布局图形对位失准的测量方法
JPH09306910A (ja) 半導体装置
US20030232253A1 (en) Techniques to characterize iso-dense effects for microdevice manufacture
US20030203288A1 (en) Overlay measuring pattern, photomask, and overlay measuring method and apparatus
JPS6232783B2 (ja)
JP2564440B2 (ja) ウエハ内位置表示を付したチップの製造方法
CN108987377B (zh) 一种定位场区域的边界的方法
TWI743792B (zh) 半導體製程用游標尺及使用其進行的微影製程檢測方法
KR940004993B1 (ko) 포토 및 식각바이어스 측정표시장치
JPS588132B2 (ja) 集積回路製造方法
KR960011252B1 (ko) 결함 패턴의 선폭 변화 측정 방법
JPH05152183A (ja) 半導体装置の寸法測定方法
JP3698843B2 (ja) フォトマスク
KR20090079713A (ko) 반도체 장치의 오버레이 키 및 그 형성방법
JPH10185541A (ja) 配置精度測定方法、フォトマスク及び半導体装置
JPS59134826A (ja) バ−ニヤパタ−ン