KR960011252B1 - 결함 패턴의 선폭 변화 측정 방법 - Google Patents
결함 패턴의 선폭 변화 측정 방법 Download PDFInfo
- Publication number
- KR960011252B1 KR960011252B1 KR1019920027071A KR920027071A KR960011252B1 KR 960011252 B1 KR960011252 B1 KR 960011252B1 KR 1019920027071 A KR1019920027071 A KR 1019920027071A KR 920027071 A KR920027071 A KR 920027071A KR 960011252 B1 KR960011252 B1 KR 960011252B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- defect
- mask
- size
- transferred
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
내용 없음.
Description
제1a도 및 제1b도는 마스크상의 결함이 감광막 패턴에 전사된 것을 도시한 평면도.
제2도는 본 발명에 의해 마스크상의 결함이 패턴 형성시 미치는 영향을 전기적으로 측정하기 위해 패턴을 디자인한 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 크롬패턴 2 : 결함
3 : 감광막 패턴 4 : 전사된 결함 패턴
5 : 패드 6 : 연결선
7 : 결함
본 발명은 고집적 반도체 소자의 제조시 결함패턴의 선폭변화를 측정하는 방법에 관한 것으로, 특히 마스크상의 결함은 웨이퍼 상부의 소정등에 패턴 형성시 전사되어 패턴의 돌출, 패임, 단락 및 브릿지 등의 문제를 발생시키는데 어느 정도 크기의 결함일 경우 전사된 패턴에 아무런 영향을 미치지 않는지를 확인할 수 있도록 하는 방법이다.
디바이스가 고립적화됨에 따라 최소선폭의 크기가 매우 작아지고, 디바이스를 구성하는 칩의 면적이 넓어진다.
그로인하여 디바이스 제조공정의 결함은 수율에 결정적인 영향을 미치게 되는데 특히 포토 공정에서 마스크상의 결함은 패턴 형성시 웨이퍼 상에 그대로 결함이 있는 패턴으로 전사시키기 때문에 매우 세밀하게 조절되어야 한다.
제1a도는 마스크상의 크롬패턴(1)에 돌출된 결함(2)이 감광막패턴에 전사되어, 크기가 변형된 결함패턴(4)으로 형성됨을 도시한 것으로, 제1b도는 마스크상의 크롬 패턴(1)에 요홈으로 결합(2)이 감광막패턴에 전사되되, 크기가 변형된 결함패턴(4)으로 형성됨을 도시한 것이다.
상기의 마스크상의 결함이 하부층에 전사될 때 크기나 모양이 변형된 형태로 형성되는데 이러한 변형이 발생하는 요인은 주변 패턴의 크기, 결함의 크기, 모양, 위치 등과 공정변수 등의 여러가지이다. 이와 같이 결함의 크기와 더불어 패턴 공정에서 변화되는 크기를 매우 세밀하게 분석되어야 마스크의 규격을 정할 수가 있는 것이다.
따라서, 본 발명은 마스크상의 결함이 감광막에 전사될 때 변형되는 크기를 측정하기 위해 마스크 제작시 마스크상에 결함을 넣어 제작하되, 결함의 패턴이 변화하는 정도에 따라 저항값이 변화되는 것을 확인할 수 있도록 한 패턴을 제작하고, 이 마스크를 사용하여 소정의 패턴을 형성하여 변화되는 정도를 측정할 수 있도록 하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2도는 마스크상의 결함이 하부층에 전자될 때 결함패턴의 변화 크기를 측정할 수 있도록 저항측정 패턴을 설계한 평면도로서, 양측에는 패드(5)가 형성되고, 패드(5)에 접속되는 연결선(6)을 ㄹ자 형태로 형성되고, 결함(7)을 연결선(6) 사이에 다수개 형성한 것이다.
여기서 주지할 점은 연결선의 선폭과 연결선과 연결선 사이의 간격과 결함의 크기를 임의로 설정하여 저항측정 패턴을 다수개 형성할 수 있다.
상기 저항측정 패턴이 구비된 마스크를 예정된 전도층에 전사시키면 결함패턴의 크기에 따라서 연결선 사이에 쇼트가 발생되거나 쇼트가 발생되지 않게 되는데 이때 패드 양단 사이의 저항 값을 측정하면 쇼트여부를 알 수 있다. 이와 같이 저항값이 측정되면 변형된 선폭을 구할 수 있다.
R0: 결함이 없는 패턴의 저항값, R1: 결함이 있는 패턴의 저항값, S0: 결함이 없는 패턴의 단면적, S1: 결함이 있는 패턴의 단면적, ρ : 박막의 고유저항, L : 패턴의 길이, h : 박막의 두께
상기한 본 발명에 의하면 마스크상의 저항측정패턴에 결함을 형성한 것과 결함을 형성하지 않은 것을 포토공정 및 식각공정으로 예정된 도전층에 전사시켜 형성된 저항측정패턴의 저항값을 측정하여 상기 공식에 대입하면 변화되는 결함패턴을 확인할 수가 있으므로 디바이스 제조용 마스크의 제조, 보관과 마스크 사용중에 발생하는 마스크 결함을 관리하는데 기본 자료로 사용할 수 있다.
또한, 마스크 결함의 크기와 패턴 공정시 변화되는 패턴 크기를 측정하여 최소선폭의 크기에 따라 통제 되어야 할 결함의 크기를 규격화할 수 있으므로 마스크 제조비용 절감과 디바이스의 개발에 기여할 수 있다.
Claims (1)
- 결함이 있는 마스크를 형성하고자 하는 선폭의 크기에 따라 사용 여부를 결정하기 위하여, 마스크상에 양측 패드 사이에 연결선을 소정의 간격의 스페이서를 갖도록 형성하고 연결선 사이에 예정된 크기의 결함을 형성한 저항측정 패턴을 다수개 형성하고, 이 저항 측정패턴이 구비된 마스크를 예정된 도전층에 전사시킨 다음, 패드와 패드 사이의 저항을 측정하여 결함 패턴의 변화된 폭을 측정하도록 하는 것을 특징으로 하는 결함 패턴의 선폭변화 측정방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027071A KR960011252B1 (ko) | 1992-12-31 | 1992-12-31 | 결함 패턴의 선폭 변화 측정 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027071A KR960011252B1 (ko) | 1992-12-31 | 1992-12-31 | 결함 패턴의 선폭 변화 측정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016655A KR940016655A (ko) | 1994-07-23 |
| KR960011252B1 true KR960011252B1 (ko) | 1996-08-21 |
Family
ID=19348221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920027071A KR960011252B1 (ko) | 1992-12-31 | 1992-12-31 | 결함 패턴의 선폭 변화 측정 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960011252B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3735517B2 (ja) * | 2000-05-30 | 2006-01-18 | 株式会社東芝 | 模擬欠陥ウェーハおよび欠陥検査レシピ作成方法 |
-
1992
- 1992-12-31 KR KR1019920027071A patent/KR960011252B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016655A (ko) | 1994-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773315A (en) | Product wafer yield prediction method employing a unit cell approach | |
| US4437760A (en) | Reusable electrical overlay measurement circuit and process | |
| US20020097399A1 (en) | Single tone process window metrology target and method for lithographic processing | |
| US4100486A (en) | Monitor for semiconductor diffusion operations | |
| JPS63253201A (ja) | 半導体製造工程においてパターンの限界寸法の変化をモニタするためのテストパターン | |
| US6429667B1 (en) | Electrically testable process window monitor for lithographic processing | |
| JPS5893326A (ja) | マスク位置合せ測定用マ−ク | |
| US6762434B2 (en) | Electrical print resolution test die | |
| KR960011252B1 (ko) | 결함 패턴의 선폭 변화 측정 방법 | |
| KR100870316B1 (ko) | 반도체 소자의 오버레이 버니어 및 그 제조 방법 | |
| JP2797362B2 (ja) | 半導体装置のパターン形成方法 | |
| CN114236969A (zh) | 一种曝光检测方法及装置 | |
| KR100356758B1 (ko) | 콘택 및 비아 홀의 저항 측정용 반도체 패턴 | |
| US5616438A (en) | Reticle and a method for measuring blind setting accuracy using the same | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JP2633228B2 (ja) | 半導体装置のエッチング精度検査方法 | |
| US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
| KR100498423B1 (ko) | 전기저항 측정을 이용한 정렬 정도 측정방법 | |
| KR970018319A (ko) | 반도체소자의 공정 결함 검사방법 | |
| Smith et al. | On-mask CD and overlay test structures for alternating aperture phase shift lithography | |
| KR940004993B1 (ko) | 포토 및 식각바이어스 측정표시장치 | |
| US6984531B2 (en) | Electrical field alignment vernier | |
| SU963121A1 (ru) | Тестова структура дл контрол отклонений размеров элементов интегральных схем | |
| KR0156172B1 (ko) | 반도체 소자의 테스트패턴 형성방법 | |
| KR100564579B1 (ko) | 레지스트 리플로우 측정 키 및 이를 이용한 반도체 소자의미세 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |