JPS60226129A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60226129A JPS60226129A JP59084374A JP8437484A JPS60226129A JP S60226129 A JPS60226129 A JP S60226129A JP 59084374 A JP59084374 A JP 59084374A JP 8437484 A JP8437484 A JP 8437484A JP S60226129 A JPS60226129 A JP S60226129A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- width
- patterns
- rectangular
- rectangular patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000007689 inspection Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 9
- 230000007261 regionalization Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、フォトエツチング工程における寸法検査用
パターンで寸法精度の直読を可能にした半導体装置に関
するものである。
パターンで寸法精度の直読を可能にした半導体装置に関
するものである。
従来例の構成とその問題点
近年、超ＬＳＩ等の技術の進展につれて、微細加工技術
も捷すまず進歩し、１μｍ以下のファインパターンが形
成されるようになってきた。しだがって、フォトエツチ
ング工程において形成されたパターンの寸法精度がどの
程度であるかの情報を得ることは工程の寸法制御や完成
したディバイスの特性を予測する上で大切である。
も捷すまず進歩し、１μｍ以下のファインパターンが形
成されるようになってきた。しだがって、フォトエツチ
ング工程において形成されたパターンの寸法精度がどの
程度であるかの情報を得ることは工程の寸法制御や完成
したディバイスの特性を予測する上で大切である。
従来は、第１図ａに示すような半導体基板上に形成され
た抵抗パターン１の幅ｌ、あるいは、第１図すに示すよ
うなトランジスタ２のもつとも幅のせまいエミッタコン
タクト幅ｍなどの実寸法を測微計を用いて測定していた
。しかしながら、この方法はエツチングの都度測微計等
の測定器を使わなければならず煩雑であり、また、寸法
変動最大偏差値が１μｍ以下になると機械的精度が問題
となり実寸法を正確に測定できない問題点があった。
た抵抗パターン１の幅ｌ、あるいは、第１図すに示すよ
うなトランジスタ２のもつとも幅のせまいエミッタコン
タクト幅ｍなどの実寸法を測微計を用いて測定していた
。しかしながら、この方法はエツチングの都度測微計等
の測定器を使わなければならず煩雑であり、また、寸法
変動最大偏差値が１μｍ以下になると機械的精度が問題
となり実寸法を正確に測定できない問題点があった。
発明の目的
本発明は、上記の不都合を排除することができる寸法検
査用パターンをもつ半導体装置、すなわち、フォトエツ
チング工程のパターン形成後の寸法精度を測微計を使わ
ずに顕微鏡だけで直読できる半導体装置を提供するもの
である。
査用パターンをもつ半導体装置、すなわち、フォトエツ
チング工程のパターン形成後の寸法精度を測微計を使わ
ずに顕微鏡だけで直読できる半導体装置を提供するもの
である。
発明の構成
本発明の半導体装置は、対向する２辺が平行である被エ
ツチング検査パターン部の複数が半導体基板上に配置さ
れ、かつ各検査パターン部の幅が既知の寸法で順次変化
させられていることを特徴とする半導体装置。
ツチング検査パターン部の複数が半導体基板上に配置さ
れ、かつ各検査パターン部の幅が既知の寸法で順次変化
させられていることを特徴とする半導体装置。
この寸法検査用パターンによれば、パターン形成後の平
行辺の幅が消去された箇所と残存する箇所の確認によシ
、残存の箇所手前の消去された箇所のパターン形成前の
幅の５以上がサイドエツチングされ、消去された箇所の
次の残存の箇所のパターン形成前の幅の％以下がサイド
エツチングされたことを知ることができる。
行辺の幅が消去された箇所と残存する箇所の確認によシ
、残存の箇所手前の消去された箇所のパターン形成前の
幅の５以上がサイドエツチングされ、消去された箇所の
次の残存の箇所のパターン形成前の幅の％以下がサイド
エツチングされたことを知ることができる。
実施例の説明
本発明の半導体装置の一実施例を第２図を参照にして説
明する。第２図は本発明の半導体装置が具備する寸法検
査用パターンの例を示す図であるこのパターンは、幅を
Ｗ、２Ｗ、３Ｗ、４Ｗ、５Ｗと順次広くした矩形パター
ン３と幅をＷ、２’Ｗ。
明する。第２図は本発明の半導体装置が具備する寸法検
査用パターンの例を示す図であるこのパターンは、幅を
Ｗ、２Ｗ、３Ｗ、４Ｗ、５Ｗと順次広くした矩形パター
ン３と幅をＷ、２’Ｗ。
ｓＷ、４Ｗ、ｓＷと順次広げた中抜きの矩形パターン４
および、矩形パターンの幅と位置に対応してそれぞれが
認識できるように数字の１から６までのパターン５を並
置したものである。なお、図に付した斜線はマスクの白
黒関係を示すのではなく、ポジ形およびネガ形両マスク
に使用できるように、認識されている領域を示すもので
ある。
および、矩形パターンの幅と位置に対応してそれぞれが
認識できるように数字の１から６までのパターン５を並
置したものである。なお、図に付した斜線はマスクの白
黒関係を示すのではなく、ポジ形およびネガ形両マスク
に使用できるように、認識されている領域を示すもので
ある。
Ｗの値はフォトエツチング工程の装置あるいは材料等の
精度により違ってくるが、０．１〜０．５μｍがよい。
精度により違ってくるが、０．１〜０．５μｍがよい。
矩形パターン３と中抜きの反転した矩形パターン４を並
置したのは、矩形パターンをエツチングする場合と、矩
形パターンの周囲をエツチングする場合のいずれの場合
にも使用できるようにするためである。しかし、使用マ
スクの状態がわかっていれば、いずれか一方のパターン
を使用すればよい。
置したのは、矩形パターンをエツチングする場合と、矩
形パターンの周囲をエツチングする場合のいずれの場合
にも使用できるようにするためである。しかし、使用マ
スクの状態がわかっていれば、いずれか一方のパターン
を使用すればよい。
今、このマスクパターンを用いてフォトエツチングがな
された結果、認識されている領域がたとえばＷだけ細く
エツチングされたとすると、矩形パターン３の内、番号
１と２に対応する矩形パターンが消去され、番号３，４
．５に対応する矩形パターンの幅がそれぞれ２Ｗ狭くな
！ｌｌＷ、２ｗ。
された結果、認識されている領域がたとえばＷだけ細く
エツチングされたとすると、矩形パターン３の内、番号
１と２に対応する矩形パターンが消去され、番号３，４
．５に対応する矩形パターンの幅がそれぞれ２Ｗ狭くな
！ｌｌＷ、２ｗ。
３Ｗとなる。また中抜きされた矩形パターン４のそれぞ
れの幅かもとのパターン幅よｆｉ２Ｗ広くなり、番号１
〜６に対応して３Ｗ〜７Ｗとなる。
れの幅かもとのパターン幅よｆｉ２Ｗ広くなり、番号１
〜６に対応して３Ｗ〜７Ｗとなる。
逆にフォトエツチングがなされた結果、認識されている
領域がたとえばＷだけ太くエツチングされたとすると、
中抜きされた矩形パターン４の内、番号１と２に対応す
る矩形パターンが消去され、番号３，４．５に対応する
矩形パターンの幅がそれぞれ２Ｗだけもとのパターン幅
よりも狭くなり、Ｗ、２Ｗ、３Ｗとなる。また、矩形パ
ターン３０幅は、番号１〜５に対応してもとのパターン
幅よシも２Ｗ広くなシ３Ｗ〜７Ｗとなる。
領域がたとえばＷだけ太くエツチングされたとすると、
中抜きされた矩形パターン４の内、番号１と２に対応す
る矩形パターンが消去され、番号３，４．５に対応する
矩形パターンの幅がそれぞれ２Ｗだけもとのパターン幅
よりも狭くなり、Ｗ、２Ｗ、３Ｗとなる。また、矩形パ
ターン３０幅は、番号１〜５に対応してもとのパターン
幅よシも２Ｗ広くなシ３Ｗ〜７Ｗとなる。
このように、本発明の半導体装置では寸法検査用パター
ンを構成する矩形パターンが消去される状態をみてエツ
チング量を知ることができ、パターン幅を測微計で測る
ことなく顕微鏡で目視するだけでエツチング精度を読み
取ることができる。
ンを構成する矩形パターンが消去される状態をみてエツ
チング量を知ることができ、パターン幅を測微計で測る
ことなく顕微鏡で目視するだけでエツチング精度を読み
取ることができる。
また、本発明の他の一実施例として第３図に示すような
番号を中抜きにした矩形パターン６とこの矩形パターン
６間に幅をＷ、２Ｗ、３Ｗ、４Ｗ。
番号を中抜きにした矩形パターン６とこの矩形パターン
６間に幅をＷ、２Ｗ、３Ｗ、４Ｗ。
６Ｗと順次変化させた検査パターン７を並置したパター
ンにすることもできる（第３図上側）。また、認識領域
を反転させたパターンにすることもできる（第３図下側
）。
ンにすることもできる（第３図上側）。また、認識領域
を反転させたパターンにすることもできる（第３図下側
）。
このパターンの場合には、対応する番号のパターンがな
くてもエツチングにより消去される検査パターンの位置
を判別することができるし、また、エツチング精度を測
る検査パターンと数字のパターンの認識が反転している
ため、エツチング精度を測る検査パターンが消去されて
も数字のパターンは常に残る関係にあり判別がしやすい
。
くてもエツチングにより消去される検査パターンの位置
を判別することができるし、また、エツチング精度を測
る検査パターンと数字のパターンの認識が反転している
ため、エツチング精度を測る検査パターンが消去されて
も数字のパターンは常に残る関係にあり判別がしやすい
。
また、本発明の他の一実施例として第４図に示すように
あらゆる方向のエツチング精度を調べるために検査パタ
ーン幅を変化させたリングパターンにすることもできる
。
あらゆる方向のエツチング精度を調べるために検査パタ
ーン幅を変化させたリングパターンにすることもできる
。
以上説明したすべての寸法検査用パターンは平行な２辺
間の幅をＷ〜５Ｗの６通りに変化させたものであったが
、これに限られるものではない。
間の幅をＷ〜５Ｗの６通りに変化させたものであったが
、これに限られるものではない。
発明の詳細
な説明したように、本発明の寸法検査用パターンの半導
体装置によれば、パターン形成後ノ寸法精度を測微計で
測定することなく顕微鏡で目視するだけで寸法精度を直
読することができる。
体装置によれば、パターン形成後ノ寸法精度を測微計で
測定することなく顕微鏡で目視するだけで寸法精度を直
読することができる。
また、このパターンによれば、たとえば、Ｗだけエツチ
ングされればパターンは２Ｗ変化したところで寸法精度
を検知することができるだめ２倍の精度で読み取ること
ができる。
ングされればパターンは２Ｗ変化したところで寸法精度
を検知することができるだめ２倍の精度で読み取ること
ができる。
第１図ａ、ｂは従来の寸法検査を測る素子平面図、第２
図〜第４図は本発明の種々の実施例を示す平面パターン
図である。 １・・・・・・抵抗パターン、２・・・・・・トランジ
スタパターン、３・・・・・・矩形パターン、４・・・
・・・中抜きの矩形パターン、６・・・・・数字パター
ン、６・・・・・・数字中抜きの矩形パターン、了・・
・・・・平行辺、８・・・・・リング。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 （（１，１（ｂＪ 第２図 １図 ヒ
図〜第４図は本発明の種々の実施例を示す平面パターン
図である。 １・・・・・・抵抗パターン、２・・・・・・トランジ
スタパターン、３・・・・・・矩形パターン、４・・・
・・・中抜きの矩形パターン、６・・・・・数字パター
ン、６・・・・・・数字中抜きの矩形パターン、了・・
・・・・平行辺、８・・・・・リング。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 （（１，１（ｂＪ 第２図 １図 ヒ
Claims (4)
- （１）対向する２辺が平行である被エツチング検査パタ
ーン部の複数が半導体基板上に配置され、かつ各検査パ
ターン部の幅が既知の寸法で順次変化させられているこ
とを特徴とする半導体装置。 - （２）各検査パターン部の近辺に記号あるいは数字のパ
ターンを並置したことを特徴とする特許請求の範囲第１
項に記載の半導体装置。 - （３）各検査パターン部が独立していることを特徴とす
る特許請求の範囲第１項に記載の半導体装置。 - （４）各検査パターン部が運なかっていることを特徴と
する特許請求の範囲第１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8437484A JP2633228B2 (ja) | 1984-04-25 | 1984-04-25 | 半導体装置のエッチング精度検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8437484A JP2633228B2 (ja) | 1984-04-25 | 1984-04-25 | 半導体装置のエッチング精度検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60226129A true JPS60226129A (ja) | 1985-11-11 |
| JP2633228B2 JP2633228B2 (ja) | 1997-07-23 |
Family
ID=13828758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8437484A Expired - Lifetime JP2633228B2 (ja) | 1984-04-25 | 1984-04-25 | 半導体装置のエッチング精度検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2633228B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6127631A (ja) * | 1984-07-17 | 1986-02-07 | Nec Corp | 半導体装置 |
| JPS62179118A (ja) * | 1986-01-31 | 1987-08-06 | Yamaguchi Nippon Denki Kk | 半導体装置の製造方法 |
| JPH0263049A (ja) * | 1988-08-30 | 1990-03-02 | Dainippon Printing Co Ltd | マスクパターンを有する基板及びその製造方法 |
| WO2002041388A3 (en) * | 2000-11-18 | 2003-04-10 | Zarlink Semiconductor Inc | Method of inspecting an anisotropic etch in a microstructure |
| US6824698B2 (en) | 1999-08-03 | 2004-11-30 | Micron Technology, Inc. | Uniform emitter array for display devices, etch mask for the same, and methods for making the same |
-
1984
- 1984-04-25 JP JP8437484A patent/JP2633228B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6127631A (ja) * | 1984-07-17 | 1986-02-07 | Nec Corp | 半導体装置 |
| JPS62179118A (ja) * | 1986-01-31 | 1987-08-06 | Yamaguchi Nippon Denki Kk | 半導体装置の製造方法 |
| JPH0263049A (ja) * | 1988-08-30 | 1990-03-02 | Dainippon Printing Co Ltd | マスクパターンを有する基板及びその製造方法 |
| US6824698B2 (en) | 1999-08-03 | 2004-11-30 | Micron Technology, Inc. | Uniform emitter array for display devices, etch mask for the same, and methods for making the same |
| US6890446B2 (en) * | 1999-08-03 | 2005-05-10 | Micron Technology, Inc. | Uniform emitter array for display devices, etch mask for the same, and methods for making the same |
| US7271528B2 (en) | 1999-08-03 | 2007-09-18 | Micron Technology, Inc. | Uniform emitter array for display devices |
| WO2002041388A3 (en) * | 2000-11-18 | 2003-04-10 | Zarlink Semiconductor Inc | Method of inspecting an anisotropic etch in a microstructure |
| US6770213B2 (en) | 2000-11-18 | 2004-08-03 | Dalsa Semiconductor Inc. | Method of inspecting an anisotropic etch in a microstructure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2633228B2 (ja) | 1997-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6127631A (ja) | 半導体装置 | |
| CN105988283B (zh) | 用于制造集成电路的光掩模和方法 | |
| JPS63253201A (ja) | 半導体製造工程においてパターンの限界寸法の変化をモニタするためのテストパターン | |
| US4399205A (en) | Method and apparatus for determining photomask alignment | |
| JPS60226129A (ja) | 半導体装置 | |
| US6800403B2 (en) | Techniques to characterize iso-dense effects for microdevice manufacture | |
| JPS60227258A (ja) | フオトマスクの製造方法 | |
| US8031329B2 (en) | Overlay mark, and fabrication and application of the same | |
| JPS6232783B2 (ja) | ||
| CN116125744A (zh) | 一种光罩及其制作方法以及曝光方法 | |
| US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
| JPH07120696B2 (ja) | 半導体装置の製造方法 | |
| CN111415881A (zh) | 晶片的标记方法、晶圆及晶片 | |
| JP3698843B2 (ja) | フォトマスク | |
| JP2995061B2 (ja) | フォトマスク | |
| JP6996677B2 (ja) | テストパターンの抽出方法及び抽出プログラム | |
| JPH05152183A (ja) | 半導体装置の寸法測定方法 | |
| JPH10185541A (ja) | 配置精度測定方法、フォトマスク及び半導体装置 | |
| JPS63287953A (ja) | フオトマスク | |
| JP2853471B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS61260649A (ja) | 半導体装置の製造方法 | |
| KR950030226A (ko) | 포토마스크 제작방법 | |
| JPS6111461B2 (ja) | ||
| KR0172826B1 (ko) | 반도체소자의 활성영역 형성방법 | |
| JPS62193249A (ja) | 半導体装置の製造方法 |