JPS63287953A - フオトマスク - Google Patents

フオトマスク

Info

Publication number
JPS63287953A
JPS63287953A JP62124847A JP12484787A JPS63287953A JP S63287953 A JPS63287953 A JP S63287953A JP 62124847 A JP62124847 A JP 62124847A JP 12484787 A JP12484787 A JP 12484787A JP S63287953 A JPS63287953 A JP S63287953A
Authority
JP
Japan
Prior art keywords
patterns
mask pattern
pattern
resist
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62124847A
Other languages
English (en)
Inventor
Yasuki Mikamura
御神村 泰樹
Tomihiro Suzuki
富博 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP62124847A priority Critical patent/JPS63287953A/ja
Publication of JPS63287953A publication Critical patent/JPS63287953A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はIC8製造する際に、フォトリソグラフィ工程
等で用いられるフォトマスクに関するものである。
〔従来の技術〕
半導体集積回路(IC)を製造する際のフォトリソグラ
フィ工程では、FETのゲート電極、高濃度注入領域、
オーミック電極等の微細なパターンがフォトマスクで形
成される。そして、このような微細パターンにあっては
、露光時間の多少、し゛シストの種類、パターン相互の
近接度の差異(いわゆるパターンの近接効果)等の原因
で、しシストパターンの線幅がフォトマスクのマスクパ
ターンの線幅より太くなったり、細くなったりすること
が知られている。このうちパターンの近接効果は、例え
ばシングルフィンガーゲートのFETを形成する場合と
、マルチフィンガーゲートのFETを形成する場合とで
重要な意味を持っている。つまり、後者の場合にはゲー
ト間が一部で接続されるようにレジストの除去がなされ
、かつ他の部分では互いに近接しながら分離するような
露光が行われる。従って、近接しているパターン(近接
効果の現れるパターン)と孤立しているパターン(近接
効果の現れないパターン)の幅が粘度よく設定されない
と、所望のICを得ることができなくなる。
そこで従来は、このような近接効果による不具合を調べ
るため、露光後および現像後に形成されたレジストパタ
ーンの線幅を測長する手法が採られている。例えば、フ
ォトリソグラフィを経た半導体ウェーハの所要部分につ
いて顕微鏡精密写真を踊り、この写真におけるレジスト
パターンの線幅を実際に測長するようにする。
〔発明が解決しようとする問題点〕
しかしながら上記従来技術によれば、パターンの近接効
果が起こりそうな位置等の捜索、更に精密写真の躍彰等
に手間と時間とを要し、煩しいという問題点があった。
また、写真眼影後において、パターンの近接効果が起こ
りそうな位置のレジストパターンの測長を行い、孤立し
てパターンが存在する位置のレジストパターンの測長を
行うのであるが、顕微鏡にある精密写真は顕微鏡という
媒体のほか、写真機という媒体を介して間接的に得られ
るものであり、必ずしも的確にレジストパターンの線幅
のチェックを行い得ないという欠点があった。
そこで本発明では、フォトリングラフィ工程を経て製造
されるICのレジストパターンの線幅が設計された誤差
範囲に収まっているか否かを、多くの手間と時間とを費
すことなく、しかも、的確にチェックし得るようにでき
るフォトマスクを提供することを目的とする。
〔問題点を解決するための手段〕
本発明に係るフォトマスクは、所定線幅と第1の長さを
有する第1のマスクパターンと、この第1のマスクパタ
ーンに対して所定間隔をもって並べられ、かつ所定線幅
と上記第1の長さより短い第2の長さを有する1本以上
の第2のマスクパターンとを含んで形成されたチェック
用マスクパターン群を、少なくとも一群具備することを
特徴とする。
〔作用〕
本発明に係るフォトマスクは、以上の通りに構成される
ので、ICのゲート電極等のレジストパターンの形成と
同時にチェック用マスクパターン群により形成されるチ
ェック用レジストパターンが、露光時間の多少等の諸条
件により太くなったり細くなったりする。そして、第1
のマスクパターンと第2のマスクパターンとの長さが異
なり、かつ並んでいることから、並んでいる部分ではパ
ターンの近接効果の度合を調べることができ、また第1
のマスクパターンが長く孤立している部分に対応して除
去されるレジストの幅と、パターンが近接している部分
に対応して除去されるレジストの幅との差を目視するだ
けで、当該ICのレジストパターンの線幅がほぼ一様に
除去されているか否かの検査が可能となる。
〔実施例〕
以下、添付図面の第1図および第2図を参照して、本発
明の詳細な説明する。なお、図面の説明において同一の
要素には同一の符号を付し、重複する説明を省略する。
第1図は本発明の一実施例のチェック用マスクパターン
群を抜き出して示した平面図でおり、第2図はフォトマ
スクのうちの複数のチェック用マスクパターン群が配置
された部分の平面図である。
本実施例のフォトマスクは、ポジ形レジストに対応した
フォトマスクである。フォトマスクのテストエレメント
グループのエリアに、図示のチェック用マスクパターン
群100が設けられる。チェック用マスクパターン群1
00は、1本の第1のマスクパターン101と2本の第
2のマスクパターン102とを有している。第1のマス
クパターン101と第2のマスクパターン102の線幅
りはいずれも同じであり、第1のマスクパターン101
と第2のマスクパターン102とは間隔Sをもって並べ
られる。第1のマスクパターン101の長さは第2のマ
スクパターン102の長さより長く、第1のマスクパタ
ーン101の一端部と第2のマスクパターン102の一
端部とが揃えられて並べられ、第1のマスクパターン1
01のうち、第2のマスクパターン102に隣接せぬ部
分101Aでは孤立パターンが作られる。上記構成にお
いて、線幅りは通常はIC中の最も細くされるべきゲー
ト電極等のパターン幅と等しくされる。一方、間隔Sは
上記IC中の最も細くされるべきゲート電極等のパター
ン幅が許容される誤差範囲に応じて、下記の如くチェッ
ク用マスクパターン群毎に設定される。
この実施例では、第1のマスクパターン101および第
2のマスクパターン102に対応するIC上のレジスト
の除去幅が、2.0μmから2.1μm程度となるよう
な露光がなされたとき適性露光の範囲にあるとする。か
かる場合、第2図に示すように、第1のマスクパターン
10’lおよび第2のマスクパターン102の線幅りが
2.0μ7nであり、これらの間隔Sがそれぞれ2.0
urrt、2.2A1m、2.4μmのチェック用マス
クパターン群1001〜1006を設ける。
2のマスクパターン102の並び方向がIC中のFET
のゲートの長手方向と同方向になるようにされ、チェッ
ク用マスクパターン3¥1004〜1006では、第1
のマスクパターン10”Iおよび第2のマスクパターン
102の並び方向かIC中のFETのゲートの長手方向
と垂直方向になるようにされる。そして、チェック用マ
スクパターン群1oo1,1004では第1のマスクパ
ターン101と第2のマスクパターン102との間隔S
が2.0μ卯、チェック用マスクパターン群1002.
1005では第1のマスクパターン101と第2のマス
クパターン102との間隔Sが2.2μ■、チェック用
マスクパターン群100 .1006では第1のマスク
パターン101と第2のマスクパターン102との間隔
Sが2.4μmとされる。
このように、3種類のチェック用マスクパターン群を2
組設け、並び方向をそれぞれが直交するようにする理由
は、露光に異方性があることを考慮しているためである
。チェック用マスクパターンM、1001〜100Bの
第1のマスクパターン101のみが延びている突端の近
くには、rOJ、「2」、「4」の識別番号をIC上に
付するためのマスクパターン1031〜1033が設け
られ、露光および現像後のICのチェック用マスクパタ
ーン群100に対応する部分を顕微鏡を介して児たとき
、識別番号rOJ、「2」、「4」によって線幅りと間
隔Sとの差が、それぞれ0μm、0.2μ7711.、
0.4μmであると識別可能になっている。
このように構成されたチェック用マスクパターン群10
0を具備するフォトマスクを用いて、フォトリソグラフ
ィ工程で露光を行った場合の作用は、以下の通りである
。なお、ここでは簡単のため、第1のマスクパターン1
01および第2のマスクパターン102がFETのゲー
トの長手方向と同方向に並べられているチェック用マス
クパターン群1001〜1QO3のみについて述べるこ
ととする。
まず、露光が適正な範囲で行われた場合には、第1のマ
スクパターン101および第2のマスクパターン102
の線幅L (=2. Oμrrt>に対応して、半導体
ウェーハ上のレジストが幅2.0μmから2.1μmの
範囲で除去されている。すなわち、半導体ウェーハ上の
レジストパターンの線幅および間隔が、チェック用マス
クパターン群1001〜1003のものと等しい範囲か
ら、チェック用マスクパターン群1001〜1003に
おいて、線幅りが0.1μm増加したものと等しい範囲
で変動したものとなる。すると、チェック用マスクパタ
ーン群100i〜1003に対応する半導体ウェーハ上
の位置を顕微鏡を介して見たとき、半導体ウェーハ上の
レジストが幅2.0μmで除去されているとチェック用
マスクパターン群100iに対応するレジストパターン
の間隔が等しく見える。一方、半導体ウェーハ上のレジ
ストの幅が2.1μmで除去されていると、チェック用
マスクパターン群1001〜1003の間隔Sに対応す
るレジストの幅が左右から0.05μmづつ浸食を受け
、各群に対応するレジストの幅が1.9μm、2.1μ
m、2.3μmで残り、チェック用マスクパターン群1
002に対応するレジストパターンの間隔が等しく見え
る。また、オーバー露光となってレジストが2.2μm
の幅で除去されたとすると、レジストの幅が左右から0
.1μmの侵食を受け、各群に対応するレジストの幅が
1.8μ7W、2.0um、2.2μ7[で残り、チェ
ック用マスクパターン群1003に対応するレジストパ
ターンの間隔が等しく見えることになる。
一方、上記のいずれの露光の度合のときにおいても、検
査者は第1のマスクパターン101の線幅りに対応して
除去されたレジストの幅が変化していないかを、レジス
トの長さ方向について調べる。すると、第1のマスクパ
ターン101が第2のマスクパターン102と隣接して
いる部分ではレジストの除去の幅が多いが、隣接せぬ部
分101Aでは、除去の幅が少ない(途中から細くなっ
ている。)等ということが、各群毎に判る。
つまり、第1のマスクパターン101に対応してレジス
トが除去されたパターンが長さ方向に対して一定の幅を
有するとき、適正な露光が行われたとすることでパター
ンの近接効果になる不具合を取除くことができる。もち
ろん、この条件以外に、チェック用マスクパターン群1
001,1002に対応する位置のレジストパターンの
間隔が等しく見えるときに適性とし、チェック用マスク
パターン群1003に対応する位置のレジストパターン
め間隔が等しく見えるときに不適性とする条件を要する
このようにして、第1のマスクパターン101に対応し
てレジストが除去されたパターンの長さ方向の幅が変化
していないかを、顕微鏡を介して見るだけで、実際の回
路におけるシングルフィンガーゲートとマルチフィンガ
ーゲートとのFETにおいて、ゲートの形成の具合が適
正かどうかが簡単に判り、レジストの種類を変えるとか
レジストの厚みを変える等の対応を迅速にとり得る。
また、チェック用マスクパターン群1001〜1006
はテストエレメントグループのエリアに設けられること
から、ICに本来必要な回路部分を圧迫することがなく
、好都合である。つまり、通常のICには回路の特性が
適当か否か調べるため、本回路と同様のFET等を形成
するテストエレメントグループのエリアが設けられるが
、本実施例のチェック用マスクパターン群が占有する面
積は数μm×数μmであり、従ってテストエレメントグ
ループの空部弁に設けることが可能なのである。
本発明は上記の実施例に限定されるものではなく、種々
の変形が可能である。
例えば、ポジ形レジストに限らず、ネガ形レジストに対
応するフォトマスクにも適用できる。また、実施例では
露光の多少を中心にパターンの「太り」や「細り」を説
明したが、レジストの種類などになる「太り」ヤ「細り
」にも適用可能である。
更に、過度の露光等によるパターンの線幅の「太り」に
対応する検出の場合だけでなく、過少の露光等によるパ
ターンの線幅の「細り」に対応する場合も検出可能であ
る。この「細り」に対応するパターンの近接効果の度合
を検出する場合には、残されるレジストの幅が過少の露
光により太くなったとき、レジストパターンの間隔が等
しくなるように、間隔Sを線幅りより短かくしたチェッ
ク用マスクパターン群を設けてあけばよい。また、露光
の異方性を考慮しなくてもよい場合には、第1および第
2のマスクパターンの並び方向が異なるチェック用マス
クパターン群を設ける必要はない。また、チェック用マ
スクパターン群は1群以上であればよい。
〔発明の効果〕
以上、詳細に説明した通り本発明では、所定線幅と第1
の長さを有する第1のマスクパターンと、この第1のマ
スクパターンに対して所定間隔をもって並べられ、かつ
上記第1の長さより短い第2の長さを有する1本以上第
2のマスクパターンとを興備するので、露光および現像
後の第1のマスクパターンに対応するレジストパターン
を顕微鏡を介して目視し、長さ方向における幅の変化を
調べるだけで、パターンの近接効果の度合、孤立パター
ンの状態などをチェックでき、従って多くの手間と時間
とを費すことなく、的確なチェックが可能であるという
効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のチェック用マスクパターン
群を扱き出して示した平面図、第2図はフォトマスクの
うちの複数のチェック用マスクパターン群が設けられた
部分の平面図である。 100.1001〜1006・・・チェック用マスクパ
ターン群、101・・・第1のマスクパターン、102
・・・第2のマスクパターン、103・・・マスクパタ
ーン。 特許出願人  住友電気工業株式会社 代理人弁理士   長谷用  芳  樹第  1  図

Claims (1)

  1. 【特許請求の範囲】 1、所定線幅と第1の長さを有する第1のマスクパター
    ンと、この第1のマスクパターンに対して所定間隔をも
    つて並べられ、かつ所定線幅と前記第1の長さより短い
    第2の長さを有する1本以上の第2のマスクパターンと
    を含んで形成されたチェック用マスクパターン群を、少
    なくとも一群具備することを特徴とするフォトマスク。 2、前記チェック用マスクパターン群が複数具備されて
    いる場合において、各群毎に前記間隔が異なっている特
    許請求の範囲第1項記載のフォトマスク。 3、前記チェック用マスクパターン群の所定の一群にお
    いて、前記線幅と前記間隔とが互いに等しい特許請求の
    範囲第1項または第2項記載のフォトマスク。 4、前記第1および第2のマスクパターンは、同一群内
    においては形成されるIC素子のゲートの長手方向と同
    方向、またはこれの垂直方向にそれぞれ並べられている
    特許請求の範囲第2項または第3項記載のフォトマスク
JP62124847A 1987-05-21 1987-05-21 フオトマスク Pending JPS63287953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62124847A JPS63287953A (ja) 1987-05-21 1987-05-21 フオトマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62124847A JPS63287953A (ja) 1987-05-21 1987-05-21 フオトマスク

Publications (1)

Publication Number Publication Date
JPS63287953A true JPS63287953A (ja) 1988-11-25

Family

ID=14895569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62124847A Pending JPS63287953A (ja) 1987-05-21 1987-05-21 フオトマスク

Country Status (1)

Country Link
JP (1) JPS63287953A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668730B1 (ko) * 2001-06-28 2007-01-26 주식회사 하이닉스반도체 반도체 소자의 오버레이 키
JP2009139906A (ja) * 2007-11-13 2009-06-25 Mitsubishi Electric Corp 半導体装置、及びその寸法測定方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668730B1 (ko) * 2001-06-28 2007-01-26 주식회사 하이닉스반도체 반도체 소자의 오버레이 키
JP2009139906A (ja) * 2007-11-13 2009-06-25 Mitsubishi Electric Corp 半導体装置、及びその寸法測定方法

Similar Documents

Publication Publication Date Title
US5262258A (en) Process of manufacturing semiconductor devices
US4423127A (en) Method of manufacturing a semiconductor device
US4475811A (en) Overlay test measurement systems
KR960001686B1 (ko) 반도체 제조 장치의 평가 장치 및 그 평가 방법
US5044750A (en) Method for checking lithography critical dimensions
KR0180266B1 (ko) 반도체 장치의 제조방법
JPS6366934A (ja) チエツクパタ−ンを用いた半導体集積回路装置の製造方法
KR100242503B1 (ko) 반도체 기판에 형성된 패턴의 오정렬 검출 마크
JPS63287953A (ja) フオトマスク
US20010033976A1 (en) Reticle for manufacturing semiconductor integrated circuit
KR100577568B1 (ko) 오버레이 측정방법 및 그에 사용되는 오버레이 마크
KR100271125B1 (ko) 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법
US6330355B1 (en) Frame layout to monitor overlay performance of chip composed of multi-exposure images
JP2633228B2 (ja) 半導体装置のエッチング精度検査方法
US6379848B1 (en) Reticle for use in photolithography and methods for inspecting and making same
JPS63287855A (ja) フオトマスク
KR0144082B1 (ko) 레티클 및 그 레티클을 사용한 가림막 세팅 방법
US7868629B2 (en) Proportional variable resistor structures to electrically measure mask misalignment
KR100532361B1 (ko) 정렬키가 구비된 반도체소자
KR960002287B1 (ko) 정렬/노광장치의 스텝핑 정밀도 측정방법
EP0685881A1 (en) Linewidth control apparatus and method
KR100680936B1 (ko) 반도체소자의 중첩도 검사방법
KR0172287B1 (ko) 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법
JPS6232783B2 (ja)
KR100255087B1 (ko) 더미셀이 형성된 스테퍼용 레티클