JP2567838B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2567838B2 JP2567838B2 JP61020682A JP2068286A JP2567838B2 JP 2567838 B2 JP2567838 B2 JP 2567838B2 JP 61020682 A JP61020682 A JP 61020682A JP 2068286 A JP2068286 A JP 2068286A JP 2567838 B2 JP2567838 B2 JP 2567838B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polysilicon
- etching
- semiconductor device
- electrode polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置に関し、特に電極ポリシリコン
を非等方性エッチングで形成する素子群を有する半導体
装置に関する。
を非等方性エッチングで形成する素子群を有する半導体
装置に関する。
（従来の技術） 従来、半導体装置の製造工程において、電極ポリシリ
コンのパターニングは、素子分離絶縁膜に開口部を設
け、薄い酸化膜を形成した後に電極ポリシリコンを成長
し、ホトレジストをマスクとして、非等方性エッチング
により電極ポリシリコンをパターニングしていた。ま
た、電極ポリシリコンを成長する前に、薄い酸化膜にさ
らに開口部（以降ダイレクトコンタクト部と称する）を
設け、電極ポリシリコンと基板の接続をとる箇所を設定
する場合がある。
コンのパターニングは、素子分離絶縁膜に開口部を設
け、薄い酸化膜を形成した後に電極ポリシリコンを成長
し、ホトレジストをマスクとして、非等方性エッチング
により電極ポリシリコンをパターニングしていた。ま
た、電極ポリシリコンを成長する前に、薄い酸化膜にさ
らに開口部（以降ダイレクトコンタクト部と称する）を
設け、電極ポリシリコンと基板の接続をとる箇所を設定
する場合がある。
（発明が解決しようとする問題点） しかしながら、ダイレクトコンタクト部の電極ポリシ
リコンをパターニングする場合、パターニングされたホ
トレジスト膜をマスクとして、非等方性エッチングでエ
ッチングされるが、エッチングが進み、基板面が露出す
ると、基板とエッチングガスとの反応により、急速に等
方性エッチングが始じまり、電極ポリシリコンがホトレ
ジスト膜の下部でも急激に横方向に進み、オーバーエッ
チング時間を長くすると、電極ポリシリコンと基板の抵
抗が高くなったり、完全に導通がとれなくなったりする
問題が発生していた。一方、酸化膜上の電極ポリシリコ
ンは、エッチングが進み、酸化膜が露出しても、酸化膜
とエッチングガスの反応が少ない為に非等方性エッチン
グ状態が変わらず、殆どホトレジストのパターンと同じ
にエッチングされる。この為、酸化膜上の電極ポリシリ
コンのパターン寸法をチェックして規格を満足しても、
ダイレクトコンタクト部の電極ポリシリコンが横方向に
エッチングされた状態がチェックできずにいた。
リコンをパターニングする場合、パターニングされたホ
トレジスト膜をマスクとして、非等方性エッチングでエ
ッチングされるが、エッチングが進み、基板面が露出す
ると、基板とエッチングガスとの反応により、急速に等
方性エッチングが始じまり、電極ポリシリコンがホトレ
ジスト膜の下部でも急激に横方向に進み、オーバーエッ
チング時間を長くすると、電極ポリシリコンと基板の抵
抗が高くなったり、完全に導通がとれなくなったりする
問題が発生していた。一方、酸化膜上の電極ポリシリコ
ンは、エッチングが進み、酸化膜が露出しても、酸化膜
とエッチングガスの反応が少ない為に非等方性エッチン
グ状態が変わらず、殆どホトレジストのパターンと同じ
にエッチングされる。この為、酸化膜上の電極ポリシリ
コンのパターン寸法をチェックして規格を満足しても、
ダイレクトコンタクト部の電極ポリシリコンが横方向に
エッチングされた状態がチェックできずにいた。
（問題点を解決するための手段） 本発明の半導体装置の製造方法は、半導体基板に形成
された本来の機能を実現する半導体素子本体部と、上記
半導体素子本体部とは独立に素子分離絶縁膜で分離され
て設けられた検査用素子群領域を有する半導体装置の製
造方法において、前記検査用素子群が、素子分離絶縁膜
に開口を設けて基板を露出させ、その基板面にポリシリ
コンを形成し、上記ポリシリコン上に形成した互いに幅
が異なる複数の帯状パターンを有するマスクで上記ポリ
シリコンをエッチングして形成されることを特徴とす
る。
された本来の機能を実現する半導体素子本体部と、上記
半導体素子本体部とは独立に素子分離絶縁膜で分離され
て設けられた検査用素子群領域を有する半導体装置の製
造方法において、前記検査用素子群が、素子分離絶縁膜
に開口を設けて基板を露出させ、その基板面にポリシリ
コンを形成し、上記ポリシリコン上に形成した互いに幅
が異なる複数の帯状パターンを有するマスクで上記ポリ
シリコンをエッチングして形成されることを特徴とす
る。
（実施例） 次に、本発明の実施例について図面を用いて説明す
る。
る。
第１図は、半導体素子本体部の一部の断面図である。
半導体基板６に素子分離絶縁膜１を形成し、素子分離絶
縁膜に開口部を設け、薄い酸化膜２を形成した後、さら
に薄い酸化膜に開口部３（ダイレクトコンタクト部）を
設け、電極ポリシリコン４を成長し、ホトレジスト５を
パターニングした後、非等方性エッチングで前記パター
ニングされたホトレジストをマスクして電極ポリシリコ
ンをエッチングした後の断面図である。ダイレクトコン
タクト部の電極ポリシリコン（図中のＡ）は、エッチン
グが進み、半導体基板が露出すると、エッチングガスと
基板のシリコンとの反応により、非等方性エッチングが
崩れ等方性エッチングとなり、ホトレジストのマスクの
下で横方向にエッチングが進むようになる。この為、電
極ポリシリコンと基板との接続面積がオーバーエッチン
グ時間が長くなるにつれて、少なくなり、接続抵抗が大
きくなる。さらに、オーバーエッチが進むと基板との接
続がとれなくなってしまう。
半導体基板６に素子分離絶縁膜１を形成し、素子分離絶
縁膜に開口部を設け、薄い酸化膜２を形成した後、さら
に薄い酸化膜に開口部３（ダイレクトコンタクト部）を
設け、電極ポリシリコン４を成長し、ホトレジスト５を
パターニングした後、非等方性エッチングで前記パター
ニングされたホトレジストをマスクして電極ポリシリコ
ンをエッチングした後の断面図である。ダイレクトコン
タクト部の電極ポリシリコン（図中のＡ）は、エッチン
グが進み、半導体基板が露出すると、エッチングガスと
基板のシリコンとの反応により、非等方性エッチングが
崩れ等方性エッチングとなり、ホトレジストのマスクの
下で横方向にエッチングが進むようになる。この為、電
極ポリシリコンと基板との接続面積がオーバーエッチン
グ時間が長くなるにつれて、少なくなり、接続抵抗が大
きくなる。さらに、オーバーエッチが進むと基板との接
続がとれなくなってしまう。
第２図（ａ），（ｂ）は、半導体素子本体部とは独立
に素子分離絶縁膜で分離されて設けられた検査用素子群
の平面図である。第２図（ａ）では、素子分離絶縁膜１
に開口部を設け、薄い酸化膜２を形成した後、再び前記
薄い酸化膜２を除去しダイレクトコンタクト部３（基板
露出部）を形成し、電極ポリシリコン４を成長し、ホト
レジストをマスクとしてエッチングして基板面が露出し
た直後にエッチングをやめ、ホトレジストを除去した状
態の平面図である。同図に示すように多結晶シリコン４
のブランチ部11,12,13,14,15は順次細くなるように形成
されている。第２図（ｂ）は、基板面が露出してから一
定の時間オーバーエッチングした後にエッチングを中止
して、ホトレジストを除去した状態の平面図である。電
極ポリシリコンは、はしご状に平行に一定幅づつ幅を変
えて配線されている。オーバーエッチングが進むについ
て、細いパターンから基板面に接した電極ポリシリコン
がエッチングされて消えていく。この本数を管理するこ
とにより、オーバーエッチングの量が管理できる。
に素子分離絶縁膜で分離されて設けられた検査用素子群
の平面図である。第２図（ａ）では、素子分離絶縁膜１
に開口部を設け、薄い酸化膜２を形成した後、再び前記
薄い酸化膜２を除去しダイレクトコンタクト部３（基板
露出部）を形成し、電極ポリシリコン４を成長し、ホト
レジストをマスクとしてエッチングして基板面が露出し
た直後にエッチングをやめ、ホトレジストを除去した状
態の平面図である。同図に示すように多結晶シリコン４
のブランチ部11,12,13,14,15は順次細くなるように形成
されている。第２図（ｂ）は、基板面が露出してから一
定の時間オーバーエッチングした後にエッチングを中止
して、ホトレジストを除去した状態の平面図である。電
極ポリシリコンは、はしご状に平行に一定幅づつ幅を変
えて配線されている。オーバーエッチングが進むについ
て、細いパターンから基板面に接した電極ポリシリコン
がエッチングされて消えていく。この本数を管理するこ
とにより、オーバーエッチングの量が管理できる。
（発明の効果） 以上説明したように、本発明によれば、電極ポリシリ
コンのエッチングをオーバーエッチし、ダイレクトコン
タクト部の電極ポリシリコンが横方向にエッチングされ
て、電極ポリシリコンと基板との導通抵抗が高くなった
り、導通がとれなくなったりする問題を、検査用素子群
のはしごパターンが何本消えているかを管理することに
より容易に解決することができる。
コンのエッチングをオーバーエッチし、ダイレクトコン
タクト部の電極ポリシリコンが横方向にエッチングされ
て、電極ポリシリコンと基板との導通抵抗が高くなった
り、導通がとれなくなったりする問題を、検査用素子群
のはしごパターンが何本消えているかを管理することに
より容易に解決することができる。
第１図は、半導体素子本体部の断面図、第２図（ａ），
（ｂ）は、半導体素子本体部とは独立した検査用パター
ンの平面図である。 １……素子分離絶縁膜、２……薄い酸化膜、３……ダイ
レクトコンタクト部、４……電極ポリシリコン、５……
ホトレジスト、６……半導体基板、Ａ……ダイレクトコ
ンタクト部の電極ポリシリコン。
（ｂ）は、半導体素子本体部とは独立した検査用パター
ンの平面図である。 １……素子分離絶縁膜、２……薄い酸化膜、３……ダイ
レクトコンタクト部、４……電極ポリシリコン、５……
ホトレジスト、６……半導体基板、Ａ……ダイレクトコ
ンタクト部の電極ポリシリコン。
Claims (1)
- 【請求項１】半導体基板に形成された本来の機能を実現
する半導体素子本体部と、前記半導体素子本体部とは独
立に素子分離絶縁膜で分離されて設けられた検査用素子
群領域を有する半導体装置の製造方法において、前記検
査用素子群が、素子分離絶縁膜に開口を設けて基板を露
出させ、その基板面にポリシリコンを形成し、前記ポリ
シリコン上に形成した互いに幅が異なる複数の帯状パタ
ーンを有するマスクで前記ポリシリコンをエッチングし
て形成されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61020682A JP2567838B2 (ja) | 1986-01-31 | 1986-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61020682A JP2567838B2 (ja) | 1986-01-31 | 1986-01-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62179118A JPS62179118A (ja) | 1987-08-06 |
| JP2567838B2 true JP2567838B2 (ja) | 1996-12-25 |
Family
ID=12033946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61020682A Expired - Fee Related JP2567838B2 (ja) | 1986-01-31 | 1986-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2567838B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449456A (zh) * | 2016-10-24 | 2017-02-22 | 上海华力微电子有限公司 | 一种检测多晶硅栅极刻蚀能力的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2633228B2 (ja) * | 1984-04-25 | 1997-07-23 | 松下電子工業株式会社 | 半導体装置のエッチング精度検査方法 |
-
1986
- 1986-01-31 JP JP61020682A patent/JP2567838B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62179118A (ja) | 1987-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523976A (en) | Method for forming semiconductor devices | |
| JP2567838B2 (ja) | 半導体装置の製造方法 | |
| JP2734027B2 (ja) | 配線形成方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| JPS63275113A (ja) | 半導体装置の製造方法 | |
| JPS61121473A (ja) | 半導体装置の製造方法 | |
| KR100192439B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JPH02105519A (ja) | 半導体集積回路の製造方法 | |
| JPS60160121A (ja) | 半導体装置の製造方法 | |
| KR0140729B1 (ko) | 미세콘택 형성방법 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| JPH01206645A (ja) | 半導体装置の製造方法 | |
| JPH0713958B2 (ja) | 半導体装置の製造方法 | |
| JPS5815249A (ja) | コンタクトホ−ル形成法 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JPS6010753A (ja) | 半導体装置の製造方法 | |
| JPH02114560A (ja) | 半導体抵抗の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPS63102242A (ja) | 半導体装置の製造方法 | |
| JPH03184361A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |