JPS60160121A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60160121A JPS60160121A JP1622184A JP1622184A JPS60160121A JP S60160121 A JPS60160121 A JP S60160121A JP 1622184 A JP1622184 A JP 1622184A JP 1622184 A JP1622184 A JP 1622184A JP S60160121 A JPS60160121 A JP S60160121A
- Authority
- JP
- Japan
- Prior art keywords
- cross
- sectional area
- etching
- holes
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
との発明は半導体装置の製造方法に係り、特に、半導体
基体またはその上に形成された絶縁層などの上面から選
択エツチングを加えて穴または溝（凹部）を形成する方
法に関するものである。
基体またはその上に形成された絶縁層などの上面から選
択エツチングを加えて穴または溝（凹部）を形成する方
法に関するものである。
半導体装置の製造に当っては、その構成パターンの都合
上、半導体基体またはその上に形成された絶縁層などに
、種々の寸法の穴（凹部）の形成が行われる。第１図は
その従来例を示し第１図Ａはその平面図、第１図Ｂは断
面図である。この例はＭＯ８構造半導体装置におけるポ
リシリコン層および拡散層の上の絶縁層にコンタクトホ
ールな形成した場合を示し、（１）は半導体基体、（２
）は拡散層、（３）は絶縁層、（４）は絶縁層（３）中
に形成されたポリシリコン層、（５）は拡散層（２）の
上に形成された第１のコンタクトホール、（６）はポリ
シリコン層（４）の上１ｃ形成された第２のコンタクト
ホールである。
上、半導体基体またはその上に形成された絶縁層などに
、種々の寸法の穴（凹部）の形成が行われる。第１図は
その従来例を示し第１図Ａはその平面図、第１図Ｂは断
面図である。この例はＭＯ８構造半導体装置におけるポ
リシリコン層および拡散層の上の絶縁層にコンタクトホ
ールな形成した場合を示し、（１）は半導体基体、（２
）は拡散層、（３）は絶縁層、（４）は絶縁層（３）中
に形成されたポリシリコン層、（５）は拡散層（２）の
上に形成された第１のコンタクトホール、（６）はポリ
シリコン層（４）の上１ｃ形成された第２のコンタクト
ホールである。
第１のコンタクトホール（５）および第２のコンタクト
ホール（６）はそれぞれ拡散層（２）およびポリシリコ
ン層（４）と絶縁層（３）の上に形成される金属配線（
図示せず）とを接続するためのもので、この例では前者
は半導体装置の集積度向上のため断面積を小さく、後者
はコンタクトの電気抵抗を下げるために断面積を大きく
しである。
ホール（６）はそれぞれ拡散層（２）およびポリシリコ
ン層（４）と絶縁層（３）の上に形成される金属配線（
図示せず）とを接続するためのもので、この例では前者
は半導体装置の集積度向上のため断面積を小さく、後者
はコンタクトの電気抵抗を下げるために断面積を大きく
しである。
第２図はその形成のための従来のエツチングマスクの形
成状況を示し、第２図Ａはその平面図、第２図Ｂは断面
図で、（７）はレジスト膜で、それぞれ第１図に示した
第１のコンタクトホール（５）および第２のコンタクト
ホール（６）を形成するための第１の開孔（８）および
第２の開孔（９）が設けられている。
成状況を示し、第２図Ａはその平面図、第２図Ｂは断面
図で、（７）はレジスト膜で、それぞれ第１図に示した
第１のコンタクトホール（５）および第２のコンタクト
ホール（６）を形成するための第１の開孔（８）および
第２の開孔（９）が設けられている。
これらの開孔（８） 、 （９）は勿論、写真製版技術
によって形成され、これを通して絶縁層（３）にエツチ
ングを施すわけである。
によって形成され、これを通して絶縁層（３）にエツチ
ングを施すわけである。
ところが、上述のような従来の方法で断面積の異なる穴
を同時にエツチング形成すると、その断面積によってエ
ツチング速度に差があるので、断面積の大きい第２のコ
ンタクトホール（６）がポリシリコン層（４）に達した
時点では、第１のコンタクトホール（５）はまだ拡散層
（２）に達しないということが生じ得る。従って、断面
積の小さい第１のコンタクトホール（５）を拡散層（２
）に到達させると、ｊＢ ２ ＧＪコンタクトホール（
６）はオーバーエツチングになるという欠点があった０ 〔発明の概要〕 この発明は以上のような点に鑑みてなされたもので、エ
ツチングによって形成する単位穴の断面積はすべて同一
断面積とし、必要とする総断面積はこの単位穴を１個ま
たは複数個形成して得るようにすることによって、同一
のエツチング速度ですべての穴を形成できる方法を提供
するものである０ 〔発明の実施例〕 第３図はこの発明の一実施例による穴の形成状態を示し
、第３図Ａはその平面図、第３図Ｂは断面図である。従
来例と同一符号は同等部分を示す０この実施例では従来
例における断面積の大きい第２のコンタクトホール（６
）の代りに、第１のコンタクトホール（５）と同一断面
積の第３のコンタクトホール顛を複数個（図では６個）
形成し、第３のコンタクトホール顛の断面積の合計を所
要断面積にしである。勿論これらのコンタクトホール（
５１，、（Ｉｎの形成は第２ｒｉｌＪにおいて示したと
同様に、このコンタクトホールパターンに応じた開口を
有するレジスト膜をマスクとして絶縁層（３）Ｋエツチ
ングを施してなされる。このよりにすれば、各コンタク
トホールの断面積が等しいのでエツチングは一様に進行
し、均一なエツチングが行われる０なお、複数個の第３
のコンタクトホールＯＩ相互間の残留絶縁層（３ａ）は
図示のように妙しておく必要はなく、コンタクトホール
（５１、０１のエツチング形成の際の横方向エツチング
によって小さくなってもよく、更に、ドライエツチング
の際ガス圧を調節すればエツチング途中ではこれがオー
バーエツチングを防止し、エツチング完了時点には消失
して、第１図に示したような一体化した断面積の大きい
コンタクトホールとすることもできる。
を同時にエツチング形成すると、その断面積によってエ
ツチング速度に差があるので、断面積の大きい第２のコ
ンタクトホール（６）がポリシリコン層（４）に達した
時点では、第１のコンタクトホール（５）はまだ拡散層
（２）に達しないということが生じ得る。従って、断面
積の小さい第１のコンタクトホール（５）を拡散層（２
）に到達させると、ｊＢ ２ ＧＪコンタクトホール（
６）はオーバーエツチングになるという欠点があった０ 〔発明の概要〕 この発明は以上のような点に鑑みてなされたもので、エ
ツチングによって形成する単位穴の断面積はすべて同一
断面積とし、必要とする総断面積はこの単位穴を１個ま
たは複数個形成して得るようにすることによって、同一
のエツチング速度ですべての穴を形成できる方法を提供
するものである０ 〔発明の実施例〕 第３図はこの発明の一実施例による穴の形成状態を示し
、第３図Ａはその平面図、第３図Ｂは断面図である。従
来例と同一符号は同等部分を示す０この実施例では従来
例における断面積の大きい第２のコンタクトホール（６
）の代りに、第１のコンタクトホール（５）と同一断面
積の第３のコンタクトホール顛を複数個（図では６個）
形成し、第３のコンタクトホール顛の断面積の合計を所
要断面積にしである。勿論これらのコンタクトホール（
５１，、（Ｉｎの形成は第２ｒｉｌＪにおいて示したと
同様に、このコンタクトホールパターンに応じた開口を
有するレジスト膜をマスクとして絶縁層（３）Ｋエツチ
ングを施してなされる。このよりにすれば、各コンタク
トホールの断面積が等しいのでエツチングは一様に進行
し、均一なエツチングが行われる０なお、複数個の第３
のコンタクトホールＯＩ相互間の残留絶縁層（３ａ）は
図示のように妙しておく必要はなく、コンタクトホール
（５１、０１のエツチング形成の際の横方向エツチング
によって小さくなってもよく、更に、ドライエツチング
の際ガス圧を調節すればエツチング途中ではこれがオー
バーエツチングを防止し、エツチング完了時点には消失
して、第１図に示したような一体化した断面積の大きい
コンタクトホールとすることもできる。
なお、上側ではポリシリコン層および拡散層と金属配線
とを接続するだめのコンタクトホールの形成の場合を示
したが、半導体装置においてエツチングによって穴、ま
たは溝を形成する場合に広くこの発明は適用できる。た
だし、素子分離など用途によっては、複数個の小さな穴
は前述の横方向エツチングによって一体化して大きな一
つの穴につなげる必要がある場合もある。
とを接続するだめのコンタクトホールの形成の場合を示
したが、半導体装置においてエツチングによって穴、ま
たは溝を形成する場合に広くこの発明は適用できる。た
だし、素子分離など用途によっては、複数個の小さな穴
は前述の横方向エツチングによって一体化して大きな一
つの穴につなげる必要がある場合もある。
以上説明したように、この発明では半導体装置の製造に
当ってエツチングによって断面積の異なる穴または幅の
異なる溝をエツチングで形成する場合、いずれも同一の
断面積または幅の開口を有するマスクパターンを用い、
その開口の数によってそれぞれ所要断面積または幅を得
るようにしたのですべて均一なエツチング速度で形成す
ることができる。
当ってエツチングによって断面積の異なる穴または幅の
異なる溝をエツチングで形成する場合、いずれも同一の
断面積または幅の開口を有するマスクパターンを用い、
その開口の数によってそれぞれ所要断面積または幅を得
るようにしたのですべて均一なエツチング速度で形成す
ることができる。
第１図は従来の寸法の異なるコンタクトホールの形成状
況の一例を示し、第１図Ａはその平面図、第１図Ｂは断
面図、第２図はその形成のための従来のエツチングマス
クの形成状況を示し、第２図Ａはその平面♂、第２図Ｂ
は断面図、ｇ３図はこの発明の一実施例による穴の形成
状況を示し、第３図Ａはその平面図、第５図Ｂは断面図
である。 図において、（１）は半導体基体、（３）は絶縁層、（
５１゜（ｌυは単位穴である０ なお、図中同一符号は同一または相当部分を示す０ 代理人 大 岩 増 雄 第１図 第２図
況の一例を示し、第１図Ａはその平面図、第１図Ｂは断
面図、第２図はその形成のための従来のエツチングマス
クの形成状況を示し、第２図Ａはその平面♂、第２図Ｂ
は断面図、ｇ３図はこの発明の一実施例による穴の形成
状況を示し、第３図Ａはその平面図、第５図Ｂは断面図
である。 図において、（１）は半導体基体、（３）は絶縁層、（
５１゜（ｌυは単位穴である０ なお、図中同一符号は同一または相当部分を示す０ 代理人 大 岩 増 雄 第１図 第２図
Claims (2)
- （１）半導体基体またはその上に形成された絶縁層など
の上面から選択エツチングを加え断面積の異なる穴また
は幅の異なる溝を形成するに際して、同一の断面積また
は幅の開口を複数個それぞれ所要位置に有するマスクパ
ターンを用いて上記選択エツチングを行なって同一断面
積の単位穴または同一幅の単位溝を形成し、上記単位穴
または単位溝を所要個数組み合わせて所望断面積または
所望幅を得る工程を有することを特徴とする半導体装置
の製造方法０ - （２）単位穴の断面積または単位溝の幅を形成すべき最
小の穴の断面積または最小の溝の幅に等しくすることを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1622184A JPS60160121A (ja) | 1984-01-30 | 1984-01-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1622184A JPS60160121A (ja) | 1984-01-30 | 1984-01-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60160121A true JPS60160121A (ja) | 1985-08-21 |
Family
ID=11910471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1622184A Pending JPS60160121A (ja) | 1984-01-30 | 1984-01-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160121A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62501112A (ja) * | 1984-11-30 | 1987-04-30 | ロ−ベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 金属化被覆を有する半導体装置 |
| JPS63250154A (ja) * | 1987-04-07 | 1988-10-18 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS63283042A (ja) * | 1987-05-14 | 1988-11-18 | Fuji Electric Co Ltd | 半導体素子 |
-
1984
- 1984-01-30 JP JP1622184A patent/JPS60160121A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62501112A (ja) * | 1984-11-30 | 1987-04-30 | ロ−ベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 金属化被覆を有する半導体装置 |
| JPS63250154A (ja) * | 1987-04-07 | 1988-10-18 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS63283042A (ja) * | 1987-05-14 | 1988-11-18 | Fuji Electric Co Ltd | 半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| JPS60160121A (ja) | 半導体装置の製造方法 | |
| KR20000042460A (ko) | 반도체소자의 비트라인 콘택 형성방법 | |
| KR100267773B1 (ko) | 반도체 소자 제조방법 | |
| JPS6331121A (ja) | 半導体装置の製造方法 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| KR100475032B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JP2567838B2 (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH03184361A (ja) | 半導体装置の製造方法 | |
| JPS63102340A (ja) | 半導体装置の製造方法 | |
| KR0140729B1 (ko) | 미세콘택 형성방법 | |
| KR100365754B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100256799B1 (ko) | 반도체소자의 콘택제조방법 | |
| JPS6331120A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPH01310537A (ja) | 半導体装置およびその製造方法 | |
| JPH0542825B2 (ja) | ||
| JPH03142859A (ja) | 半導体装置 | |
| JPH11163139A (ja) | 半導体デバイスの製造方法 | |
| JPS63102338A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) |