JPS6331120A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ゲート電極、および拡散領域に対し、層間
絶縁膜を通してコンタクトホールをエツチング形成する
半導体装置の製造方法に関し、さらに詳しくは、層間絶
縁膜のコンタクトホール形成時にあって、エツチングさ
れる層間絶縁膜の膜厚差に伴なうオーバーエツチングを
防出するように改良された半導体装置の製造方法に係る
ものである。

〔従来の技術〕

従来例方法によるこの種の半導体装置の製造方法での製
造工程を第２図（ａ）ないしくｄ）に順次に示す。

すなわち、これらの従来例各図において、符号１は半導
体基板、２は素子間分離領域、３はゲート酸化膜、４ゲ
ート電極、５はＮ“拡散領域、６は一層間絶縁膜として
のポロンリンガラス層、７はコンタクト孔形成のために
パターニングされたフォトレジスト膜、９．および１０
は前記ゲート電極４．およびＮ＋拡散領域５側のそれぞ
れコンタクト孔である。

次にその製造工程について述べる。

まず、半導体基板１の表面上に、素子間分離領域２．ゲ
ート醇化膜３．およびゲート電極４をそれぞれに形成さ
せ、またＮ＋拡散領域５を拡散させたのち、これらの上
に、ＣＶＤ法などによって、層間絶縁膜としてのポロン
リンガラス層６を堆植させ、かつ熱処理して、このポロ
ンリンガラス層６を平坦化させる（第２図（ａ））。

次に、これらの上に、写真製版技術によって、コンタク
ト孔形成のためにパターニングされたフォトレジスト膜
７を形成させ（同図（ｂ））、また、このフォトレジス
ト膜７をマスクに用いて、前記ポロンリンガラス層６を
選択的にドライエツチングさせ（同図（Ｃ））、その後
、フォトレジスト膜７を除去することにより、前記した
ゲート電極４側にはコンタクト孔９を、Ｎ＋拡散領域５
側にはコンタクト孔１０をそれぞれ形成する（同図（ｄ
））のである。

〔発明が解決しようとする問題点〕

しかしながら、前記方法によって製造される従来例での
半導体装置においては、ドライエツチングにより、平坦
化されたポロンリンガラス層６を経て、ゲート電極４側
のコンタクト孔９と、Ｎ＋拡散領域５側のコンタクト孔
１０とを、それぞれに掘込むようにしており、こへでは
ポロンリンガラス層６が平坦化されているために、これ
らのゲート電極４側のコンタクト孔８と、Ｎ＋拡散領域
５側のコンタクト孔１０とで、エツチングされるポロン
リンガラス層６の膜厚に差を生じ、しかもこのエツチン
グは、絶対的により深いに拡散領域５の位置までなす必
要があることから、第２図（ｄ）に見られる通り、より
浅い位置にあるゲート電極４でのコンタクト部分が、必
要以上にオーバーエツチングされて了うと云う問題点が
あった。

この発明は従来のこのような問題点を解消するためにな
されたものであって、その目的とするところは、半導体
基板上での電極、拡散領域などに対する配線用の各コン
タクト孔をそれぞれ形成するため、これらの電極、拡散
領域などの上に形成される平坦化された層間絶縁膜を、
同時にドライエツチングして掘込む場合、各コンタクト
孔でのオーバーエツチングを解消し得るようにした。こ
の種の半導体装置の製造方法を提供することである。

〔問題点を解決するための手段〕

前記目的を達成するために、この発明に係る半導体装置
の製造方法は、半導体基板上での電極。

拡散領域などに対する配線用の各コンタクト孔をそれぞ
れに形成するため、平坦化された層間絶縁膜を、同時に
ドライエツチングして掘込む場合にあって、層間絶縁膜
上にエツチングマスクとしてパターニングされるレジス
ト膜の各パターン開口部のうち、オーバーエツチング対
応のパターン開口部側に、オーバーエツチング防止用の
所定膜厚に設定された薄膜を選択的に形成させておき、
この状態でコンタクト孔をドライエツチングさせるよう
にしたものである。

〔作　　　用〕

すなわち、この発明方法においては、薄膜が形成されて
いるパターン開口部側では、この薄膜がエツチングされ
た後に、層間絶縁膜がニー７チングされ、また薄膜が形
成されていないパターン開口部側では、直接１層間絶縁
膜がエツチングされることになり、その結果として、コ
ンタクト孔のオーバーエツチングを防止できる。

〔実　施　例〕

以下、この発明に係る半導体装置の製造方法の一実施例
につき、第１図（ａ）ないしくｆ）を参照して詳細に説
明する。

第１図（ａ）ないしくｆ）はこの実施例方法を工程順に
示す断面図であり、これらの第１図（ａ）ないしくｆ）
実施例方法において、前記第２図（ａ）ないしくｄ）従
来例方法と同一符号は同一または相当部分を示している
。

この実施例方法においては、まず、前記した従来例方法
と同様に、半導体基板１の表面上に、素子間分離領域２
．ゲート酸化膜３．およびゲート電極４をそれぞれに形
成させ、またＮ＋拡散領域５を拡散させたのち、これら
の上に、ＣＶＤ法などによって、層間絶縁膜としてのポ
ロンリンガラス層６を堆積させ、かつこれを９００℃程
度で熱処理して、このポロンリンガラス層６を平坦化さ
せる（第１図（ａ））。

次に、これらの上に、写真製版技術によって、コンタク
ト孔形成のために、ゲート電極用のパターン開口部７ａ
、およびＮ＋拡散領域用のパターン開口部７ｂを、それ
ぞれにパターニングさせたフォトレジスト膜７を形成さ
せ（同図（ｂ））ると共に、これらの各開口部７ａ、７
ｂのうち、ゲート電極用の開口部７ａにのみ、第２の薄
いレジスト膜８を形成させる（同図（Ｃ））。

そして、このようにパターニングされたフォトレジスト
膜７．およびそのゲート電極用開口部７ａの第２の薄い
レジスト膜８のそれぞれをエツチングマスクに用いて、
前記平坦化されたポロンリンガラス層６を選択的にドラ
イエツチングさせると、Ｎ“拡散領域用のパターン開口
部７ｂ側では、直接。

ポロンリンガラス層６がそのま一エツチングされて、Ｎ
＋拡散領域５側のコンタクト孔１０が掘込まれ始めるが
、ゲート電極用のパターン開口部７ａ側では、当初に第
２の薄いレジスト膜８がエツチング除去され（同［ｆｆ
ｌ’（ｄ））、この第２の薄いレジスト膜８の除去後に
、あらためてゲート電極４側のコンタクト孔９が、Ｎ＋
拡散領域５側のコンタクト孔ｌＯと同様に掘込まれ（同
図（ｅ））、その後、フォトレジスト膜７を除去するこ
とによって、これらの目的とするゲート電極へ側のコン
タクト孔９と、Ｎ′″拡散領域５側のコンタクト孔１０
とがそれぞれに形成される（同図（ｆ））のである。

従って、この実施例方法においては、ゲート電極用のパ
ターン開口部７ａ側に形成される第２の薄いレジスト膜
８の膜厚を、オーバーエツチング量に対応した適量値に
設定しておくことで、この第２の薄いレジスト膜８の存
在により、ゲート電極４に対するオーバーエツチングを
選択的かつ確実に防止し得るのである。

なお、前記実施例方法においては、ゲート電極のオーバ
ーエツチング防止膜として、第２の薄いレジスト膜を適
用しているが、同様な役割を果し得る薄膜であれば、そ
の他の任意の薄膜を採用できることは勿論であり、また
、実施例方法では。

半導体基板上でのゲート電極、Ｎ＋拡散領域に対する配
線用の各コンタクト孔のドライエツチングによる掘込み
について述べたが、その他の電極、拡散領域などに対す
る配線用の各コンタクト孔のドライエツチングによる掘
込みについても適用できる。

〔発明の効果〕

以上詳述したようにこの発明方法によれば、半導体基板
上での電極、拡散領域などに対する配線用の各コンタク
ト孔をそれぞれに形成するため、平坦化された層間絶縁
膜を、同時にドライエツチングして掘込む場合にあって
、層間絶縁膜上にエツチングマスクとしてパターニング
されるレジスト膜の各パターン開口部のうち、オーバー
エツチング対応のパターン開口部側にのみ、オーバーエ
ツチング防止のための、エツチング膜厚差に対応して所
定膜厚に設定された薄膜を選択的に形成させておき、こ
の状態でそれぞれのコンタクト孔をドライエツチングさ
せるようにしたから、薄膜が形成されているパターン開
口部側では、この薄膜がエツチングされた後に、層間絶
縁膜がエツチングされ、また薄膜が形成されていないパ
ターン開口部側では、直接１層間絶縁膜がエツチングさ
れるために、結果的には、層間絶縁膜でのエツチングさ
れる膜厚差に基すいたコンタクト孔のオーバーエツチン
グを、極めて容易に確実かつ効果的に防止でき、また、
オーバーエツチング防止のための薄膜は、対応するパタ
ーン開口部内に形成されるために、その施工を容易に行
ない得られ、かつ構造的にも頗る簡単で、手軽に実施可
能であり、その後の工程での配線コンタクトに資すると
ころが大きく、結果的に、この種の半導体装置の信頼性
を格段に向上し得るものである。

【図面の簡単な説明】

第１図（ａ）ないしくＶ）はこの発明に係る半導体装置
の製造方法を工程順に示すそれぞれ断面図であり、また
第２図（ａ）ないしくｄ）は同上従来例による製造方法
を工程順に示すそれぞれ断面図である。 １・・・・半導体基板、２・・・・素子間分離領域、３
・・・・ゲート酸化膜、４・・・・ゲート電極、５・・
・・Ｎ＋拡散領域、６・・・・ポロンリン゛ガラス層（
層間絶縁膜）、７・・・・フォトレジスト膜、７ａ・・
・・ゲート電極用のパターン開口部、７ｂ・・・・Ｎ＋
拡散領域用のパターン開口部、８・・・・第２の薄いレ
ジスト膜（オーバーエツチング防止用の薄膜）、９・・
・・ゲート電極側のコンタクト孔、１０・・・・Ｎ“拡
散領域側のコンタクト孔。 代理人　　大　　岩　　増　　雄 第１図 第１図 （ｅ） （ｆ） 〕ＯＮ−五Ｕ’ｆＬ’ａ≧■顎゛１のつンタフトオり第
２図 （ａ） （ｂ） （ｃ） 第２図 （ｄ）

Claims (2)

【特許請求の範囲】
1. （１）半導体基板の主面に、少なくともゲート酸化膜を
   形成すると共に、このゲート酸化膜上に突出するゲート
   電極を選択的に形成し、かつゲート酸化膜を通して拡散
   領域を拡散させる工程と、これらのゲート酸化膜、およ
   びゲート電極上に、層間絶縁膜を形成して、その表面を
   平坦化させる工程と、この平坦化によつて、前記ゲート
   電極、および拡散領域に対して膜厚差を生じた層間絶縁
   膜上に、フォトレジストを塗着し、かつ露光、現像して
   、このフォトレジスト層に、ゲート電極用、および拡散
   領域用の各配線コンタクト孔を、それぞれに形成するた
   めの各パターン開口部をパターニング形成する工程と、
   前記パターニングされたレジスト層でのゲート電極用の
   パターン開口部に、前記膜厚差に対応して所定膜厚に設
   定されたオーバーエッチング防止用の薄膜を形成する工
   程と、前記パターニングされたレジスト膜をエッチング
   マスクに用いて、前記ゲート電極用のパターン開口部か
   らは、前記薄膜を経て、前記平坦化された層間絶縁膜を
   順次に、また、前記拡散領域用のパターン開口部からは
   、前記平坦化された層間絶縁膜を直接に、それぞれ同時
   に選択的にエッチングする工程とを含むことを特徴とす
   る半導体装置の製造方法。
2. （２）ゲート電極用の第２のレジスト膜からなるパター
   ン開口部を覆つて形成されるオーバーエッチング防止用
   の薄膜として、ゲート電極、および拡散領域に対する層
   間絶縁膜の膜厚差に対応して設定された所定膜厚の第１
   のレジスト膜を用いることを特徴とする特許請求の範囲
   第１項に記載の半導体装置の製造方法。