JPS5914901B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5914901B2 JPS5914901B2 JP49066359A JP6635974A JPS5914901B2 JP S5914901 B2 JPS5914901 B2 JP S5914901B2 JP 49066359 A JP49066359 A JP 49066359A JP 6635974 A JP6635974 A JP 6635974A JP S5914901 B2 JPS5914901 B2 JP S5914901B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- silicon oxide
- oxide layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置特に電界効果トランジス５ 夕の
製造方法に関する。
製造方法に関する。
電界効果トランジスタでソース領域、ドレイン領域、或
いは配線用ケイ素多結晶層に対する電極取り出し口、所
謂コンタクトホールは、隣接個所との短絡或いぱコンタ
クトホールに近接したフィ１０−ルド酸化ケイ素層の形
状変化に伴うアルミニウムの断線をさけるように開孔形
成される。
いは配線用ケイ素多結晶層に対する電極取り出し口、所
謂コンタクトホールは、隣接個所との短絡或いぱコンタ
クトホールに近接したフィ１０−ルド酸化ケイ素層の形
状変化に伴うアルミニウムの断線をさけるように開孔形
成される。
この為に結像用マスクでけソース領域及びドレイン領域
の拡散層や例えばシリコンゲートＭＯＳＩＣの場合シリ
コン多結晶層の大きさよりも開孔予定個所の１５大いさ
がマスク合わせ精度分だけ小さく設計される。このこと
は大規模集積回路の集積度を高密度化する際の制約とな
つている。もしもこのようなマスク合わせ精度分をゼロ
に、即ちコンタクトホールの開孔に際して既にウエフア
上に形成されて２０いるマスクパターンに対し結像用の
マスク合わせを不要に出来れば設計を甚だしく有利にす
る筈である。この発明はこのような要望にこたえ、マス
ク合わせ精度分を開孔面積を大にすることによυ不要２
５としてソース領域、ドレイン領域、ゲート電極領域の
コンタクトホールを開孔出来るように改良した半導体装
置の製造方法を提供するもので、すなわち半導体基板に
形成される能動領域の予定位置に酸化ケイ素層とこれに
積層する窒化ケイ素層と３０から成る仮マスク層を形成
する工程と、露出した前記半導体基板領域表面にフィー
ルド酸化ケイ素層とこれに隣接したホウ素ガラス層とか
ら成る複合分離層を形成する工程と、前記仮マスク層を
除去する工程と、前記フィールド酸化ケイ素層に接３５
する露出した前記能動領域表面の一部にソース領域及び
ドレイン領域を形成する工程と、この両領域間に跨ヤ酸
化物層及び多結晶ケイ素層の複合ゲート層を形成する工
程と、前記複合分離層の一部に多結晶ケイ素層を形成す
る工程と、前記半導体基板全面に酸化ケイ素層を形成す
る工程と、前記ソース領域、ドレイン領域ならびに複合
分離層に形成された多結晶ケイ素層に対応した開口を設
ける工程と、この開口に導電層を形成する工程とを具備
する半導体装置の製造方法である。
の拡散層や例えばシリコンゲートＭＯＳＩＣの場合シリ
コン多結晶層の大きさよりも開孔予定個所の１５大いさ
がマスク合わせ精度分だけ小さく設計される。このこと
は大規模集積回路の集積度を高密度化する際の制約とな
つている。もしもこのようなマスク合わせ精度分をゼロ
に、即ちコンタクトホールの開孔に際して既にウエフア
上に形成されて２０いるマスクパターンに対し結像用の
マスク合わせを不要に出来れば設計を甚だしく有利にす
る筈である。この発明はこのような要望にこたえ、マス
ク合わせ精度分を開孔面積を大にすることによυ不要２
５としてソース領域、ドレイン領域、ゲート電極領域の
コンタクトホールを開孔出来るように改良した半導体装
置の製造方法を提供するもので、すなわち半導体基板に
形成される能動領域の予定位置に酸化ケイ素層とこれに
積層する窒化ケイ素層と３０から成る仮マスク層を形成
する工程と、露出した前記半導体基板領域表面にフィー
ルド酸化ケイ素層とこれに隣接したホウ素ガラス層とか
ら成る複合分離層を形成する工程と、前記仮マスク層を
除去する工程と、前記フィールド酸化ケイ素層に接３５
する露出した前記能動領域表面の一部にソース領域及び
ドレイン領域を形成する工程と、この両領域間に跨ヤ酸
化物層及び多結晶ケイ素層の複合ゲート層を形成する工
程と、前記複合分離層の一部に多結晶ケイ素層を形成す
る工程と、前記半導体基板全面に酸化ケイ素層を形成す
る工程と、前記ソース領域、ドレイン領域ならびに複合
分離層に形成された多結晶ケイ素層に対応した開口を設
ける工程と、この開口に導電層を形成する工程とを具備
する半導体装置の製造方法である。
このようなこの発明の製造方法に｝いては、能動領域形
成及びコンタクトホール開孔の各工程で行う酸化ケイ素
層除去に際し複合分離層のマスク作用を利用する所から
フイールド酸化ケイ素層の極部的消失を防止出来る。こ
の結果ソース領域及びドレイン領域ではアルミニウム配
線がケイ素ウエフア一に短絡することを防止し、ケイ素
多結晶層とア゛ルミニウムとのコンタクト個所ではケイ
素多結晶層パターンの端部でのアルミニウム断線がさけ
られる。以下図面を参照してこの発明の実施例を詳細に
説明する。この発明の製造方法で工程順に得られる半成
品断面をイ図〜オ図、ヮ２図並びにヮ．図に示し完成品
断面を力図に示し、ワ、図はヮ２図、ヮ３図に対応する
上面図を示すものである。
成及びコンタクトホール開孔の各工程で行う酸化ケイ素
層除去に際し複合分離層のマスク作用を利用する所から
フイールド酸化ケイ素層の極部的消失を防止出来る。こ
の結果ソース領域及びドレイン領域ではアルミニウム配
線がケイ素ウエフア一に短絡することを防止し、ケイ素
多結晶層とア゛ルミニウムとのコンタクト個所ではケイ
素多結晶層パターンの端部でのアルミニウム断線がさけ
られる。以下図面を参照してこの発明の実施例を詳細に
説明する。この発明の製造方法で工程順に得られる半成
品断面をイ図〜オ図、ヮ２図並びにヮ．図に示し完成品
断面を力図に示し、ワ、図はヮ２図、ヮ３図に対応する
上面図を示すものである。
この例はｐチヤンネ）Ｌ′Ｓｉ−ゲートＭＯＳ電界効果
トランジスタとしたからイ図に示すように比抵抗４〜５
０Ｃｒ！１０ｎ＋型Ｓｉ（１１１）ウエフア一１を半導
体として選ぶ。次に口図に示すようにこのウエフア一の
表面に厚さ５００への酸化ケイ素層２を熱酸化法によつ
て形成し、ついでこの酸化ケイ素層上に厚さ１２００λ
の窒化ケイ素層３をモノシラン（ＳｉＨ４）とアンモニ
ア（ＮＨ３）とを用い例えば９００℃で気相成長形成す
る。次にフオトレジストを適用して、第一次写真触刻を
行う。この触刻ではフレオンガスによるプラズマエツチ
法を窒化ケイ素層に、又中性フツ化アンモニウム溶液を
酸化ケイ素層に適用する。この結果ハ図に示すように能
動領域形成予定予定半導体表面領域が残置された仮マス
ク層４で被覆され残部の半導体表面領域は露出すること
になる。次に二図に示すように仮マスク層をマスクとし
て露出せる残部表面領域に例えば１１００℃の水蒸気中
でケイ素を熱酸化することにより選択酸化してフイール
ド酸化ケイ素層５を厚さ１．５μ形成する。次にホ図に
示すように例えば臭化ホウ素（ＢＢｒ３）を拡散源とし
て１１００℃で２時間ホウ素を拡散することによつてホ
ウ素ガラス層６を厚さ１００Ａ程度フイールド酸化ケイ
素層に積層し複合分離層７を形成する。この時仮マスク
線の窒化ケイ素層へのホウ素ガラス被着は殆んど無視出
来る程度である。次にへ図に示すようにフレオンガスに
よるプラズマエツチ法によつて仮マスク層の上層の窒化
ケイ素層を溶除し更に中性フツ化アンモニウム溶液を用
いて卜図に示すように仮マスク層の下層の酸化ケイ素層
を除去して能動領域形成予定半導体表面領域を露出する
。次にチ図に示すように露出表面に乾燥酸素により熱酸
化する方法で厚さ１２００への酸化ケイ素層８を形成し
、この酸化ケイ素層８及び複合分離層７の両層上にモノ
シランの気相分解法を利用し凡そ７００℃で厚さ３００
０λの多結晶ケイ素層９をリ図に示すように堆積する。
次にフオトレジストを適用してこの多結晶ケイ素層につ
いて第二次写真蝕刻を行う。この蝕刻は、まず多結晶ケ
イ素層表面に例えば乾燥酸素中１１００℃に１０分の熱
酸化法によつて凡そ５００人の酸化ケイ素膜を形成し、
この酸化ケイ素膜を写真蝕刻して一部を残置しマスクに
あてて行う。この結果ヌ図に示すようにゲート酸化膜層
８Ｇとゲート用多結晶ケイ素層９Ｇとから成るゲート領
域層１０及び配線用多結晶ケイ素層９Ｌが設置される。
次に例えば臭化ホウ素を拡散源として１０５０℃に１０
分の拡散を行つてル図に示すようにｐ＋型ソース領域１
１並びにドレイン領域１２を約１μ形成してから、モノ
シランの酸化を利用した気相成長法により凡そ５００℃
に加熱し表面全体にオ図の酸化ケイ素被覆層１３を形成
する。この状態で第三次写真蝕刻を行い酸化ケイ素被覆
層１３の各一部を溶除してコンタクトホール１４Ｓ，１
４Ｄ，１４Ｌを１４Ｌを含む断面ワ２図並ぴに１４Ｓ，
１４Ｄを含む断面ワ．図に示すように開孔する。この溶
除は中性フツ化アンモニウム溶液によるが、開孔面積は
その巾を拡散層或いは多結晶ケイ素層の巾よりも大とす
ることが出来る。それ故この巾を通常のマスク合わせズ
レ以上を見込み大にとつておくことにより開孔はマスク
合わせ精度にか＼わりなく拡散層巾、多結晶ケイ素層の
巾に規定されることになる。従つて得られるコンタクト
はセルフアラインコンタクトと呼ばれてもよい。ワ，図
にこの工程で得られた半成品の上面図を示す。点線Ａは
ワ，図断面位置を、点線Ｂはワ３図断面位置を示す。こ
のあと全表面にアルミニウムを蒸着して第四次写真蝕刻
を行うと力図に示すようなアルミニウム電極１５Ｓ，１
５Ｄ，１５Ｌがそれぞれンース、ドレイン、ゲート各電
極として選択的に形成される。このようにこの発明にあ
つてはフイールド酸化ケイ素層とこれに積層されたホウ
素ガラス層とから成る複合分離層が形成されている為に
、第三次写真蝕刻に際し適用したフオトレジストに対す
るコンタクトホール位置結像用マスクのマスク合わせ精
度が低い場合でも、ホールはホウ素ガラス層の極めてお
そい蝕刻速度一酸化ケソ素層の約１／１０−にささえら
れこの複合分離層のマスク作用によりセルフアラインさ
れて開孔される。
トランジスタとしたからイ図に示すように比抵抗４〜５
０Ｃｒ！１０ｎ＋型Ｓｉ（１１１）ウエフア一１を半導
体として選ぶ。次に口図に示すようにこのウエフア一の
表面に厚さ５００への酸化ケイ素層２を熱酸化法によつ
て形成し、ついでこの酸化ケイ素層上に厚さ１２００λ
の窒化ケイ素層３をモノシラン（ＳｉＨ４）とアンモニ
ア（ＮＨ３）とを用い例えば９００℃で気相成長形成す
る。次にフオトレジストを適用して、第一次写真触刻を
行う。この触刻ではフレオンガスによるプラズマエツチ
法を窒化ケイ素層に、又中性フツ化アンモニウム溶液を
酸化ケイ素層に適用する。この結果ハ図に示すように能
動領域形成予定予定半導体表面領域が残置された仮マス
ク層４で被覆され残部の半導体表面領域は露出すること
になる。次に二図に示すように仮マスク層をマスクとし
て露出せる残部表面領域に例えば１１００℃の水蒸気中
でケイ素を熱酸化することにより選択酸化してフイール
ド酸化ケイ素層５を厚さ１．５μ形成する。次にホ図に
示すように例えば臭化ホウ素（ＢＢｒ３）を拡散源とし
て１１００℃で２時間ホウ素を拡散することによつてホ
ウ素ガラス層６を厚さ１００Ａ程度フイールド酸化ケイ
素層に積層し複合分離層７を形成する。この時仮マスク
線の窒化ケイ素層へのホウ素ガラス被着は殆んど無視出
来る程度である。次にへ図に示すようにフレオンガスに
よるプラズマエツチ法によつて仮マスク層の上層の窒化
ケイ素層を溶除し更に中性フツ化アンモニウム溶液を用
いて卜図に示すように仮マスク層の下層の酸化ケイ素層
を除去して能動領域形成予定半導体表面領域を露出する
。次にチ図に示すように露出表面に乾燥酸素により熱酸
化する方法で厚さ１２００への酸化ケイ素層８を形成し
、この酸化ケイ素層８及び複合分離層７の両層上にモノ
シランの気相分解法を利用し凡そ７００℃で厚さ３００
０λの多結晶ケイ素層９をリ図に示すように堆積する。
次にフオトレジストを適用してこの多結晶ケイ素層につ
いて第二次写真蝕刻を行う。この蝕刻は、まず多結晶ケ
イ素層表面に例えば乾燥酸素中１１００℃に１０分の熱
酸化法によつて凡そ５００人の酸化ケイ素膜を形成し、
この酸化ケイ素膜を写真蝕刻して一部を残置しマスクに
あてて行う。この結果ヌ図に示すようにゲート酸化膜層
８Ｇとゲート用多結晶ケイ素層９Ｇとから成るゲート領
域層１０及び配線用多結晶ケイ素層９Ｌが設置される。
次に例えば臭化ホウ素を拡散源として１０５０℃に１０
分の拡散を行つてル図に示すようにｐ＋型ソース領域１
１並びにドレイン領域１２を約１μ形成してから、モノ
シランの酸化を利用した気相成長法により凡そ５００℃
に加熱し表面全体にオ図の酸化ケイ素被覆層１３を形成
する。この状態で第三次写真蝕刻を行い酸化ケイ素被覆
層１３の各一部を溶除してコンタクトホール１４Ｓ，１
４Ｄ，１４Ｌを１４Ｌを含む断面ワ２図並ぴに１４Ｓ，
１４Ｄを含む断面ワ．図に示すように開孔する。この溶
除は中性フツ化アンモニウム溶液によるが、開孔面積は
その巾を拡散層或いは多結晶ケイ素層の巾よりも大とす
ることが出来る。それ故この巾を通常のマスク合わせズ
レ以上を見込み大にとつておくことにより開孔はマスク
合わせ精度にか＼わりなく拡散層巾、多結晶ケイ素層の
巾に規定されることになる。従つて得られるコンタクト
はセルフアラインコンタクトと呼ばれてもよい。ワ，図
にこの工程で得られた半成品の上面図を示す。点線Ａは
ワ，図断面位置を、点線Ｂはワ３図断面位置を示す。こ
のあと全表面にアルミニウムを蒸着して第四次写真蝕刻
を行うと力図に示すようなアルミニウム電極１５Ｓ，１
５Ｄ，１５Ｌがそれぞれンース、ドレイン、ゲート各電
極として選択的に形成される。このようにこの発明にあ
つてはフイールド酸化ケイ素層とこれに積層されたホウ
素ガラス層とから成る複合分離層が形成されている為に
、第三次写真蝕刻に際し適用したフオトレジストに対す
るコンタクトホール位置結像用マスクのマスク合わせ精
度が低い場合でも、ホールはホウ素ガラス層の極めてお
そい蝕刻速度一酸化ケソ素層の約１／１０−にささえら
れこの複合分離層のマスク作用によりセルフアラインさ
れて開孔される。
従つてコンタクトホールがソース領域又はドレイン領域
をはみ出して形成されることはない。ゲート用多結晶ケ
イ素層９Ｇは集積回路素子では電気信号の導電体として
役立ち、普通他の素子のソース領域或いはドレイン領域
に直接に叉はアルミニウム配線を介して間接に接続され
る。ワ，図では９Ｇは矢印を付された点線で示すように
電線用多結晶ケイ素層９Ｌに紙面の手前方向で接続して
フイールド酸化層上で終端している。こ＼にコンタクト
ホール１４Ｌが開孔されこの点でアルミニウム配線との
接続が行われるがこの場合コンタクトホール開孔が複合
分離層により制御され過蝕刻することがない。ホウ素ガ
ラス層を欠除する場合にはこのような効果は得られず、
上記第三次写真蝕刻に際し過蝕刻によつてフイールド酸
化ケイ素層の溶除を招きソース領域、ドレイン領域では
アルミニウム電極１５Ｓ，１５Ｄの半導体表面への短絡
を、又ゲート電極１５Ｌについては下地表面の段差を招
いてアルミニウム配線の段切れを招来する．この発明の
製造方法による場合にはフイールド酸化ケイ素層とこれ
に積層されたホウ素ガラス層とから成る複合分離層のセ
ルフアラインされるマスク作用によりコンタクトホール
位置結像用マスクのマスク合わせ精度を要しないですみ
、このためコンタクト用開孔部に対応する拡散層或いは
多結晶ケイ素層の形状を開孔面積より拡大する要がなく
て集積度の向上をはかることが出来る。
をはみ出して形成されることはない。ゲート用多結晶ケ
イ素層９Ｇは集積回路素子では電気信号の導電体として
役立ち、普通他の素子のソース領域或いはドレイン領域
に直接に叉はアルミニウム配線を介して間接に接続され
る。ワ，図では９Ｇは矢印を付された点線で示すように
電線用多結晶ケイ素層９Ｌに紙面の手前方向で接続して
フイールド酸化層上で終端している。こ＼にコンタクト
ホール１４Ｌが開孔されこの点でアルミニウム配線との
接続が行われるがこの場合コンタクトホール開孔が複合
分離層により制御され過蝕刻することがない。ホウ素ガ
ラス層を欠除する場合にはこのような効果は得られず、
上記第三次写真蝕刻に際し過蝕刻によつてフイールド酸
化ケイ素層の溶除を招きソース領域、ドレイン領域では
アルミニウム電極１５Ｓ，１５Ｄの半導体表面への短絡
を、又ゲート電極１５Ｌについては下地表面の段差を招
いてアルミニウム配線の段切れを招来する．この発明の
製造方法による場合にはフイールド酸化ケイ素層とこれ
に積層されたホウ素ガラス層とから成る複合分離層のセ
ルフアラインされるマスク作用によりコンタクトホール
位置結像用マスクのマスク合わせ精度を要しないですみ
、このためコンタクト用開孔部に対応する拡散層或いは
多結晶ケイ素層の形状を開孔面積より拡大する要がなく
て集積度の向上をはかることが出来る。
イ図〜オ図、ワ，図並びにワ．図はこの発明の工程順に
得られる半成品の、力図は完成品の各断面図であり、ワ
，図はワ，図並びにワ．図に対応する上面図であつて点
線Ａはワ，図断面位置を、点線Ｂはワ．図断面位置を、
又矢印を付された点線はゲート用多結晶ケイ素層と配線
用多結晶ケイ素層の接続を成すものである。 各図で１１・・・・・・ソース領域、１２・・・・・・
ドレイン領域、４・・・・・・仮マスク層、５・・・・
・・フイールド酸化ケイ素層、６・・・・・・ホウ素ガ
ラス層、７・・・・・・複合分離層、９Ｇ・・・・・・
ゲート用多結晶ケイ素層、９Ｌ・・・・・・配線用多結
晶ケイ素層。
得られる半成品の、力図は完成品の各断面図であり、ワ
，図はワ，図並びにワ．図に対応する上面図であつて点
線Ａはワ，図断面位置を、点線Ｂはワ．図断面位置を、
又矢印を付された点線はゲート用多結晶ケイ素層と配線
用多結晶ケイ素層の接続を成すものである。 各図で１１・・・・・・ソース領域、１２・・・・・・
ドレイン領域、４・・・・・・仮マスク層、５・・・・
・・フイールド酸化ケイ素層、６・・・・・・ホウ素ガ
ラス層、７・・・・・・複合分離層、９Ｇ・・・・・・
ゲート用多結晶ケイ素層、９Ｌ・・・・・・配線用多結
晶ケイ素層。
Claims (1)
- １ 半導体基板に形成され能動領域の予定位置に酸化ケ
イ素層とこれに積層する窒化ケイ素層とから成る仮マス
ク層を形成する工程と、露出した前記半導体基板領域表
面にフィールド酸化ケイ素層とこれに隣接したホウ素ガ
ラス層とから成る複合分離層を形成する工程と、前記仮
マスク層を除去する工程と、前記フィールド酸化ケイ素
層に接する露出した前記能動領域表面の一部にソース領
域およびドレイン領域を形成する工程と、この両領域間
に跨り酸化物層および多結晶ケイ素層の複合ゲート層を
形成する工程と、前記複合分離層の一部に多結晶ケイ素
層を形成する工程と、前記半導体基板全面に酸化ケイ素
層を形成する工程と、前記ソース領域、ドレイン領域な
らびに複合分離層に形成された多結晶ケイ素層に対応し
た開口を設ける工程と、この開口に導電層を形成する工
程とを具備することを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49066359A JPS5914901B2 (ja) | 1974-06-11 | 1974-06-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49066359A JPS5914901B2 (ja) | 1974-06-11 | 1974-06-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50159272A JPS50159272A (ja) | 1975-12-23 |
| JPS5914901B2 true JPS5914901B2 (ja) | 1984-04-06 |
Family
ID=13313569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49066359A Expired JPS5914901B2 (ja) | 1974-06-11 | 1974-06-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914901B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5078285A (ja) * | 1973-11-09 | 1975-06-26 |
-
1974
- 1974-06-11 JP JP49066359A patent/JPS5914901B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5078285A (ja) * | 1973-11-09 | 1975-06-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50159272A (ja) | 1975-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
| JPS5918874B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6039848A (ja) | 半導体装置の製造方法 | |
| JPS5914901B2 (ja) | 半導体装置の製造方法 | |
| JPH10340953A (ja) | 半導体装置 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| JPH08298314A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100273314B1 (ko) | 반도체 장치 제조방법 | |
| JPH01208831A (ja) | 半導体装置の製造方法 | |
| JPH0410662A (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH11145305A (ja) | 半導体装置の製造方法 | |
| JPH05136353A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06196553A (ja) | 半導体装置 | |
| JPS61224414A (ja) | 半導体装置の製造方法 | |
| JPH0542825B2 (ja) | ||
| JPS6161546B2 (ja) | ||
| JPH03175676A (ja) | 半導体装置 | |
| JPH09171974A (ja) | 半導体装置の製造方法 | |
| JPH04209543A (ja) | 半導体装置の製造方法 | |
| JPS6159664B2 (ja) | ||
| JPH05275620A (ja) | 半導体装置 | |
| JPH11177090A (ja) | 半導体装置及びその製造方法 |