JPH05275620A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【構成】 抵抗素子領域２３と高濃度領域２５とを有す
る多結晶シリコン膜１７と、抵抗素子領域上に設ける絶
縁膜１９と、高濃度領域上に設ける高融点金属あるいは
シリサイドからなる金属膜２７とを備え、高濃度領域と
金属膜とで配線金属を構成する。 【効果】 コンタクトホールとアルミ配線とを介さずに
抵抗素子領域と配線金属との接続を行うことが可能とな
り、抵抗素子の占有面積が小さくなり、半導体チップを
小型化することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の構造に関
し、とくに多結晶シリコン膜からなる抵抗素子と、高融
点金属あるいは高融点金属シリコン化合物であるシリサ
イドと多結晶シリコン膜との積層構造である、いわゆる
ポリサイド構造を有する配線金属やゲート電極の構造に
関する。

【０００２】

【従来の技術】多結晶シリコン膜からなる抵抗素子と、
ポリサイド構造を備える配線金属やゲート電極との製造
方法を図１２から図１７を用いて説明する。以下の説明
ではポリサイド構造を有するＭＯＳトランジスタを例に
して説明する。

【０００３】図１２から図１５はＭＯＳトランジスタの
断面構造と抵抗素子の短辺方向での断面構造を示す断面
図であり、図１６は抵抗素子の長辺方向での断面構造を
示す断面図であり、図１７は抵抗素子の平面形状を示す
平面図である。以下図１２から図１７を交互に用いて説
明する。

【０００４】まず図１２に示すように、半導体基板１１
の素子分離領域にフィールド酸化膜１３を形成する。そ
の後、素子領域にゲート絶縁膜１５を形成し、さらに配
線金属とゲート電極となる第１のゲート電極材料３７と
第２のゲート電極材料３９とを形成する。

【０００５】ここで第１のゲート電極材料３７として
は、不純物を導入して低抵抗化した多結晶シリコン膜を
用い、第２のゲート電極材料３９としては、高融点金属
あるいはシリサイドを用いる。配線金属やゲート電極を
ポリサイド構造にする理由は、配線抵抗値の低抵抗化を
図るためである。

【０００６】その後、ホトエッチング処理を行い、第１
のゲート電極材料３７と第２のゲート電極材料３９とか
らなるゲート電極２９と、図１６に示す配線金属３１と
を形成する。

【０００７】その後、ゲート電極２９の整合した領域の
半導体基板１１に、この半導体基板１１と逆導電型を有
する不純物を導入してソースドレイン領域３５を形成す
る。

【０００８】つぎに図１３に示すように、全面に酸化膜
４１を形成し、さらに抵抗素子を形成する多結晶シリコ
ン膜１７を形成する。さらにこの多結晶シリコン膜１７
に不純物を導入して、抵抗素子が所定の抵抗値になるよ
うに制御する。

【０００９】その後、抵抗素子を形成する領域上に感光
性材料４３をホトリソグラフィー技術により多結晶シリ
コン膜１７上に形成する。

【００１０】つぎに図１４に示すように、反応性イオン
エッチング法により、酸化膜４１をエッチングストッパ
ーとして用いて、多結晶シリコン膜１７をエッチングし
て抵抗素子領域２３を形成する。

【００１１】この多結晶シリコン膜１７のエッチングに
反応性イオンエッチング法を用いる理由は、エッチング
による多結晶シリコン膜１７のパターン精度を向上さ
せ、抵抗素子の抵抗値の制御性を良くするためである。

【００１２】この反応性イオンエッチング法において
は、ゲート電極２９の側壁部に多結晶シリコン膜１７か
らなるサイドウォール４９が形成される。このサイドウ
ォール４９が形成される理由を以下に記す。

【００１３】反応性イオンエッチング法においては、エ
ッチングに寄与するエッチング種は半導体基板１１表面
に対して垂直に入射する。したがってゲート電極２９側
壁部では、単位面積当たりのエッチング種の入射量が少
なく、エッチング速度が遅くなる。このため多結晶シリ
コン膜１７は、初期の形状が保たれたまま下方に平行移
動して、ゲート電極２９の側壁部にサイドウォール４９
が形成される。

【００１４】つぎに図１６に示すように、抵抗素子領域
２３の外部接続電極として高濃度領域２５を形成する。
この高濃度領域２５の形成は、高濃度領域２５を形成す
る領域が露出するように、感光性樹脂（図示せず）をパ
ターニングし、イオン注入法を用いて、不純物を多結晶
シリコン膜１７に導入することにより行う。

【００１５】つぎに図１５と図１６とに示すように、素
子間の短絡を引き起こすサイドウォール４９を除去後、
層間絶縁膜５１を形成する。

【００１６】その後、層間絶縁膜５１にコンタクトホー
ル４５を形成する。コンタクトホール４５は、ソースド
レイン領域３５上と、抵抗素子領域２３の高濃度領域２
５上と、配線金属３１上とに設ける。さらにその後、ア
ルミ配線４７を形成する。

【００１７】この結果、図１７の平面図に示すように、
抵抗素子領域２３の高濃度領域２５と配線金属３１と
は、コンタクトホール４５を介してアルミ配線４７によ
り接続する。

【００１８】

【発明が解決しようとする課題】図１２から図１７を用
いて説明した従来技術においては、多結晶シリコン膜の
形成を二度行っている。すなわちポリサイド構造からな
る配線金属３１やゲート電極２９の下層膜の多結晶シリ
コン膜の形成と、抵抗素子領域２３を形成するための多
結晶シリコン膜の形成をそれぞれ別工程で行っている。

【００１９】さらに抵抗素子領域２３と配線金属３１と
の接続は、コンタクトホール４５を介してアルミ配線４
７を用いて接続している。このため抵抗素子領域２３の
占有面積が大きくなる。

【００２０】本発明の目的は上記課題を解決して、多結
晶シリコン膜の形成を二度行うことなく抵抗素子と、ポ
リサイド構造を有する配線金属やゲート電極とを形成す
ることが可能な半導体装置の構造と、抵抗素子領域の占
有面積が小さな半導体装置を提供することである。

【００２１】

【課題を解決するための手段】上記目的を達成するため
に本発明においては、下記記載の構成を採用する。

【００２２】本発明の半導体装置は、抵抗素子領域と高
濃度領域とを有する多結晶シリコン膜と、抵抗素子領域
上に設ける絶縁膜と、高濃度領域上に設ける高融点金属
あるいはシリサイドからなる金属膜とを備え、高濃度領
域と金属膜とで配線金属を構成する。

【００２３】本発明の半導体装置は、抵抗素子領域と高
濃度領域とを有する多結晶シリコン膜と、高濃度領域上
に設ける高融点金属あるいはシリサイドからなる金属膜
とを備え、高濃度領域と金属膜とで配線金属を構成す
る。

【００２４】

【実施例】以下図面を用いて本発明の実施例を説明す
る。図１から図４は本発明における抵抗素子の短辺方向
での断面構造とＭＯＳトランジスタの断面構造とを示す
断面図であり、図５から図８は本発明における抵抗素子
の長辺方向での断面構造を示す断面図であり、図９は抵
抗素子の平面形状を示す平面図である。以下図１から図
９を交互に参照して説明する。

【００２５】まずはじめに図８と図９とを用いて、本発
明における半導体装置の構造を説明する。

【００２６】抵抗素子は半導体基板１１に形成したフィ
ールド酸化膜１３上に設ける。抵抗素子領域２３は、多
結晶シリコン膜１７に不純物を導入して構成し、この不
純物の導入量で抵抗値を制御する。

【００２７】抵抗素子領域２３の外部接続領域として、
多結晶シリコン膜１７に不純物を導入して高濃度領域２
５を設ける。

【００２８】さらに多結晶シリコン膜１７からなる高濃
度領域２５と、高融点金属あるいはシリサイドからなる
金属膜２７とで、配線金属２７とゲート電極（図示せ
ず）を構成する。

【００２９】すなわち図９の平面図に示すように、従来
必要であったコンタクトホールとアルミ配線とを設ける
ことなく、抵抗素子領域２３と配線金属３１との接続を
行っている。したがって抵抗素子領域２３の占有面積
を、従来より低減することが可能となる。

【００３０】つぎに図８と図９とを用いて説明した本発
明の構成を得るための製造方法を、図１から図８に基づ
いて説明する。

【００３１】まずはじめに図１と図５とに示すように、
導電型がＮ型の半導体基板１１の素子分離領域にフィー
ルド酸化膜１３を７００ｎｍの厚さで形成する。このフ
ィールド酸化膜１３の形成は、素子領域上に形成する窒
化シリコン膜を耐酸化膜として用いる選択酸化技術によ
り形成する。

【００３２】フィールド酸化膜１３を形成後、耐酸化膜
として用いた窒化シリコン膜を除去する。その後、酸化
処理を行い、素子領域に膜厚２５ｎｍのゲート絶縁膜１
５を形成する。

【００３３】その後、化学気相成長法により膜厚２００
ｎｍ程度の多結晶シリコン膜１７を形成する。

【００３４】さらにこの多結晶シリコン膜１７上に、酸
化シリコン膜からなる絶縁膜１９を厚さ５０ｎｍ形成す
る。この絶縁膜１９の形成方法は、化学気相成長法、あ
るいは多結晶シリコン膜を酸化して形成する。この絶縁
膜１９としては、酸化シリコン膜以外に、窒化シリコン
膜も適用可能である。

【００３５】その後、多結晶シリコン膜１７に、抵抗素
子の抵抗値制御のための不純物を導入する。この不純物
の多結晶シリコン膜１７への導入は、不純物としてたと
えばボロンをイオン注入法により導入することにより行
う。

【００３６】つぎに図２と図６とに示すように、抵抗素
子領域２３上に第１のホトレジスト２１を選択的に形成
する。この第１のホトレジスト２１の形成は、全面に回
転塗布法により感光性樹脂を形成し、所定のホトマスク
を用いて露光し、さらに現像処理を行う、いわゆるホト
リソグラフィー技術により行う。

【００３７】その後、第１のホトレジスト２１をイオン
注入の阻止膜として用い、抵抗素子領域２３以外の領域
に不純物をイオン注入法により導入して高濃度領域２５
を形成する。

【００３８】この高濃度領域２５は、たとえばボロンを
１×１０¹⁵ａｔｏｍｓ／ｃｍ² の条件で多結晶シリコン
膜１７に導入することにより形成する。

【００３９】その後、第１のホトレジスト２１をエッチ
ングマスクとして絶縁膜１９をエッチングして、絶縁膜
１９を抵抗素子領域２３上にのみ形成する。その後、第
１のホトレジスト２１を除去する。

【００４０】なお絶縁膜１９のエッチング工程と、高濃
度領域２５形成するためのイオン注入工程とは、工程順
序を変えても良い。

【００４１】つぎに図３と図７とに示すように、全面に
タングステンとシリコンとの化合物であるタングステン
シリサイドからなる金属膜２７を、２００ｎｍ程度の厚
さで形成する。このタングステンシリサイドからなる金
属膜２７の形成は、スパッタリング法により行う。

【００４２】その後、ホトリソグラフィー技術によりゲ
ート電極と配線金属との形成領域上に第２のホトレジス
ト３３を形成する。

【００４３】つぎに図４と図８とに示すように、第２の
ホトレジスト３３をエッチングマスクとして、金属膜２
７と多結晶シリコン膜１７の高濃度領域２５とをエッチ
ングして、ゲート電極２９と配線金属３１とをパターニ
ングする。

【００４４】金属膜２７と多結晶シリコン膜１７とのエ
ッチングは、反応性イオンエッチング法により行う。

【００４５】その後、抵抗素子領域２３上に感光性樹脂
（図示せず）を形成し、この感光性樹脂をイオン注入阻
止膜として用い、ゲート電極２９の整合した領域の半導
体基板１１に不純物を導入して、ソースドレイン領域３
５を形成する。

【００４６】その後は図示しないが、リンとボロンとを
含む酸化シリコン膜からなる層間絶縁膜を化学気相成長
法により形成し、さらにホトエッチング技術により層間
絶縁膜にコンタクトホールを形成し、さらにスパッタリ
ング法によりアルミニウムシリコン銅合金からなるアル
ミ配線を全面に形成し、さらにその後ホトエッチング技
術によりアルミ配線をパターニングして半導体装置を完
成する。

【００４７】この結果、抵抗素子の平面形状を示す図９
のように、抵抗素子領域２３と配線金属３１とは、コン
タクトホールを介さずに直接接続している。したがって
抵抗素子の占有面積が小さくなり、半導体チップを小型
化することができる。

【００４８】つぎに本発明の半導体装置における抵抗素
子の第２の実施例を、図１０を用いて説明する。図１０
は抵抗素子の長辺方向での断面構造を示す断面図であ
る。

【００４９】図１０に示す半導体装置においては、多結
晶シリコン膜１７からなる抵抗素子は、半導体基板１１
に形成したフィールド酸化膜１３上に設ける。

【００５０】抵抗素子領域２３は、多結晶シリコン膜１
７に不純物を導入して形成し、この不純物の導入量で抵
抗素子の抵抗値を制御する。

【００５１】抵抗素子領域２３の外部接続電極として、
多結晶シリコン膜１７に不純物を導入して高濃度領域２
５を設ける。

【００５２】この多結晶シリコン膜１７からなる高濃度
領域２５と、高融点金属膜あるいはシリサイドからなる
金属膜２７とで、配線金属３１を構成する。

【００５３】つぎにこの図１０に示す抵抗素子の製造方
法を簡単に説明する。

【００５４】図１０に示すように、半導体基板１１にフ
ィールド酸化膜１３を形成し、多結晶シリコン膜１７を
形成する。その後、抵抗素子の抵抗値制御のための不純
物をイオン注入法により多結晶シリコン膜１７に導入す
る。

【００５５】その後、抵抗素子領域２３上に形成したホ
トレジストをイオン注入の阻止膜として用いて、不純物
を多結晶シリコン膜１７に導入して高濃度領域２５を形
成する。

【００５６】その後、タングステンシリサイドからなる
金属膜２７をスパッタリング法により全面に形成し、ホ
トエッチング技術により金属膜２７をパターニングし
て、配線金属３１を形成する。すなわち抵抗素子領域２
３上の金属膜２７を除去する。

【００５７】なお以上の説明においては、抵抗素子領域
２３の不純物と、金属配線３１を構成する不純物とは、
導電型が同じ場合について説明したが、抵抗素子領域２
３と高濃度領域２５との不純物の導電型が異なるとき
は、以下に記すようにすればよい。これを図１１を用い
て説明する。

【００５８】すなわち抵抗素子領域２３の両端部の抵抗
素子領域２３と接する領域の第１の高濃度領域５３は、
抵抗素子領域２３の導電型と同じ不純物を導入する。そ
して抵抗素子領域２３とは第１の高濃度領域５３を介し
て離間している第２の抵抗素子領域５５は、抵抗素子領
域２３と逆導電型の不純物を導入すれば良い。

【００５９】すなわち金属膜２７に被覆された領域の多
結晶シリコン膜１７に、第１の高濃度領域５３と第２の
高濃度領域５５とからなるｐｎ接合が形成されても、金
属膜２７と多結晶シリコン膜１７とのオーミックコンタ
クトを取ることができる。

【００６０】以上の説明においては、ポリサイド構造を
備えるＭＯＳトランジスタを例に説明したが、ポリサイ
ド構造の配線金属を有するバイポーラトランジスタにお
いても、本発明は適用できる。

【００６１】

【発明の効果】以上の説明で明らかなように、本発明の
半導体装置においては、コンタクトホールとアルミ配線
とを介さずに抵抗素子領域と配線金属との接続を行うこ
とができる。このため、抵抗素子の占有面積が小さくな
り、半導体チップを小型化することが可能となる。

【００６２】さらに抵抗素子領域と配線金属とは、抵抗
素子を構成する多結晶シリコン膜からなる高濃度領域に
て接続しているので、両者の位置合わせの余裕度が高く
なり製造歩留りが向上するという効果を有する。

【００６３】さらに本発明の半導体装置の構成において
は、１回の多結晶シリコン膜の形成で抵抗素子とポリサ
イド構造を備える配線金属やゲート電極とを形成するこ
とが可能となる。

【００６４】さらに請求項１に記載の半導体装置におい
ては、抵抗素子領域上に絶縁膜を設けているので、製造
工程に起因する抵抗素子の抵抗値の変化を抑制すること
が可能となる。

【００６５】さらに素子間の短絡の原因となるサイドウ
ォールを除去する工程を行う必要もない。またさらに従
来は抵抗素子を形成する多結晶シリコン膜の下にエッチ
ングストッパーとしての役割の酸化膜を形成していた
が、本発明においては、酸化膜の形成を省略することが
できる。

【図面の簡単な説明】

【図１】本発明の半導体装置の構成を製造するための製
造方法を示す断面図である。

【図２】本発明の半導体装置の構成を製造するための製
造方法を示す断面図である。

【図３】本発明の半導体装置の構成を製造するための製
造方法を示す断面図である。

【図４】本発明の半導体装置の構成を製造するための製
造方法を示す断面図である。

【図５】本発明の半導体装置の構成を製造するための製
造方法を示す断面図である。

【図６】本発明の半導体装置の構成を製造するための製
造方法を示す断面図である。

【図７】本発明の半導体装置の構成を製造するための製
造方法を示す断面図である。

【図８】本発明の半導体装置の構成を製造するための製
造方法を示す断面図である。

【図９】本発明の半導体装置の構成を示す平面図であ
る。

【図１０】本発明の他の実施例における半導体装置の構
成を示す断面図である。

【図１１】本発明の他の実施例における半導体装置の構
成を示す断面図である。

【図１２】従来の半導体装置の製造方法を示す断面図で
ある。

【図１３】従来の半導体装置の製造方法を示す断面図で
ある。

【図１４】従来の半導体装置の製造方法を示す断面図で
ある。

【図１５】従来の半導体装置の製造方法を示す断面図で
ある。

【図１６】従来の半導体装置の構成を示す断面図であ
る。

【図１７】従来の半導体装置の製造方法を示す平面図で
ある。

【符号の説明】

１３ フィールド酸化膜 １７ 多結晶シリコン膜 １９ 絶縁膜 ２３ 抵抗素子領域 ２５ 高濃度領域 ２７ 金属膜 ３１ 配線金属

Claims (2)

【特許請求の範囲】
1. 【請求項１】 抵抗素子領域と高濃度領域とを有する多
   結晶シリコン膜と、抵抗素子領域上に設ける絶縁膜と、
   高濃度領域上に設ける高融点金属あるいはシリサイドか
   らなる金属膜とを備え、高濃度領域と金属膜とで配線金
   属を構成することを特徴とする半導体装置。
2. 【請求項２】 抵抗素子領域と高濃度領域とを有する多
   結晶シリコン膜と、高濃度領域上に設ける高融点金属あ
   るいはシリサイドからなる金属膜とを備え、高濃度領域
   と金属膜とで配線金属を構成することを特徴とする半導
   体装置。