JPH08148649A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08148649A JPH08148649A JP6283467A JP28346794A JPH08148649A JP H08148649 A JPH08148649 A JP H08148649A JP 6283467 A JP6283467 A JP 6283467A JP 28346794 A JP28346794 A JP 28346794A JP H08148649 A JPH08148649 A JP H08148649A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- forming
- insulating film
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Abstract
リコン抵抗素子とを含む半導体集積回路(IC)の製造
方法を提供することを目的とする。 【構成】 基板表面上に多結晶シリコン層16を被着
し、所望の抵抗値が得られるようにリンをイオン注入
後、その上にSiN膜17を被着する。次いで、SiN
膜17上にキャパシタ素子を形成するためのレジストパ
タ−ン18及び抵抗素子を形成するためのレジストパタ
−ン19を形成し、SiN膜17及び多結晶シリコン層
16を順次エッチングしてキャパシタ素子と抵抗素子を
形成する。
Description
に関し、特に、キャパシタ素子と抵抗素子とを含む半導
体集積回路(IC)の製造方法に関するものである。
i基板−シリコン酸化膜−上部電極からなるMOS構造
のものが通常用いられている。しかし、前記シリコン酸
化膜の誘電率は約3.8と小さく、単位面積当たりの容
量値を大きくするために誘電率が約7.8と大きいシリ
コン窒化(SiN)膜を用いたMIS型キャパシタ素子
が提案されている。また、抵抗素子として電圧依存性の
小さい多結晶シリコンを用いたものも広く使用されてい
る。
とを含むICの製造方法を、図8乃至図15より説明す
る。図8に示されるように、P型シリコン基板101に
下部電極となるN+領域102を形成した後、通常のL
OCOS技術を用いてフィールド酸化膜103を形成す
ると共に、キャパシタ形成領域104およびトランジス
タ形成領域(図示せず)を画成する。基板表面に薄い酸
化膜105を形成した後、フィールド酸化膜103を含
む基板表面上に多結晶シリコン層106を被着し、所望
の抵抗値が得られるように、該多結晶シリコン層106
に所定の不純物をイオン注入する(図9)。しかる後、
フィールド酸化膜103上の多結晶シリコン層106に
抵抗素子を形成するためのレジストパターン107を設
ける(図10)。
いて多結晶シリコン層106をエッチング後、レジスト
パタ−ン107を除去して抵抗素子108を形成する
(図11)。基板表面からN+領域102上の薄い酸化
膜105を選択的に除去後、基板表面上に前記した誘電
率の大きいSiN膜109を被着し(図12)、キャパ
シタ形成領域104にレジストパターン110を形成す
る(図13)。次いで、レジストパターン110をマス
クとしてSiN膜109を除去して、キャパシタ形成領
域104にキャパシタ素子の絶縁膜となるSiN膜11
1を形成する(図14)。抵抗素子108に酸化膜11
2を形成後、SiN膜111上に上部電極である多結晶
シリコン層113を通常の方法により形成してデバイス
を完成する(図15)。
は、抵抗素子108およびSiN膜111は別個の工程
により形成されるので、レジスト膜に対するパターニン
グ工程が増加する。また、抵抗素子108の表面は露出
しているので、基板101に対して例えば、ゲート酸化
膜を形成するような酸化処理をする際、抵抗素子108
の表面は酸化されてその層厚が変化し、抵抗値にバラツ
キが生じる。
至図19に示される方法も既に提案されている。まず、
図8に示されるような下部電極となるN+領域102
と、フィールド酸化膜103と、キャパシタ形成領域1
04とを有するP型シリコン基板101を用意する。基
板表面に薄い酸化膜105を形成し、N+領域102上
の薄い酸化膜105を選択的に除去した後、フィールド
酸化膜103を含む基板表面上に誘電率の大きいSiN
膜109を被着する(図16)。そのSiN膜109上
に多結晶シリコン層114を形成し、所望の抵抗値が得
られるように多結晶シリコン層114に所定の不純物を
イオン注入する(図17)。しかる後、キャパシタ形成
領域104にキャパシタ素子の上部電極を形成すると共
に、フィールド酸化膜103上に抵抗素子を形成するた
め、多結晶シリコン層114上にレジストパターン11
5および116をそれぞれ設ける(図18)。これらレ
ジストパターンをマスクとして多結晶シリコン層114
およびSiN膜109を同時にパターニングし、キャパ
シタ素子111、該キャパシタ素子111の上部電極1
17、抵抗素子118及びSiN膜109´とを形成す
る(図19)。
14およびSiN膜109は同時に除去され、レジスト
膜に対するパターニング工程は省略される。しかしなが
ら、キャパシタ素子における上部電極117と抵抗素子
118は同時に不純物が拡散されるため、抵抗値によっ
ては不純物濃度が比較的小さいので、上部電極117の
抵抗が大きくなる。逆に上部電極117の低抵抗化のた
め不純物濃度を大きくすると、イオン注入によりSiN
膜109は損傷を受けて誘電体絶縁膜としての信頼性が
失われてしまうと同時に、抵抗素子118の抵抗値も小
さくなり問題がある。また前述した方法と同様に、抵抗
素子118の表面は露出しているので、基板101に対
して例えば、ゲート酸化膜を形成するような酸化処理を
する際、前記抵抗素子118の表面は酸化されてその層
厚が変化し、抵抗値にバラツキが生じる。
した従来の欠点を解消したキャパシタ素子と抵抗素子と
を含む半導体集積回路(IC)の製造方法を提供するこ
とを目的とする。
の製造方法は、半導体基板上に形成された絶縁膜上に不
純物を含む多結晶シリコン層を形成する工程と、上記多
結晶シリコン層上にSiN膜を形成する工程と、上記S
iN膜上にキャパシタ素子および抵抗素子を形成するた
めのレジストパタ−ンを形成する工程と、上記レジスト
パタ−ンを用いて、上記SiN膜及び多結晶シリコン層
を順次パタ−ニングする工程を含む。
SiN膜は多結晶シリコン層上に形成される。従って、
多結晶シリコン層に不純物を添加する際に生じる恐れの
ある下地膜の損傷は、上記SiN膜に関係しない。つま
り、上記SiN膜の信頼性を損なうことがない。また、
抵抗素子となる多結晶シリコン層は、上記SiN膜によ
り被覆されているため、その後の酸化工程により層厚の
変化を招くことない。従って、抵抗素子の抵抗値のバラ
ツキを抑制することができる。
図6により説明する。まず、P型シリコン基板11に下
部電極となるN+領域12を形成した後、LOCOS技
術を用いてフィールド酸化膜13を形成すると共に、キ
ャパシタ形成領域14およびトランジスタ形成領域(図
示しない)を画成する(図1)。基板表面に薄い酸化膜
15を形成した後、N+領域12上の薄い酸化膜15を
選択的に除去する。その後、フィールド酸化膜13を含
む基板表面上に多結晶シリコン層16を約400nmの
厚さに被着し、所望の抵抗値が得られるように該多結晶
シリコン層16に所定の不純物、例えばリン或いはボロ
ンをイオン注入する(図2)。しかる後、多結晶シリコ
ン層16上に誘電率の大きいSiN膜17を約25nm
の厚さに被着する(図3)。
し、該レジストにリソグラフィ及びエッチングを施し
て、キャパシタ素子を形成するためのレジストパタ−ン
18及び抵抗素子を形成するためのレジストパタ−ン1
9を形成する(図4)。それらレジストパタ−ン18、
19をマスクに用いてSiN膜17及び多結晶シリコン
層16を順次エッチング後、レジストパタ−ン18、1
9を除去して、キャパシタ素子20及び多結晶シリコン
層16´とSiN膜17´及び抵抗素子21とを形成す
る(図5)。つぎに、例えばゲ−ト酸化を行った後、キ
ャパシタ素子20の上部電極となる多結晶シリコン層2
2をMOSのゲ−トと同時に形成する。なお、この間の
熱工程により多結晶シリコン層16は、その内部にN+
領域12から不純物が拡散し、低抵抗となる(図6)。
に、多結晶シリコン層16を基板11上に被着した後に
イオン注入しているが、多結晶シリコン層16を被着す
る際に添加することも可能である。またその後に抵抗素
子21となる部分のみにイオン注入して、抵抗値を調整
することも可能である。更に、抵抗素子21に不純物を
イオン注入して、抵抗値の調整をすることも可能であ
る。
抵抗素子21とを同時に形成するため、パタ−ニング工
程が1回であり加工工程を減らすことができる。また、
多結晶シリコン層16の表面を耐酸化性のあるSiN膜
17で被覆した後、パタ−ニング行い抵抗素子21を形
成するため、抵抗素子21の表面は、後の酸化工程例え
ばゲ−ト酸化膜形成工程において酸化されることがな
い。よって、抵抗素子21の膜厚の変化による抵抗値の
バラツキを抑えることができる。更に、本構造のキャパ
シタ素子20であれば、その下部に多結晶シリコン層1
6´が設けられているが、N+領域から多結晶シリコン
層16´に不純物が拡散されるため抵抗値を小さくする
ことができる。
照して説明する。但し、第1の実施例と異なる部分のみ
を説明する。同図によれば、シリコン基板11の表面に
選択的にフィ−ル酸化膜13を形成後、該フィ−ルド酸
化膜13上にキャパシタ素子を形成する。第1の実施例
ではN++領域12上にキャパシタ素子を形成してお
り、そのN+領域12をキャパシタ素子の下部電極とし
ている。本実施例では、多結晶シリコン層16´をキャ
パシタ素子の下部電極としている。
装置であっても、第1の実施例と同様にキャパシタ素子
と抵抗素子とを同時に形成すること可能であり、同様の
効果を得ることができる。
キャパシタ素子及び多結晶シリコン抵抗素子を精度よ
く、工程の増加させることなく形成することができる。
面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
る。
面図である。
面図である。
断面図である。
断面図である。
断面図である。
断面図である。
断面図である。
断面図である。
断面図である。
断面図である。
断面図である。
断面図である。
ールド酸化膜、14…キャパシタ形成領域、15…薄い
酸化膜、16…多結晶シリコン層、17…SiN膜、1
8,19…レジストパタ−ン、20…キャパシタ素子、
21…抵抗素子、22…多結晶シリコン層。
Claims (4)
- 【請求項1】 半導体基板上に形成された絶縁膜上に不
純物を含む多結晶シリコン層を形成する工程と、上記多
結晶シリコン層上に耐酸化性絶縁膜を形成する工程と、
上記耐酸化性絶縁膜上にキャパシタ素子および抵抗素子
を形成するためのレジストパタ−ンを形成する工程と、
上記レジストパタ−ンを用いて、上記耐酸化性絶縁膜及
び多結晶シリコン層を順次パタ−ニングする工程とを具
備することを特徴とする半導体装置の製造方法。 - 【請求項2】 上記耐酸化性絶縁膜は、SiN膜である
ことを特徴とする請求項1記載の半導体装置の製造方
法。 - 【請求項3】 上記多結晶シリコン層に含まれる不純物
は、イオン注入により添加されることを特徴とする請求
項1記載の半導体装置の製造方法。 - 【請求項4】 不純物拡散層を含む半導体基板上に該不
純物拡散層を露出するように選択的に絶縁膜を形成する
工程と、上記不純物拡散層及び上記絶縁膜を含む上記半
導体基板の全面に不純物を含む多結晶シリコン層を形成
する工程と、上記多結晶シリコン層上に耐酸化性絶縁膜
を形成する工程と、上記耐酸化性絶縁膜上にキャパシタ
素子および抵抗素子を形成するためのレジストパタ−ン
を形成する工程と、上記レジストパタ−ンを用いて、上
記耐酸化性絶縁膜及び多結晶シリコン層を順次パタ−ニ
ングする工程とを具備することを特徴とする半導体装置
の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28346794A JP3348997B2 (ja) | 1994-11-17 | 1994-11-17 | 半導体装置の製造方法 |
US08/867,897 US5759887A (en) | 1994-11-17 | 1997-06-03 | Semiconductor device and a method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28346794A JP3348997B2 (ja) | 1994-11-17 | 1994-11-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08148649A true JPH08148649A (ja) | 1996-06-07 |
JP3348997B2 JP3348997B2 (ja) | 2002-11-20 |
Family
ID=17665929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28346794A Expired - Fee Related JP3348997B2 (ja) | 1994-11-17 | 1994-11-17 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5759887A (ja) |
JP (1) | JP3348997B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6936520B2 (en) | 2002-10-31 | 2005-08-30 | Fujitsu Limited | Method for fabricating semiconductor device having gate electrode together with resistance element |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3415712B2 (ja) | 1995-09-19 | 2003-06-09 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JPH10303372A (ja) * | 1997-01-31 | 1998-11-13 | Sanyo Electric Co Ltd | 半導体集積回路およびその製造方法 |
US6114744A (en) * | 1997-03-14 | 2000-09-05 | Sanyo Electric Company | Semiconductor integration device and fabrication method of the same |
US5893731A (en) * | 1997-05-23 | 1999-04-13 | Industrial Technology Research Institute | Method for fabricating low cost integrated resistor capacitor combinations |
US5953599A (en) * | 1997-06-12 | 1999-09-14 | National Semiconductor Corporation | Method for forming low-voltage CMOS transistors with a thin layer of gate oxide and high-voltage CMOS transistors with a thick layer of gate oxide |
US5918119A (en) * | 1997-12-08 | 1999-06-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for integrating MOSFET devices, comprised of different gate insulator thicknesses, with a capacitor structure |
US6093585A (en) * | 1998-05-08 | 2000-07-25 | Lsi Logic Corporation | High voltage tolerant thin film transistor |
US6069063A (en) * | 1999-04-01 | 2000-05-30 | Taiwan Semiconductor Manufacturing Company | Method to form polysilicon resistors shielded from hydrogen intrusion |
TW411574B (en) * | 1999-06-09 | 2000-11-11 | Taiwan Semiconductor Mfg | Self-aligned etching process |
DE10032389A1 (de) * | 2000-07-06 | 2002-01-17 | Philips Corp Intellectual Pty | Empfänger mit Kapazitätsvariationsdiode |
US20050263813A1 (en) * | 2004-06-01 | 2005-12-01 | Ching-Huei Tsai | Capacitor on the semiconductor wafer |
JP5282387B2 (ja) * | 2007-10-11 | 2013-09-04 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3864817A (en) * | 1972-06-26 | 1975-02-11 | Sprague Electric Co | Method of making capacitor and resistor for monolithic integrated circuits |
US4419812A (en) * | 1982-08-23 | 1983-12-13 | Ncr Corporation | Method of fabricating an integrated circuit voltage multiplier containing a parallel plate capacitor |
US4577390A (en) * | 1983-02-23 | 1986-03-25 | Texas Instruments Incorporated | Fabrication of polysilicon to polysilicon capacitors with a composite dielectric layer |
US4502894A (en) * | 1983-08-12 | 1985-03-05 | Fairchild Camera & Instrument Corporation | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion |
JP2658570B2 (ja) * | 1990-02-28 | 1997-09-30 | 株式会社デンソー | 半導体装置及びその製造方法 |
DE4309898B4 (de) * | 1992-03-30 | 2005-11-03 | Rohm Co. Ltd. | Verfahren zur Herstellung eines Bipolartransistors mit einer Polysiliziumschicht zwischen einem Halbleiterbereich und einem Oberflächenelektrodenmetall |
JP2705476B2 (ja) * | 1992-08-07 | 1998-01-28 | ヤマハ株式会社 | 半導体装置の製造方法 |
US5470775A (en) * | 1993-11-09 | 1995-11-28 | Vlsi Technology, Inc. | Method of forming a polysilicon-on-silicide capacitor |
US5500387A (en) * | 1994-02-16 | 1996-03-19 | Texas Instruments Incorporated | Method of making high performance capacitors and/or resistors for integrated circuits |
JP2874550B2 (ja) * | 1994-04-21 | 1999-03-24 | 日本電気株式会社 | 半導体集積回路装置 |
-
1994
- 1994-11-17 JP JP28346794A patent/JP3348997B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-03 US US08/867,897 patent/US5759887A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6936520B2 (en) | 2002-10-31 | 2005-08-30 | Fujitsu Limited | Method for fabricating semiconductor device having gate electrode together with resistance element |
Also Published As
Publication number | Publication date |
---|---|
JP3348997B2 (ja) | 2002-11-20 |
US5759887A (en) | 1998-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6261915B1 (en) | Process of making polysilicon resistor | |
JP3348997B2 (ja) | 半導体装置の製造方法 | |
JPS6057952A (ja) | 半導体装置の製造方法 | |
JPH09289323A (ja) | 半導体装置の製造方法 | |
JPH0629317A (ja) | 半導体装置およびその製造方法 | |
JP3080400B2 (ja) | 半導体装置 | |
JPH10125864A (ja) | 半導体装置の製造方法 | |
JPS6113656A (ja) | 半導体装置の製造方法 | |
JPH05326841A (ja) | 半導体装置の製造方法 | |
KR100226791B1 (ko) | 반도체 소자의 제조 방법 | |
JPH04290273A (ja) | 窒化シリコンコンデンサの製造方法 | |
KR0157119B1 (ko) | 반도체 장치 및 그 제조방법 | |
JPH0582734A (ja) | Mos半導体装置の製造方法 | |
JPS63153862A (ja) | 半導体装置の製造方法 | |
JP2000188396A (ja) | 半導体装置の製造方法 | |
JP2674964B2 (ja) | 半導体装置の製造方法 | |
JPH0117256B2 (ja) | ||
JPH0794734A (ja) | 高耐圧トランジスタの製造方法 | |
JP2002043526A (ja) | 半導体装置の製造方法 | |
JPH02215152A (ja) | 半導体装置の製造方法 | |
JPH06181310A (ja) | 半導体装置の製造方法 | |
JPH05136353A (ja) | Mos型半導体装置の製造方法 | |
JPH09167840A (ja) | 半導体装置の製造方法 | |
JPS62269352A (ja) | 半導体装置の製造方法 | |
JPS61185974A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |