JPH09167840A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09167840A JPH09167840A JP7347815A JP34781595A JPH09167840A JP H09167840 A JPH09167840 A JP H09167840A JP 7347815 A JP7347815 A JP 7347815A JP 34781595 A JP34781595 A JP 34781595A JP H09167840 A JPH09167840 A JP H09167840A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- insulating film
- layer
- transistor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ドリフト拡散層の抵抗値のばらつきが小さく
て特性のばらつきが小さいトランジスタを含む半導体装
置を製造する。 【解決手段】 ＳｉＯ2 膜４１をエッチングして、ＬＤ
Ｄ構造のトランジスタのゲート電極であるポリサイド層
３４に、ＳｉＯ2 膜４１から成る側壁絶縁膜を形成する
際に、少なくともＮ- 拡散層３７のうちでドリフト拡散
層にすべき領域上にＳｉＯ2 膜４１を残す。このため、
側壁絶縁膜を形成しても、Ｎ- 拡散層３７のうちでドリ
フト拡散層にすべき領域がエッチングされなくて、ドリ
フト拡散層の深さが変動しない。
て特性のばらつきが小さいトランジスタを含む半導体装
置を製造する。 【解決手段】 ＳｉＯ2 膜４１をエッチングして、ＬＤ
Ｄ構造のトランジスタのゲート電極であるポリサイド層
３４に、ＳｉＯ2 膜４１から成る側壁絶縁膜を形成する
際に、少なくともＮ- 拡散層３７のうちでドリフト拡散
層にすべき領域上にＳｉＯ2 膜４１を残す。このため、
側壁絶縁膜を形成しても、Ｎ- 拡散層３７のうちでドリ
フト拡散層にすべき領域がエッチングされなくて、ドリ
フト拡散層の深さが変動しない。
Description
【０００１】
【発明の属する技術分野】本願の発明は、ＬＤＤ構造の
トランジスタとドレイン耐圧が通常よりも高いトランジ
スタとを含む半導体装置の製造方法に関するものであ
る。
トランジスタとドレイン耐圧が通常よりも高いトランジ
スタとを含む半導体装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】図３、４は、ＬＤＤ構造のトランジスタ
とドレイン耐圧が１０〜２０Ｖ程度と通常よりも高い中
耐圧のトランジスタとを含む半導体装置の製造方法の一
従来例を示している。但し、図３、４にはＬＤＤ構造の
トランジスタは図示されていない。この一従来例では、
図３（ａ）に示す様に、Ｓｉ基板１１の表面にＬＯＣＯ
Ｓ法でＳｉＯ2 膜１２を形成して素子分離領域を区画す
る。
とドレイン耐圧が１０〜２０Ｖ程度と通常よりも高い中
耐圧のトランジスタとを含む半導体装置の製造方法の一
従来例を示している。但し、図３、４にはＬＤＤ構造の
トランジスタは図示されていない。この一従来例では、
図３（ａ）に示す様に、Ｓｉ基板１１の表面にＬＯＣＯ
Ｓ法でＳｉＯ2 膜１２を形成して素子分離領域を区画す
る。
【０００３】そして、ＳｉＯ2 膜１２に囲まれている素
子活性領域の表面にゲート酸化膜としてのＳｉＯ2 膜１
３を形成し、ポリサイド層１４でゲート電極を形成す
る。なお、Ｓｉ基板１１としてＰ型の基板を用いるか、
Ｓｉ基板１１がＰ型でなければＰウェルを形成する。
子活性領域の表面にゲート酸化膜としてのＳｉＯ2 膜１
３を形成し、ポリサイド層１４でゲート電極を形成す
る。なお、Ｓｉ基板１１としてＰ型の基板を用いるか、
Ｓｉ基板１１がＰ型でなければＰウェルを形成する。
【０００４】次に、図３（ｂ）に示す様に、トランジス
タの形成領域以外の領域を覆うレジスト１５を形成し、
ポリサイド層１４、ＳｉＯ2 膜１２及びレジスト１５を
マスクにして、１×１０12〜１×１０13ｃｍ-2程度のド
ーズ量でＰ+ １６をＳｉ基板１１にイオン注入する。そ
して、図３（ｃ）に示す様に、レジスト１５を除去した
後にアニール処理を行って、Ｐ+ １６をイオン注入した
領域にＮ- 拡散層１７を形成する。
タの形成領域以外の領域を覆うレジスト１５を形成し、
ポリサイド層１４、ＳｉＯ2 膜１２及びレジスト１５を
マスクにして、１×１０12〜１×１０13ｃｍ-2程度のド
ーズ量でＰ+ １６をＳｉ基板１１にイオン注入する。そ
して、図３（ｃ）に示す様に、レジスト１５を除去した
後にアニール処理を行って、Ｐ+ １６をイオン注入した
領域にＮ- 拡散層１７を形成する。
【０００５】次に、図３（ｄ）に示す様に、ＳｉＯ2 膜
２１をＣＶＤ法で全面に堆積させる。そして、ＳｉＯ2
膜２１の全面をエッチバックすることによって、図４
（ａ）に示す様に、ＳｉＯ2 膜２１から成る側壁絶縁膜
をポリサイド層１４に形成する。なお、ＳｉＯ2 膜２１
から成る側壁絶縁膜は、ＬＤＤ構造のトランジスタのた
めのものであるが、中耐圧のトランジスタにも同時に形
成される。
２１をＣＶＤ法で全面に堆積させる。そして、ＳｉＯ2
膜２１の全面をエッチバックすることによって、図４
（ａ）に示す様に、ＳｉＯ2 膜２１から成る側壁絶縁膜
をポリサイド層１４に形成する。なお、ＳｉＯ2 膜２１
から成る側壁絶縁膜は、ＬＤＤ構造のトランジスタのた
めのものであるが、中耐圧のトランジスタにも同時に形
成される。
【０００６】次に、図４（ｂ）に示す様に、中耐圧のト
ランジスタにおけるドリフト拡散層の形成領域等を覆う
レジスト２２を形成し、このレジスト２２、ポリサイド
層１４及びＳｉＯ2 膜１２、２１をマスクにして、１×
１０15〜１×１０16ｃｍ-2程度のドーズ量でＡｓ+ ２３
をＳｉ基板１１にイオン注入する。
ランジスタにおけるドリフト拡散層の形成領域等を覆う
レジスト２２を形成し、このレジスト２２、ポリサイド
層１４及びＳｉＯ2 膜１２、２１をマスクにして、１×
１０15〜１×１０16ｃｍ-2程度のドーズ量でＡｓ+ ２３
をＳｉ基板１１にイオン注入する。
【０００７】次に、図４（ｃ）に示す様に、レジスト２
２を除去した後にアニール処理を行って、Ａｓ+ ２３を
イオン注入した領域にソース／ドレイン拡散層としての
Ｎ+拡散層２４を形成する。
２を除去した後にアニール処理を行って、Ａｓ+ ２３を
イオン注入した領域にソース／ドレイン拡散層としての
Ｎ+拡散層２４を形成する。
【０００８】この結果、ＬＤＤ構造のトランジスタで
は、ＳｉＯ2 膜２１下のＮ- 拡散層１７がＬＤＤ層にな
り、中耐圧のトランジスタでは、ポリサイド層１４とＮ
+ 拡散層２４との間にあってレジスト２２で覆われてい
たためにＡｓ+ ２３がイオン注入されなかった領域のＮ
- 拡散層１７がドリフト拡散層になる。
は、ＳｉＯ2 膜２１下のＮ- 拡散層１７がＬＤＤ層にな
り、中耐圧のトランジスタでは、ポリサイド層１４とＮ
+ 拡散層２４との間にあってレジスト２２で覆われてい
たためにＡｓ+ ２３がイオン注入されなかった領域のＮ
- 拡散層１７がドリフト拡散層になる。
【０００９】次に、図４（ｄ）に示す様に、層間絶縁膜
２５を形成し、Ｎ+ 拡散層２４に達するコンタクト孔２
６を層間絶縁膜２５に開孔し、コンタクト孔２６を介し
てＮ+ 拡散層２４に接続する金属配線２７を形成する。
そして、更に、表面保護膜（図示せず）等を形成して、
この半導体装置を完成させる。
２５を形成し、Ｎ+ 拡散層２４に達するコンタクト孔２
６を層間絶縁膜２５に開孔し、コンタクト孔２６を介し
てＮ+ 拡散層２４に接続する金属配線２７を形成する。
そして、更に、表面保護膜（図示せず）等を形成して、
この半導体装置を完成させる。
【００１０】
【発明が解決しようとする課題】ところが、以上の様な
一従来例では、ＬＤＤ構造のトランジスタのために、Ｓ
ｉＯ2 膜２１から成る側壁絶縁膜をポリサイド層１４に
形成するが、図４（ａ）からも明らかな様に、その際の
ＳｉＯ2 膜２１に対するオーバエッチングによって、Ｎ
- 拡散層１７がエッチングされる。
一従来例では、ＬＤＤ構造のトランジスタのために、Ｓ
ｉＯ2 膜２１から成る側壁絶縁膜をポリサイド層１４に
形成するが、図４（ａ）からも明らかな様に、その際の
ＳｉＯ2 膜２１に対するオーバエッチングによって、Ｎ
- 拡散層１７がエッチングされる。
【００１１】そして、このＮ- 拡散層１７からドリフト
拡散層が形成され、しかも、Ｎ- 拡散層１７のエッチン
グ量が一定ではないので、ドリフト拡散層の深さが変動
する。このため、上述の一従来例では、ドリフト拡散層
の抵抗値のばらつきが大きくて、特性のばらつきが大き
いトランジスタを含む半導体装置しか製造することがで
きなかった。
拡散層が形成され、しかも、Ｎ- 拡散層１７のエッチン
グ量が一定ではないので、ドリフト拡散層の深さが変動
する。このため、上述の一従来例では、ドリフト拡散層
の抵抗値のばらつきが大きくて、特性のばらつきが大き
いトランジスタを含む半導体装置しか製造することがで
きなかった。
【００１２】
【課題を解決するための手段】請求項１の半導体装置の
製造方法は、ゲート電極に側壁絶縁膜を有する第１のト
ランジスタと、前記側壁絶縁膜の幅よりも広い幅の相対
的に低濃度のドリフト拡散層と、相対的に高濃度のソー
ス／ドレイン拡散層とを有する第２のトランジスタとを
含む半導体装置の製造方法において、前記ゲート電極を
マスクにして相対的に低濃度の拡散層を形成する工程
と、前記相対的に低濃度の拡散層を形成した後に絶縁膜
を堆積させる工程と、前記絶縁膜から前記側壁絶縁膜を
形成すると共に、少なくとも前記相対的に低濃度の拡散
層のうちで前記ドリフト拡散層にすべき領域上に前記絶
縁膜を残す工程とを具備することを特徴としている。
製造方法は、ゲート電極に側壁絶縁膜を有する第１のト
ランジスタと、前記側壁絶縁膜の幅よりも広い幅の相対
的に低濃度のドリフト拡散層と、相対的に高濃度のソー
ス／ドレイン拡散層とを有する第２のトランジスタとを
含む半導体装置の製造方法において、前記ゲート電極を
マスクにして相対的に低濃度の拡散層を形成する工程
と、前記相対的に低濃度の拡散層を形成した後に絶縁膜
を堆積させる工程と、前記絶縁膜から前記側壁絶縁膜を
形成すると共に、少なくとも前記相対的に低濃度の拡散
層のうちで前記ドリフト拡散層にすべき領域上に前記絶
縁膜を残す工程とを具備することを特徴としている。
【００１３】請求項２の半導体装置の製造方法は、前記
ソース／ドレイン拡散層を形成するためのマスク層をマ
スクにして前記絶縁膜をエッチングすることによって、
前記絶縁膜から前記側壁絶縁膜を形成すると共に前記ド
リフト拡散層にすべき領域上に前記絶縁膜を残すことを
特徴としている。
ソース／ドレイン拡散層を形成するためのマスク層をマ
スクにして前記絶縁膜をエッチングすることによって、
前記絶縁膜から前記側壁絶縁膜を形成すると共に前記ド
リフト拡散層にすべき領域上に前記絶縁膜を残すことを
特徴としている。
【００１４】請求項１の半導体装置の製造方法では、絶
縁膜から側壁絶縁膜を形成する際に、相対的に低濃度の
拡散層のうちでドリフト拡散層にすべき領域上に絶縁膜
を残しているので、側壁絶縁膜を形成してもドリフト拡
散層にすべき領域がエッチングされなくてドリフト拡散
層の深さが変動しない。
縁膜から側壁絶縁膜を形成する際に、相対的に低濃度の
拡散層のうちでドリフト拡散層にすべき領域上に絶縁膜
を残しているので、側壁絶縁膜を形成してもドリフト拡
散層にすべき領域がエッチングされなくてドリフト拡散
層の深さが変動しない。
【００１５】請求項２の半導体装置の製造方法では、ソ
ース／ドレイン拡散層を形成するためのマスク層をマス
クにして絶縁膜をエッチングをすることによって、相対
的に低濃度の拡散層のうちでドリフト拡散層にすべき領
域上に絶縁膜を残しているので、新たなマスク層を形成
する必要がない。
ース／ドレイン拡散層を形成するためのマスク層をマス
クにして絶縁膜をエッチングをすることによって、相対
的に低濃度の拡散層のうちでドリフト拡散層にすべき領
域上に絶縁膜を残しているので、新たなマスク層を形成
する必要がない。
【００１６】
【発明の実施の形態】以下、ＬＤＤ構造のトランジスタ
とドレイン耐圧が１０〜２０Ｖ程度と通常よりも高い中
耐圧のトランジスタとを含む半導体装置の製造に適用し
た本願の発明の一具体例を、図１、２を参照しながら説
明する。なお、図１、２でもＬＤＤ構造のトランジスタ
は図示されていない。
とドレイン耐圧が１０〜２０Ｖ程度と通常よりも高い中
耐圧のトランジスタとを含む半導体装置の製造に適用し
た本願の発明の一具体例を、図１、２を参照しながら説
明する。なお、図１、２でもＬＤＤ構造のトランジスタ
は図示されていない。
【００１７】本具体例では、図１（ａ）に示す様に、Ｓ
ｉ基板３１の表面にＬＯＣＯＳ法でＳｉＯ2 膜３２を形
成して素子分離領域を区画する。そして、ＳｉＯ2 膜３
２に囲まれている素子活性領域の表面にゲート酸化膜と
してのＳｉＯ2 膜３３を形成し、ポリサイド層３４でゲ
ート電極を形成する。なお、Ｓｉ基板３１としてＰ型の
基板を用いるか、Ｓｉ基板３１がＰ型でなければＰウェ
ルを形成する。
ｉ基板３１の表面にＬＯＣＯＳ法でＳｉＯ2 膜３２を形
成して素子分離領域を区画する。そして、ＳｉＯ2 膜３
２に囲まれている素子活性領域の表面にゲート酸化膜と
してのＳｉＯ2 膜３３を形成し、ポリサイド層３４でゲ
ート電極を形成する。なお、Ｓｉ基板３１としてＰ型の
基板を用いるか、Ｓｉ基板３１がＰ型でなければＰウェ
ルを形成する。
【００１８】次に、図１（ｂ）に示す様に、トランジス
タの形成領域以外の領域を覆うレジスト３５を形成し、
ポリサイド層３４、ＳｉＯ2 膜３２及びレジスト３５を
マスクにして、１×１０12〜１×１０13ｃｍ-2程度のド
ーズ量でＰ+ ３６をＳｉ基板３１にイオン注入する。そ
して、図１（ｃ）に示す様に、レジスト３５を除去した
後にアニール処理を行って、Ｐ+ ３６をイオン注入した
領域にＮ- 拡散層３７を形成する。
タの形成領域以外の領域を覆うレジスト３５を形成し、
ポリサイド層３４、ＳｉＯ2 膜３２及びレジスト３５を
マスクにして、１×１０12〜１×１０13ｃｍ-2程度のド
ーズ量でＰ+ ３６をＳｉ基板３１にイオン注入する。そ
して、図１（ｃ）に示す様に、レジスト３５を除去した
後にアニール処理を行って、Ｐ+ ３６をイオン注入した
領域にＮ- 拡散層３７を形成する。
【００１９】次に、図１（ｄ）に示す様に、ＳｉＯ2 膜
４１をＣＶＤ法で全面に堆積させる。なお、ここまでの
工程は、図３、４に示した一従来例と実質的に同じであ
る。しかし、本具体例では、その後、図２（ａ）に示す
様に、中耐圧のトランジスタのドリフト拡散層の形成領
域等を覆うレジスト４２をフォトリソグラフィで形成
し、このレジスト４２をマスクにしてＳｉＯ2 膜４１を
エッチバックする。
４１をＣＶＤ法で全面に堆積させる。なお、ここまでの
工程は、図３、４に示した一従来例と実質的に同じであ
る。しかし、本具体例では、その後、図２（ａ）に示す
様に、中耐圧のトランジスタのドリフト拡散層の形成領
域等を覆うレジスト４２をフォトリソグラフィで形成
し、このレジスト４２をマスクにしてＳｉＯ2 膜４１を
エッチバックする。
【００２０】この結果、ＬＤＤ構造のトランジスタにお
けるポリサイド層３４の両側と中耐圧のトランジスタに
おけるポリサイド層３４のソース側とに、ＳｉＯ2 膜４
１から成る側壁絶縁膜が形成される。しかし、中耐圧の
トランジスタにおけるドリフト拡散層の形成領域つまり
ポリサイド層３４のドレイン側には、側壁絶縁膜が形成
されなくて、ＳｉＯ2 膜４１がそのまま残る。
けるポリサイド層３４の両側と中耐圧のトランジスタに
おけるポリサイド層３４のソース側とに、ＳｉＯ2 膜４
１から成る側壁絶縁膜が形成される。しかし、中耐圧の
トランジスタにおけるドリフト拡散層の形成領域つまり
ポリサイド層３４のドレイン側には、側壁絶縁膜が形成
されなくて、ＳｉＯ2 膜４１がそのまま残る。
【００２１】次に、図２（ｂ）に示す様に、レジスト４
２を残したまま、このレジスト４２、ポリサイド層３４
及びＳｉＯ2 膜３２、４１をマスクにして、１×１０15
〜１×１０16ｃｍ-2程度のドーズ量でＡｓ+ ４３をＳｉ
基板３１にイオン注入する。
２を残したまま、このレジスト４２、ポリサイド層３４
及びＳｉＯ2 膜３２、４１をマスクにして、１×１０15
〜１×１０16ｃｍ-2程度のドーズ量でＡｓ+ ４３をＳｉ
基板３１にイオン注入する。
【００２２】次に、図２（ｃ）に示す様に、レジスト４
２を除去した後にアニール処理を行って、Ａｓ+ ４３を
イオン注入した領域にソース／ドレイン拡散層としての
Ｎ+拡散層４４を形成する。
２を除去した後にアニール処理を行って、Ａｓ+ ４３を
イオン注入した領域にソース／ドレイン拡散層としての
Ｎ+拡散層４４を形成する。
【００２３】この結果、ＬＤＤ構造のトランジスタで
は、ＳｉＯ2 膜４１下のＮ- 拡散層３７がＬＤＤ層にな
り、中耐圧のトランジスタでは、ポリサイド層３４とＮ
+ 拡散層４４との間にあってレジスト４２で覆われてい
たためにＡｓ+ ４３がイオン注入されなかった領域のＮ
- 拡散層３７がドリフト拡散層になる。
は、ＳｉＯ2 膜４１下のＮ- 拡散層３７がＬＤＤ層にな
り、中耐圧のトランジスタでは、ポリサイド層３４とＮ
+ 拡散層４４との間にあってレジスト４２で覆われてい
たためにＡｓ+ ４３がイオン注入されなかった領域のＮ
- 拡散層３７がドリフト拡散層になる。
【００２４】次に、図２（ｄ）に示す様に、層間絶縁膜
４５を形成し、Ｎ+ 拡散層４４に達するコンタクト孔４
６を層間絶縁膜４５に開孔し、コンタクト孔４６を介し
てＮ+ 拡散層４４に接続する金属配線４７を形成する。
そして、更に、表面保護膜（図示せず）等を形成して、
この半導体装置を完成させる。
４５を形成し、Ｎ+ 拡散層４４に達するコンタクト孔４
６を層間絶縁膜４５に開孔し、コンタクト孔４６を介し
てＮ+ 拡散層４４に接続する金属配線４７を形成する。
そして、更に、表面保護膜（図示せず）等を形成して、
この半導体装置を完成させる。
【００２５】以上の様な具体例では、ＬＤＤ構造のトラ
ンジスタのために、ＳｉＯ2 膜４１から成る側壁絶縁膜
をポリサイド層３４に形成するが、図２（ａ）からも明
らかな様に、その際のＳｉＯ2 膜２１に対するオーバエ
ッチングによって、Ｎ- 拡散層３７のうちで露出してい
る領域がエッチングされる。
ンジスタのために、ＳｉＯ2 膜４１から成る側壁絶縁膜
をポリサイド層３４に形成するが、図２（ａ）からも明
らかな様に、その際のＳｉＯ2 膜２１に対するオーバエ
ッチングによって、Ｎ- 拡散層３７のうちで露出してい
る領域がエッチングされる。
【００２６】しかし、図２（ｃ）からも明らかな様に、
Ｎ- 拡散層３７がエッチングされた領域には後にＮ+ 拡
散層４４が形成され、一方、図２（ａ）からも明らかな
様に、Ｎ- 拡散層３７のうちでドリフト拡散層になる領
域はＳｉＯ2 膜４１及びレジスト４２に覆われていてエ
ッチングされない。従って、この具体例では、ドリフト
拡散層の深さが変動しなくて、ドリフト拡散層の抵抗値
のばらつきが小さい。
Ｎ- 拡散層３７がエッチングされた領域には後にＮ+ 拡
散層４４が形成され、一方、図２（ａ）からも明らかな
様に、Ｎ- 拡散層３７のうちでドリフト拡散層になる領
域はＳｉＯ2 膜４１及びレジスト４２に覆われていてエ
ッチングされない。従って、この具体例では、ドリフト
拡散層の深さが変動しなくて、ドリフト拡散層の抵抗値
のばらつきが小さい。
【００２７】しかも、上述の具体例では、Ａｓ+ ４３を
イオン注入する際のマスクにするレジスト４２をマスク
にしてＳｉＯ2 膜４１をエッチングをすることによっ
て、Ｎ- 拡散層３７のうちでドリフト拡散層にすべき領
域上にＳｉＯ2 膜４１を残しているので、新たなレジス
トを形成する必要がない。
イオン注入する際のマスクにするレジスト４２をマスク
にしてＳｉＯ2 膜４１をエッチングをすることによっ
て、Ｎ- 拡散層３７のうちでドリフト拡散層にすべき領
域上にＳｉＯ2 膜４１を残しているので、新たなレジス
トを形成する必要がない。
【００２８】なお、以上の具体例は、ＬＤＤ構造のトラ
ンジスタとドレイン耐圧が１０〜２０Ｖ程度である中耐
圧のトランジスタとを含む半導体装置の製造に本願の発
明を適用したものであるが、ＬＤＤ構造のトランジスタ
とドレイン耐圧が更に高い高耐圧のトランジスタとを含
む半導体装置の製造にも本願の発明を当然に適用するこ
とができる。
ンジスタとドレイン耐圧が１０〜２０Ｖ程度である中耐
圧のトランジスタとを含む半導体装置の製造に本願の発
明を適用したものであるが、ＬＤＤ構造のトランジスタ
とドレイン耐圧が更に高い高耐圧のトランジスタとを含
む半導体装置の製造にも本願の発明を当然に適用するこ
とができる。
【００２９】
【発明の効果】請求項１の半導体装置の製造方法では、
側壁絶縁膜を形成してもドリフト拡散層にすべき領域が
エッチングされなくてドリフト拡散層の深さが変動しな
いので、ドリフト拡散層の抵抗値のばらつきが小さくて
特性のばらつきが小さいトランジスタを含む半導体装置
を製造することができる。
側壁絶縁膜を形成してもドリフト拡散層にすべき領域が
エッチングされなくてドリフト拡散層の深さが変動しな
いので、ドリフト拡散層の抵抗値のばらつきが小さくて
特性のばらつきが小さいトランジスタを含む半導体装置
を製造することができる。
【００３０】請求項２の半導体装置の製造方法では、相
対的に低濃度の拡散層のうちでドリフト拡散層にすべき
領域上に絶縁膜を残すために新たなマスク層を形成する
必要がないので、製造コストを増大させることなく、ド
リフト拡散層の抵抗値のばらつきが小さくて特性のばら
つきが小さいトランジスタを含む半導体装置を製造する
ことができる。
対的に低濃度の拡散層のうちでドリフト拡散層にすべき
領域上に絶縁膜を残すために新たなマスク層を形成する
必要がないので、製造コストを増大させることなく、ド
リフト拡散層の抵抗値のばらつきが小さくて特性のばら
つきが小さいトランジスタを含む半導体装置を製造する
ことができる。
【図１】本願の発明の一具体例の前半の工程を示す側断
面図である。
面図である。
【図２】本願の発明の一具体例の後半の工程を示す側断
面図である。
面図である。
【図３】本願の発明の一従来例の前半の工程を示す側断
面図である。
面図である。
【図４】本願の発明の一従来例の後半の工程を示す側断
面図である。
面図である。
３４ ポリサイド層 ３７ Ｎ- 拡散層 ４１ ＳｉＯ2 膜 ４２ レジスト ４４ Ｎ+ 拡散層
Claims (2)
- 【請求項１】 ゲート電極に側壁絶縁膜を有する第１の
トランジスタと、 前記側壁絶縁膜の幅よりも広い幅の相対的に低濃度のド
リフト拡散層と、相対的に高濃度のソース／ドレイン拡
散層とを有する第２のトランジスタとを含む半導体装置
の製造方法において、 前記ゲート電極をマスクにして相対的に低濃度の拡散層
を形成する工程と、 前記相対的に低濃度の拡散層を形成した後に絶縁膜を堆
積させる工程と、 前記絶縁膜から前記側壁絶縁膜を形成すると共に、少な
くとも前記相対的に低濃度の拡散層のうちで前記ドリフ
ト拡散層にすべき領域上に前記絶縁膜を残す工程とを具
備することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記ソース／ドレイン拡散層を形成する
ためのマスク層をマスクにして前記絶縁膜をエッチング
することによって、前記絶縁膜から前記側壁絶縁膜を形
成すると共に前記ドリフト拡散層にすべき領域上に前記
絶縁膜を残すことを特徴とする請求項１記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7347815A JPH09167840A (ja) | 1995-12-15 | 1995-12-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7347815A JPH09167840A (ja) | 1995-12-15 | 1995-12-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09167840A true JPH09167840A (ja) | 1997-06-24 |
Family
ID=18392782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7347815A Pending JPH09167840A (ja) | 1995-12-15 | 1995-12-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09167840A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027714A (ja) * | 2005-07-13 | 2007-02-01 | Samsung Electronics Co Ltd | イメージセンサ及びその製造方法 |
-
1995
- 1995-12-15 JP JP7347815A patent/JPH09167840A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027714A (ja) * | 2005-07-13 | 2007-02-01 | Samsung Electronics Co Ltd | イメージセンサ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060216878A1 (en) | Method for fabricating semiconductor device | |
| JPH08250728A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH07240390A (ja) | 半導体装置の製造方法 | |
| JP2951893B2 (ja) | 半導体素子のトランジスター製造方法 | |
| US6221732B1 (en) | Method of producing semiconductor device | |
| JPH0348459A (ja) | 半導体装置及びその製造方法 | |
| US6383859B2 (en) | Method of forming semiconductor device including patterning lower electrode of capacitor and gate electrode of transistor with same resist | |
| JPH0629317A (ja) | 半導体装置およびその製造方法 | |
| JPH10144918A (ja) | 半導体装置及びその製造方法 | |
| JPH09167840A (ja) | 半導体装置の製造方法 | |
| JP3325717B2 (ja) | 半導体装置の製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JP3051445B2 (ja) | 半導体薄膜トランジスタおよびその製造方法 | |
| JPS60189237A (ja) | 半導体装置の製造方法 | |
| JPH05267324A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2002198437A (ja) | 半導体装置およびその製造方法 | |
| JPH07176606A (ja) | 半導体装置およびその製造方法 | |
| US6544852B1 (en) | Method of fabricating semiconductor device | |
| JPH01214057A (ja) | トランジスタの製法 | |
| JP3235091B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0582734A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP2001267558A (ja) | 半導体装置の製造方法 | |
| JPH05243564A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPH0722624A (ja) | 半導体素子およびその製造方法 | |
| JPH07202018A (ja) | 半導体記憶装置 |