JPS6032976B2 - 集積回路の製造方法 - Google Patents

集積回路の製造方法

Info

Publication number
JPS6032976B2
JPS6032976B2 JP13234377A JP13234377A JPS6032976B2 JP S6032976 B2 JPS6032976 B2 JP S6032976B2 JP 13234377 A JP13234377 A JP 13234377A JP 13234377 A JP13234377 A JP 13234377A JP S6032976 B2 JPS6032976 B2 JP S6032976B2
Authority
JP
Japan
Prior art keywords
layer
polycrystalline silicon
wiring
metal
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13234377A
Other languages
English (en)
Other versions
JPS5465490A (en
Inventor
弘樹 牟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP13234377A priority Critical patent/JPS6032976B2/ja
Publication of JPS5465490A publication Critical patent/JPS5465490A/ja
Publication of JPS6032976B2 publication Critical patent/JPS6032976B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は、集積回路に含まれる素子の例えばゲート電極
配線等の電極配線もしくは素子間配線またはそれら双方
の配線を多結晶シリコンの金属珪化物転換層をもって構
成した製造方法に関するものである。
年々集積回路の性能は向上し、集積度は増大する一方で
ある。
このような要求を満足するには、■素子性能を向上させ
その分素子寸法の微細化をはかる。■配線密度の増大を
はかる、そのためには配線幅、配線間隔を小さくする等
の技術の開発が行なわれねばならない。先づ上記■の素
子寸法の微細化をはかり、例えば短チャネル絶縁ゲート
型電界効果トランジスタM−OSTを実現しようとすれ
ば、従来の方法では次のような問題が発生する。
すなわち短チャネルM−OSTを実現するには1仏m幅
に近い微細パターンの形成が必要である。この場合従来
の方法だと、例えば多結晶シリコン膜の厚さが1.5山
m位のものを加工して1りmの配線幅のパターンを形成
しようとすると、加工の際のオーバーエッチ等を考慮し
て設計段階における寸法としては2〜2.5rm位の幅
広いパターンを用いなければならない。このことは仮に
加工後の寸法は充分に微細化されたとしても、設計段階
(マスク上)で微細線幅が用いられるようでなければ実
質的な高密度化にはならないと云うことである。この点
からも上記解決策■は解決策■と一体不可分のものであ
ることが判る。上記設計段階で微細線幅を用いて設計出
来るようにし実質的な高密度化を達成するには、加工に
おけるオーバーエッチングを極力少くしマスク上のパタ
ーン寸法が加工後にも再現されるようにすることが最も
重要である。
実際には配線層を形成する多結晶シリコン膜の厚さを極
力薄くし、加工によるパターン幅の狭まりを少〈するこ
とが必要であるが、この場合配線幅が微細になり厚さが
薄くなると、多結晶シリコン配線の抵抗が大き〈なり結
果として集積回路としての性能が低下することとなるの
がまず第1の問題である。第2に、従来行なわれている
絶縁ゲート電界効果トランジスタを含む集積回路MOS
ICの製造方法を例に考えてみれば、ゲート電極として
の多結晶シリコンに電極パターンを形成した後に基板と
は反対導電型不純物を高濃度に拡散してソースおよびド
レィン領域を形成するが、その時同時にゲート上の多結
晶シリコン電極およびその他の配線として用いる多結晶
シリコン層にも不純物の拡散を行い、多結晶シリコン層
の抵抗値を減少させていた。
この方法は、ゲート酸化膜の厚さが厚い場合(〜100
0A)にはほとんど問題がなく有効な方法であるが、し
かし微細パターンによる短チャネルMOSTの性能を向
上させるためにはスケールダウン則に従って従来のゲー
ト酸化膜の厚さが〜1000A位であったのを200〜
300A位まで薄くする必要があるので新らたな問題を
生じる。
即ち、このような構造で従来の方法によって多結晶シリ
コン層の抵抗を低下させるため高温拡散を行うと、ゲー
ト酸化膜の膜厚がうすいため多結晶シリコン層を透過し
た不純物がゲート酸化膜を通過してMOSTのチャネル
中へ拡散したり、酸化膜を通過しないまでも酸化膜中に
不純物がとりこまれたりして、MOSTの闇値電圧を変
動させ、その制御がきわめて難しくなるのである。また
スケールダウン別に従って素子寸法の微細化を進めてい
くと、例えば短チャネルMOSIQこおいてはソースド
レィンの拡散層の深さが0.5仏m以下ときわめて浅く
なるため、上記従来の方法によってソース、ドレィンの
拡散を行うと同時に多結晶シリコン層にも不純物の拡散
を行い抵抗を下げようとしても充分に抵抗が下らず数百
Q/口の高いシート抵抗値になり、集積回路の配線とし
て多結晶シリコン層を用いることに不都合が生じるのも
問題である。
本発明は、上記従来構造および従来方法による電極配線
もしくは素子間配線またはそれら双方の配線がもたらし
た諸欠点を除去し、加工後のパターン寸法がほぼマスク
寸法に一致し得るようにして実質的な高密度化の実を上
げ、しかも微細化に伴う配線抵抗の上昇をも押えてこの
面からも前記高密度化の実を上げるようにした、新規な
集積回路の構造およびその製造方法を提供するものであ
る。
本発明は、素子の電極配線もしくは素子間配線またはそ
れら双方の配線を多結晶シリコンの金属珪化物転換層で
構成することを特徴とする集積回路の製造方法を提供す
るものであり、配線もしくは素子間配線またはそれら双
方の配線を設けるべき積層位置に、比較的薄い多結晶シ
リコン層を基板全面に形成し、写真蝕刻法を用いてこの
多結晶シリコン層の例えばゲート電極等の電極配線形成
領域もしくは素子間配線形成領域またはそれら双方の形
成領域を除いて他の領域は写真蝕刻用レジストマスクで
覆い、更に高真空中で金属層を被着させ前記電極配線形
成領域もしくは素子間配線形成領域またはそれら双方の
形成城のみにこの金属層を残してその他の部分の金属層
は前記写真蝕刻用レジストマスクと共に除去し、続いて
熱処理して前記残した金属層の金属とその直下の多結晶
シリコン層の多結晶シリコンとを反応させて金属蓬化物
転換層を形成し、この金属珪化物と多結晶シリコンとの
選択腐蝕技術を用いて特に新らたな蝕刻マスクを設ける
ことなく金属珪化物転換層に覆われていない多結晶シリ
コン層部分のみを除去し、残った金属珪化物転換層の領
域を電極配線もしくは素子間配線またはそれら双方の配
線とすることを特徴とするものである。
以下、本発明を絶縁ゲート型電界効果トランジスタMO
STのゲート電極配線および素子間配線に適用した典型
例について、その局部のみを取り出し各部の縮尺は無視
し誇張して描いた概略断面図を工程の順を追って示しな
がら、より詳細に説明する。
第1図は、比抵抗数○伽のp型シリコン基板1を用いて
、従来のnチャネルMOSICの製造方法と同一工程で
、選択酸化法によってチャネルストッパとしてのp十層
2および厚いフィルド酸化膜3を形成した後、500A
以下の薄いゲート酸化膜4を形成し、つづいて全面に多
結晶シリコン層5をCVD法等によって付着させた段階
における概略断面を示したものである。
この後の工程に本発明の特徴がある。まず第2図に示す
如く、通常の写真蝕刻技術により、ゲート電極形成領域
60および配線形成領域70を関孔し、他の部分は写真
蝕刻用レジストの層8で覆い、つづいて高真空中にてP
t,Mo,Pd,Ni等の金属層9を1000〜200
0Aの厚さ付着させる。
続いて、例えばリフトオフ法によって、上記写真蝕刻用
レジスト層8上の金属層9の部分を写真蝕刻用レジスト
層8と共に除去すると、金属層9はゲート電極形成領域
60部分の61および素子間配線形成領域70部分の7
1のみを残した第3図の状態も得る。
この状態で熱処理し、金属層61および71の金属とそ
れに隣接する多結晶シリコン層5の多結晶シリコンとを
反応させ、本発明による配線の要部となる金属珪化物転
換層62および72を形成する。
この状態を示したのが第4図である。このとき、多結晶
シリコン層5の全厚を金属珪化物に転換させても一向に
かまわないが、出来得ればゲート酸化膜4およびフィー
ルド酸化膜3との間に数10△以上程度の多結晶シリコ
ン層を残す程度にする方が例えば接着性等の点からも望
ましい。次に、こうして得た本発明による配線の要部と
なる金属珪化物転換層62および72自体を蝕刻マスク
的に使用し、金属珪化物に対する蝕刻速度が小さく多結
晶シリコンに対する蝕刻速度か大きいような選択腐蝕法
を用いて金属珪化物転換層62および72に覆われてい
ない部分の多結晶シリコン層50を除去する。
ここで用いる選択腐蝕法としては、例えばCF4ガス等
を用いる所謂プラズマエッチング法に代表される乾式の
ものでもよいし、硝酸+弗酸系等の腐蝕液を用いる湿式
のものでもよい。第5図は、こうして得た状態を示すも
のであり、第3図、第4図、第5図の流れに本発明の特
徴と効果が端的に現われている。このような手段によっ
て初めて、マスク寸法とほぼ同一寸法のパターンで電極
配線もしくは素子間配線またはそれら双方の配線が可能
となるのであり、その結果として前記本発明の目的を満
足することとなるのである。
次いでMOSTのソースおよびドレィンを形成するが、
これには基板1と反対導電型を呈する不純物、もしnチ
ャネルMOSTならば例えばAs,P,Sb等の不純物
をイオン注入法によって添加するのが好都合である。
こうして得たのが第6図の状態であり、例えばソースと
する不純物添加領域10およびドレィンとする不純物添
加領域11が形成されている。この後の工程は通常のM
OSICの製造方法に準拠してさしたる不都合は生じな
い。
即ち、層間絶縁膜12の形成、コンタクトホール13の
形成、スルーホール14の形成と進め、AI等による接
続配線15を設けて素子間配線を完了して、目的とする
MOSICが一応完成する。この状態を示したのが第7
図である。以上説明した本発明の典型的な実施において
、付加的な工程を加えることは一向に構わない。
例えば、MOSTの閥値電圧を望みの値に調整するため
に、第1図においてゲート酸化膜4を形成した後に、こ
のゲート酸化膜4を通してイオン注入し、所謂チャネル
ドーブを行うことも良い結果が期待できる工夫である。
本発明の最たる効果は、金属と多結晶シリコンとを反応
させて金属珪化物転換層を形成して配線の要部とするこ
とであり、これを得るに多結晶シリコンと金属珪化物と
の選択腐蝕性を活用することによって、従来の製造方法
の諸欠点を見事に解決し、実質的な高密度化を極めて容
易に産業規模で実行し得る従来例を見ない高度な水準で
その製造方法を提供し得たことである。
即ち、典型的な従来例によれば、多結晶シリコン層その
ものを電極配線もしくは素子間配線またはそれらの双方
の配線とするため、多結晶シリコン層の一部を選択除去
してパターン化しながら残す必要があった。
このとき選択除去に要する蝕刻マスクとして写真蝕刻用
レジストもしくはシリコン酸化膜等々を用いるが、本来
除去しようとする部分と残そうとする部分とが同じ多結
晶シリコンである為、どうしてもオーバーエッチングを
避けることができなかったのである。しかし、本発明に
よって、残すべき電極配線もしくは素子間配線またはそ
れら双方の配線を形成する部分が金属珪化物転換層(必
ずしも全厚が金属珪化物に転換し尽すしている必要はな
い。
その例を第8図に示す。第8図の中で82,92は金属
珪化物転換層を示し、5は未反応残留多結晶シリコン層
を示す。)で構成されることとなった結果、本質的にこ
のオーバーエッチングは起り難いものとなり、加工の寸
法精度が格段に向上し、マスク寸法と加工結果である集
積回路構造体の寸法との転写精度が飛躍的に高くなり、
パターン線幅のみならずパターン間の間隔についてもl
Am以下程度の極めて微細な寸法が実現できるようにな
り、マスク設計に際して所謂余裕寸法を考慮しなくとも
よい所にまで技術水準が高められた。また第8図に示し
たような実施態様を用いても前記実施例中でのべた本特
許の有利な特徴を保持することはもちろんその他にも以
下に示すような有利条件を有することが出来る。すなわ
ち金属珪Z化物転換層の下層に多結晶シリコン層を残す
ことによってゲートの構造多結晶シリコン−Si02−
シリコン単結晶の構造となり、従来から実用的に高信頼
性が保証されている多結晶シリコンゲートMOSTの構
造が保持されているため信頼性および特性的に保証され
たものが得られる。また表面の珪化物転換層によってゲ
ート配線は低抵抗化される。例えば多結晶シリコン層3
000Aの厚さの抵抗は50〜1000/口であるがこ
うした多結晶シリコン層5の表面に約500△のPt,
Mo,Pd,Ni等の金属層61および71を付着し、
熱処理によって多結晶シリコン層の表面を珪化物に転換
すると、約1000△の金属珪化物転換層82および9
2が形成される。従って金属珪化物転換層の下には約2
500Aの多結晶シリコン層5が残ることとなる。この
ときこの二層構造によるゲート配線の抵抗は1〜20/
口となり大中な低抵抗化がなされ、多結晶シリコン層の
全層を金属珪化物に転換しなくとも充分実用的に有益で
あり集積回路としてのデバイスの特性を大中に向上させ
ることが出来る。本発明は、使用する写真蝕刻法の如何
にかかわらずその効果を発揮するが、遠紫外線露光、X
線露光、電子ビーム露光等々の超微細加工技術と併用す
るに至って、最もその効果を顕著に発揮する。
またその適用範囲は、絶縁ゲート型電界効果トランジス
タを含む集積回路に限られるものではなく、広く集積回
路に含まれる素子の電極配線もしくは素子間配線または
それら双方の配線に適用して卓効を得るものである。
【図面の簡単な説明】
第1図から第7図に至る7つの図は、本発明を実施した
典型的な一例であるMOSIQこついてその構造を説明
しつつ製造工程を追って示した要部の概略断面図である
。 第8図は、本発明の他の実施例で、前記実施例の第3図
から第4図に移る段階で多結晶シリコン層の表面層のみ
を金属珪化物に転換した場合を示す要部概略断面図であ
る。図中、1はシリコン基板、2はチャネルストツパ層
を、3はフィールド酸化膜を、4はゲート酸化膜を、5
は多結晶シリコン層を、6川まゲート電極形成領域を、
70Gま素子間配線形成領域を、61は60‘こ残留さ
せた金属層9の部分を、71は701こ残留させた金属
層9の部分を、62は5と61とが反応して形成された
金属珪化物転換層であり本発明を実施した電極配線の一
例となるものを、72は5と71とが反応して形成され
た金属珪化物転換層であり本発明を実施した素子間配線
の一例となるものを、8は写真蝕刻用レジストの層を、
10‘ま例えばソースとする不純物添加領域を、11は
例えばドレィンとする不純物添加領域を、12は層間絶
縁膜を、13はコンタクトホールを、14はスルホール
を、15は接続配線を、82および92は金属珪化物転
換層であり直下に残留させた多結晶シリコン層の一部分
5と共にそれぞれ前記62および72と同等の機能を果
すものを、それぞれ示す。オー図 オ2図 オ3図 オ4図 オ5図 才6図 オ7図 オ8図

Claims (1)

    【特許請求の範囲】
  1. 1 素子の電極配線もしくは素子間配線またはそれら双
    方の配線を設けるべき積層位置に多結晶シリコン層を形
    成し、しかる後写真蝕刻法を用いて電極配線形成領域も
    しくは素子間配線形成領域またはそれら双方の形成領域
    に相当する部位を除いて他の部分は写真蝕刻法レジスト
    の層で覆い、更に高真空中で金属層を被着させ前記電極
    配線形成領域もしくは素子間配線形成領域またはそれら
    双方の形成領域に相当する領域のみにこの金属層を残し
    てその他の部分の金属層は前記写真蝕刻法レジストの層
    と共に除去し、続いて熱処理して前記残した金属層の金
    属とその直下の多結晶シリコン層の多結晶シリコンとを
    反応させて金属珪化物転換層を形成し、この金属珪化物
    と多結晶シリコンとの腐蝕性の相違を利用して金属珪化
    物転換層に覆われていない多結晶シリコン層部分のみを
    選択的に除去し、残つた金属珪化物転換層の領域を電極
    配線もしくは素子間配線またはそれら双方の配線とする
    ことを特徴とした集積回路の製造方法。
JP13234377A 1977-11-02 1977-11-02 集積回路の製造方法 Expired JPS6032976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13234377A JPS6032976B2 (ja) 1977-11-02 1977-11-02 集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13234377A JPS6032976B2 (ja) 1977-11-02 1977-11-02 集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPS5465490A JPS5465490A (en) 1979-05-26
JPS6032976B2 true JPS6032976B2 (ja) 1985-07-31

Family

ID=15079111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13234377A Expired JPS6032976B2 (ja) 1977-11-02 1977-11-02 集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS6032976B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5780739A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof

Also Published As

Publication number Publication date
JPS5465490A (en) 1979-05-26

Similar Documents

Publication Publication Date Title
US4470189A (en) Process for making polycide structures
JP2662325B2 (ja) 電界効果型半導体素子の構造およびその製造方法
EP0046371B1 (en) Method of manufacturing a semiconductor device
JP3380086B2 (ja) 半導体装置の製造方法
JP3199847B2 (ja) 半導体装置およびその製造方法
JP3746907B2 (ja) 半導体装置の製造方法
JPH06163578A (ja) 接続孔形成法
JPH07142728A (ja) 半導体装置およびその製造方法
JP2544937B2 (ja) 半導体装置およびその製造方法
JPS6032976B2 (ja) 集積回路の製造方法
JPH06101475B2 (ja) 半導体装置の製造方法
JPH0563206A (ja) 不揮発性半導体記憶装置の製造方法
JPH08181223A (ja) 半導体装置の製造方法
JP3436315B2 (ja) Monos型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法
JP3196241B2 (ja) 半導体装置の製造方法
JP3363802B2 (ja) 半導体装置の製造方法
JPS6150398B2 (ja)
KR0123745B1 (ko) 반도체 장치의 콘택 형성방법
JPH03171671A (ja) 半導体装置及びその製造方法
JPS61224414A (ja) 半導体装置の製造方法
JP3161367B2 (ja) 半導体装置およびその製造方法
KR100215836B1 (ko) 반도체 소자의 제조방법
JP3009683B2 (ja) 半導体不揮発性記憶素子の製造方法
JP3192165B2 (ja) 半導体不揮発性記憶素子の製造方法
JP3333498B2 (ja) 半導体不揮発性記憶素子