JPS62501112A - 金属化被覆を有する半導体装置 - Google Patents

金属化被覆を有する半導体装置

Info

Publication number
JPS62501112A
JPS62501112A JP60504838A JP50483885A JPS62501112A JP S62501112 A JPS62501112 A JP S62501112A JP 60504838 A JP60504838 A JP 60504838A JP 50483885 A JP50483885 A JP 50483885A JP S62501112 A JPS62501112 A JP S62501112A
Authority
JP
Japan
Prior art keywords
semiconductor device
region
oxide
coating
metallized coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60504838A
Other languages
English (en)
Other versions
JP2583487B2 (ja
Inventor
コンツエルマン,ゲアハルト
ナーゲル,カール
Original Assignee
ロ−ベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ロ−ベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング filed Critical ロ−ベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
Publication of JPS62501112A publication Critical patent/JPS62501112A/ja
Application granted granted Critical
Publication of JP2583487B2 publication Critical patent/JP2583487B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 金属化被覆を有する半導体装置 公知技術水準 本発明は請求範囲第1項記載の種類に属する半導体装置から出発している。点火 トランジスタのような半導体装置は、しかしまた集積回路の過電圧保護回路もま たテスト時および一部は実際の使用時にも高い熱衝撃負荷にさらされるので、し ばらくするとその金属化部に破壊を生じることが多い。自動車の集積回路はたい てい、車載電源回路の過電圧から保護するため保護回路を有する。これらの回路 は比較的大きい面積を必要とし、物理的に可能な負荷容量の限界まで設計される 。熱衝撃負荷が頻繁なばあいにはこの回路部分に、たいていはアルミニウムから なる金属化被覆の破壊が起こることが多い。金属化度覆にはと、びとびに細かな き裂が確認でき、それらは金属化被覆fC断片的にしゃ断している。
本発明の利点 請求範囲第1項記載の特徴を有する本発明による半導体装置はそれに比して、金 属化被覆の領域の凹凸構造によって高い熱衝撃負荷のさいもき裂の発生を防ぐこ とができるという利点を有する。凹凸は酸化物のウェブまたは他の酸化物の構造 物として容易に作り出すことができる。それによって半導体装置の表面に生じる 凹凸の間隔は、これらの凹凸がないばあいに生じる゛ き裂の間隔よりも小さい 。凹凸構造の表面に施した金属化′:tl覆はそのばあい対応する凹凸金有し、 したがってこの金属化被覆はより高い機械的なせんi所応力および引・照り応力 に對えることができる。これらの機械的応力は当該の系を加熱したばあいシて起 こる。アルミニウムは線膨張係数がけい素の約5培の大きさだからである。本発 明にしたがって提案された凹凸によって当該導体路の領域に高い耐熱衝撃負荷特 性を得ることができる。対応する凹凸構造はたとえば、自動車の車載電源回路に 接続される半導体装置の高い負荷を受けるトランジスタの供給領域に存在する導 体路の領域に設けることができる。
この表面構造物は異る酸化物厚さによって作ることもでき、そのばあいはこの表 面構造物の領域にベースまたはエミッタまたはコレクタ領域の拡散を有する領域 を設けることができる。そのさい拡散の種類は、機能が中性の拡散が生じるよう に選択する。
所望構造をとくに合理的に形成するには、接触芯を腐食するだめのマスキングを 同時に金属化被覆の領域のけい素の腐食にいっしょに使用すればよい。
図面 本発明を図面に基づいて詳細に説明する。
第1図は半導体装置の一部の平面図を示し、第2a図および第6b図は金属化被 覆の領域の表面の複数の実施例を示す。
第1図に示す半導体装置は導体路として形成した複数の金属化被覆1,2.3お よび4を有し、それらのうち金属化被覆1の領域でのみ耐熱衝撃負荷特性を高く するため表面構造すなわち表面の凹凸付けは金属化被覆1の下に設けられている 。表面構造の輪郭はこの図では破線で示されている。表面の構造としてはたとえ ばウェブ5、はちの巣形構造6または格子構造7を設けることができる。金属化 被覆1はこれらの構造に密接しているので、その表面に少なくとも近似的には同 じ凹凸構造が生じる。
第1図に示す半導体装置ではエミッタ領域8が並んで存在し、それにより同様に 表面構造が生じる。これらのエミッタ領域を適切に分割することによって同様に その上方に存在する金属被覆の望みの高い耐熱衝撃負荷特性を得ることができる 。
金属化被覆2全高い耐熱衝撃負荷特性にさらしたばあいは、表面構造がないため そこにき裂9が発生することがあるであろ5゜ 第2a図から第6b図までに示した実施例はそれぞれ左側に表面構造のない公知 の半導体装置を、右側に表面構造を有する本発明による半導体装置を示す。
第2a図および第2b図に示す回路板はけい素基板10、埋込み層11、その上 に配設したエピタキシャル層12、ベース拡散領域13、エミッタ拡散領域14 、表面に設けられた酸化物15およびその上に設けられた金属化被覆1ないし2 から構成される。第2a図に示す金属化被覆は第1図に示す表面構造のない金属 化部に対応して参照数字2がつけである。それに対して第2b図に示す金属化被 覆1は表面構造を有し、それは半導体装置の表面に複数の酸化物ウェブ16によ って形成された表面構造に実質的に対応する、凹部17と凸部18は金属化部g 1の下に対応して凹凸構造の表面と共に、エネルギ衝突が起こり、その結果金属 化被覆1の領域に熱衝撃負荷が生じたばあい高温でもき裂が生じないことを保証 する。
第2b図では金属化被覆1はエミッタ拡散領域14の上方に位置し、それと金属 化被覆1は障壁層なしで接触している。そこで表面の厚さ変動は、エミッタ接触 芯を腐食により除去するさい接触芯マスクの構造によってこの領域に酸化物ウェ ブ16が残ることによって得られる。これらのウェブの幅および間隔は、エミッ タの電流密度が非常に高いばあいでさえエミッタ機能が損なわれないように容易 に調節することができる。
使用例に応じて、ウェブ幅すはたとえば4−50μmの範囲に設定することがで きる。そのさいウェブ間の間隔dは2’0−100μmの範囲(てすることがで きる。
厚さ変動も同様にBm範囲とし、また1μm以下にすることもできる。
第31図および第3b図では金属化被覆1,2はベース接続導体として使われて いる。第6b図でニー1:第2b図のばあいと同様に酸化物ウェブ19が設けら れている。第2b図および第3b1(でよる装置の組合せの:ゴあいには、端面 側で隣接するウェブ16および19を隙間をおいてずらして設けるのが有利なこ とがある。
第4a図および第4b図には厚いコレクタ20を有する装置が示されている。こ のばあいにも金属化被覆1の領域で表面構造が酸化物ウェブ21によって達成で きる。
第5b図の絶縁拡散領域22でも、このばあいには酸化物ウェブ23として示さ れている適切な酸化物構造によって相応する構造が得られる。絶縁拡散およびコ レクタ拡散は深く行われるので、このばあいは製造法に応じてすでに拡散窓に狭 いウェブを残すことができる。その上さらにペース、コレクタおよび絶縁の各拡 散領域ないしはそのいずれかの領域にエミッタ拡散領域を設けることによって段 を作ることができる。対応する方法でこの段は絶縁拡散およびコレクタ拡散の領 域でベース拡散によって行なうことができる。
第6a図および第6b図では金属化被覆1,2は連伏する酸化物15によってけ い素基板に対して絶縁されている。第6b図に示す酸化物15は厚さの段を有し 、それが金属化被覆1を形成するさい対応する凹凸構造を生じさせる。この厚さ の段24は、絶縁拡散領域22・■上方・つ領域にペース拡散領域13を、深く 拡散されたコレクタ領域20にエミッタ拡散領域14を設けることによって作る ことができる。エビタキシャネル、Δ12の非臨界領域にエミッタ拡散領域また はばあいによってはペース拡散領域も設けることができる。
チップの裏面は相応する方法で腐食;でよって凹凸構造を付けることができる。
これはウェファ−全体にわたって統一的な凹凸構造とすることができる。しかし 個々のチップにもそれぞれ相応する構造とすることもできる。
凹凸構造の表面を作るだめの凹凸の形成は接I!!!窓の腐食時または別個のホ トラックおよび腐食処理によって行なうことができる。そのさい接触思を腐食す るためのマスキングはけい素の腐食にもいっしょに使用することもできる。
FIG 2a FIC2b PC3ご FIC3b 、’、’G 6a 、ζlσ 6b 国 際 調 査 報 告 貴ニド肯EX=0″:p:@H,(7’l三し3Ji〜T:CNALSE、二三 〇Pミ9三=三CRτQQI

Claims (8)

    【特許請求の範囲】
  1. 1.その表面の少なくとも1つに導体路または接触面またはそれに類するものと して働く少なくとも1つの金属化被覆を有する半導体装置において、半導体装置 の金属化被覆(1)に面した表面に機能的に中性の凹凸が腐食により形成されて おり、それらの凹凸に対応する凹凸(18)および(17)を有する金属化被覆 (1)が密着していることを特徴とする半導体装置。
  2. 2.半導体装置がモノリシツク集積回路であり、その表面の金属化被覆(1)の 下に条片状、格子状またははちの巣状の誘電材料からなるウエブ(16)または 段(24)が設けられている請求範囲第1項記載の半導体装置。
  3. 3.金属化被覆(1)の下の少なくとも部分領域で酸化物(15)が異る酸化物 厚さを有する請求範囲第2項記載の半導体装置。
  4. 4.絶縁拡散領域(22)を有する表面領域の酸化物の異る厚さに付加的な拡散 された領域が対応している請求範囲第3項記載の半導体装置。
  5. 5.その下に厚いコレクタ領域(20)を有する表面領域にベース拡散領域(1 3)またはエミツタ拡散領域(14)を有する領域が設けられた請求範囲第4項 記載の半導体装置。
  6. 6.その下にベース拡散領域(13)を有する表面領域にエミツタ拡散領域が設 けられた請求範囲第4項記載の半導体装置。
  7. 7.凹部がけい素境界面に腐食されて形成されている請求範囲第1項から第6項 までのいずれか1項に記載の半導体装置。
  8. 8.ウエブ(16)として形成した凸部の幅(b)が4−50μmの範囲に、そ れら相互の間隔(a)が20−100μmの範囲にある請求範囲第1項から第7 項までのいずれか1項に記載の半導体装置。
JP60504838A 1984-11-30 1985-10-25 金属化被覆を有する半導体装置 Expired - Lifetime JP2583487B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3443771A DE3443771C2 (de) 1984-11-30 1984-11-30 Halbleiteranordnung mit Metallisierung
DE3443771.7 1984-11-30

Publications (2)

Publication Number Publication Date
JPS62501112A true JPS62501112A (ja) 1987-04-30
JP2583487B2 JP2583487B2 (ja) 1997-02-19

Family

ID=6251612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60504838A Expired - Lifetime JP2583487B2 (ja) 1984-11-30 1985-10-25 金属化被覆を有する半導体装置

Country Status (6)

Country Link
EP (1) EP0202254B1 (ja)
JP (1) JP2583487B2 (ja)
BR (1) BR8507084A (ja)
DE (2) DE3443771C2 (ja)
ES (1) ES8609817A1 (ja)
WO (1) WO1986003340A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013720A (en) * 1986-05-06 1991-05-07 Abbott Laboratories SAP-6-Val proteins and methods
DE4226429A1 (de) * 1992-08-10 1994-02-17 Bosch Gmbh Robert Halbleiteranordnung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5183275U (ja) * 1974-12-26 1976-07-03
JPS55138273A (en) * 1979-04-11 1980-10-28 Fujitsu Ltd Transistor
JPS57207353A (en) * 1981-06-16 1982-12-20 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit
JPS5878472A (ja) * 1981-11-04 1983-05-12 Nec Corp 半導体装置
JPS5984553A (ja) * 1982-11-08 1984-05-16 Fujitsu Ltd 半導体装置の製造方法
JPS59169154A (ja) * 1983-03-16 1984-09-25 Fujitsu Ltd 半導体装置の製造方法
JPS60160121A (ja) * 1984-01-30 1985-08-21 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0154685B1 (en) * 1980-01-25 1990-04-18 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS593968A (ja) * 1982-06-29 1984-01-10 Mitsubishi Electric Corp 半導体集積回路装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5183275U (ja) * 1974-12-26 1976-07-03
JPS55138273A (en) * 1979-04-11 1980-10-28 Fujitsu Ltd Transistor
JPS57207353A (en) * 1981-06-16 1982-12-20 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit
JPS5878472A (ja) * 1981-11-04 1983-05-12 Nec Corp 半導体装置
JPS5984553A (ja) * 1982-11-08 1984-05-16 Fujitsu Ltd 半導体装置の製造方法
JPS59169154A (ja) * 1983-03-16 1984-09-25 Fujitsu Ltd 半導体装置の製造方法
JPS60160121A (ja) * 1984-01-30 1985-08-21 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
BR8507084A (pt) 1987-03-31
DE3578268D1 (de) 1990-07-19
EP0202254B1 (de) 1990-06-13
DE3443771A1 (de) 1986-06-05
DE3443771C2 (de) 1994-05-26
WO1986003340A1 (en) 1986-06-05
ES8609817A1 (es) 1986-07-16
JP2583487B2 (ja) 1997-02-19
EP0202254A1 (de) 1986-11-26
ES549433A0 (es) 1986-07-16

Similar Documents

Publication Publication Date Title
JP3512977B2 (ja) 高信頼性半導体用基板
US7910952B2 (en) Power semiconductor arrangement
EP0285074B1 (en) Pressure-contact type semiconductor device
JPH0578183B2 (ja)
JPH0777246B2 (ja) セラミックス回路基板
RU2678509C1 (ru) Полупроводниковое устройство и способ изготовления полупроводникового устройства
CA1261975A (en) Solder joint
EP0667736A1 (en) Laminar board for the production of printed circuits, printed circuit made with the said board, and method for its fabrication
TW377494B (en) Semiconductor integrated circuit and the manufacturing method for adjacent regions with different interconnecting layers
JPS62501112A (ja) 金属化被覆を有する半導体装置
US3273029A (en) Method of attaching leads to a semiconductor body and the article formed thereby
JPH06152172A (ja) ヒートパイプ埋込み回路基板
JP3173045B2 (ja) 半導体装置
US5298462A (en) Method of making metallization for semiconductor device
JPH02191390A (ja) 構成部品を電気的に絶縁して配置する支持体
JP2661230B2 (ja) 混成集積回路装置
JPH0778818A (ja) 半導体装置
JPH01120886A (ja) セラミツク基板
JPH0636592Y2 (ja) 混成集積回路装置
JPS6431444A (en) Porcelain substrate for surface mounting
JPH0670279U (ja) ハイブリッドic
JPH01255235A (ja) 半導体装置
JP2004087804A (ja) 低膨張板及びその製造方法並びに低膨張板を用いた半導体装置
GB2287131A (en) Direct copper bonded substrates
JPS5868033U (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term