RU2678509C1 - Полупроводниковое устройство и способ изготовления полупроводникового устройства - Google Patents

Полупроводниковое устройство и способ изготовления полупроводникового устройства Download PDF

Info

Publication number
RU2678509C1
RU2678509C1 RU2017145049A RU2017145049A RU2678509C1 RU 2678509 C1 RU2678509 C1 RU 2678509C1 RU 2017145049 A RU2017145049 A RU 2017145049A RU 2017145049 A RU2017145049 A RU 2017145049A RU 2678509 C1 RU2678509 C1 RU 2678509C1
Authority
RU
Russia
Prior art keywords
semiconductor chip
conductive paste
recess
electrode plate
outer peripheral
Prior art date
Application number
RU2017145049A
Other languages
English (en)
Inventor
Акинори САКАКИБАРА
Original Assignee
Тойота Дзидося Кабусики Кайся
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Тойота Дзидося Кабусики Кайся filed Critical Тойота Дзидося Кабусики Кайся
Application granted granted Critical
Publication of RU2678509C1 publication Critical patent/RU2678509C1/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32111—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/7531—Shape of other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75705—Mechanical holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Способ изготовления полупроводникового устройства включает в себя нанесение проводящей пасты, содержащей металлические частицы, на заданную область в электродной пластине, включающей в себя выемку на поверхности электродной пластины, причем заданная область находится рядом с выемкой, размещение полупроводниковой микросхемы на проводящей пасте так, чтобы внешний периферийный край полупроводниковой микросхемы располагался над выемкой, размещение оправки в положении над выемкой и вблизи внешнего периферийного края полупроводниковой микросхемы с обеспечением зазора между оправкой и внешней периферийной частью электродной пластины, которая представляет собой часть, расположенную дальше во внешней периферийной стороне, чем выемка, и затвердевание проводящей пасты путем нагревания проводящей пасты при приложении давления к полупроводниковой микросхеме в направлении электродной пластины. Изобретение обеспечивает снижение теплового напряжения, действующего вблизи внешнего периферийного края полупроводниковой микросхемы. 1 з.п. ф-лы, 9 ил.

Description

Предпосылки создания изобретения
1. Область техники, к которой относится изобретение
[0001] Технология, раскрываемая в настоящем изобретении, относится к полупроводниковому устройству и способу изготовления полупроводникового устройства.
2. Описание предшествующего уровня техники
[0002] В публикации японской патентной заявки №2016-115865 раскрыта технология соединения полупроводниковой микросхемы и электродной пластины. Согласно этой технологии, на поверхность электродной пластины наносят проводящую пасту, содержащую металлические частицы, и на эту проводящую пасту помещают полупроводниковую микросхему. После этого обеспечивают затвердевание проводящей пасты путем ее нагревания с приложением давления к полупроводниковой микросхеме в направлении электродной пластины. Таким образом, полупроводниковая микросхема и электродная пластина соединяются вместе посредством соединительного слоя, который образуется при затвердевании проводящей пасты.
Сущность изобретения
[0003] Чтобы объединить полупроводниковую микросхему и электродную пластину с помощью проводящей пасты, необходимо нагреть проводящую пасту при приложении давления к проводящей пасте между полупроводниковой микросхемой и электродной пластиной. Когда проводящая паста нагревается и затвердевает, соединительный слой соединяется с полупроводниковой микросхемой и электродной пластиной. После этого, когда полупроводниковая микросхема, соединительный слой и электродная пластина возвращаются к комнатной температуре, эти компоненты сжимаются при понижении температуры. Во время этого процесса высокое тепловое напряжение воздействует на полупроводниковую микросхему из-за разницы в коэффициенте линейного расширения между полупроводниковой микросхемой и соединительным слоем. В частности, высокое тепловое напряжение действует вблизи внешнего периферийного края полупроводниковой микросхемы. Это тепловое напряжение, воздействующее на полупроводниковую микросхему, влияет на надежность полупроводниковой микросхемы. В настоящем изобретении предлагается технология снижения теплового напряжения, действующего вблизи внешнего периферийного края полупроводниковой микросхемы, в то время как электродная пластина и полупроводниковая микросхема соединены вместе проводящей пастой.
[0004] Первым объектом настоящего изобретения является способ изготовления полупроводникового устройства. Способ изготовления полупроводникового устройства включает в себя нанесение проводящей пасты, содержащей металлические частицы, на заданную область в электродной пластине, содержащей выемку на поверхности электродной пластины, причем заданная область примыкает к выемке. Способ изготовления полупроводникового устройства включает в себя размещение полупроводниковой микросхемы на проводящей пасте таким образом, чтобы внешний периферийный край полупроводниковой микросхемы располагался над выемкой. Способ изготовления полупроводникового устройства включает в себя затвердевание проводящей пасты путем нагревания проводящей пасты при приложении давления к полупроводниковой микросхеме в направлении электродной пластины.
[0005] Когда к полупроводниковой микросхеме прилагается давление в направлении электродной пластины на этапе затвердевания, часть проводящей пасты, зажатой между полупроводниковой микросхемой и электродной пластиной, вытекает к выемке. Вытекшая проводящая паста входит в контакт с частью полупроводниковой микросхемы вблизи внешнего периферийного края и с внутренней поверхностью выемки. При нагревании и отвердении проводящая паста образует соединительный слой, в котором металлические частицы соединяются друг с другом. Проводящая паста между заданной областью и полупроводниковой микросхемой затвердевает под высоким давлением. Таким образом, проводящая паста между заданной областью и полупроводниковой микросхемой затвердевает и образует низкопористый соединительный слой. Заданная область и полупроводниковая микросхема прочно соединяются вместе этим низкопористым соединительным слоем. С другой стороны, такое высокое давление не прикладывается к проводящей пасте между выемкой и полупроводниковой микросхемой. Поэтому проводящая паста между выемкой и полупроводниковой микросхемой затвердевает и образует высокопористый соединительный слой. Выемка и полупроводниковая микросхема соединяются вместе этим высокопористым соединительным слоем. Когда полупроводниковая микросхема, соединительный слой и электродная пластина возвращаются к комнатной температуре после затвердевания проводящей пасты, тепловое напряжение воздействует на полупроводниковую микросхему. Как описано выше, часть соединительного слоя, которая соединена с областью внешнего периферийного края полупроводниковой микросхемы, имеет высокую пористость. Поэтому эта часть соединительного слоя способна деформироваться в соответствии с тепловым напряжением. Таким образом, тепловое напряжение, возникающее вблизи внешнего периферийного края полупроводниковой микросхемы, снимается. Как было описано выше, в соответствии с этим способом изготовления, тепловое напряжение, возникающее вблизи внешнего периферийного края полупроводниковой микросхемы, может быть уменьшено.
[0006] В соответствии с вышеуказанным объектом, проводящая паста может не быть нанесена на нижнюю поверхность выемки на этапе нанесения проводящей пасты, и проводящая паста, вытекшая из заданной области в выемку, может соприкасаться с нижней поверхностью выемки на этапе затвердевания проводящей пасты.
[0007] В соответствии с этим объектом, поверхность части соединительного слоя, которая примыкает к внешнему периферийному краю полупроводниковой микросхемы, принимает форму, наклоненную относительно нижней поверхности полупроводниковой микросхемы так, чтобы смещаться в сторону нижней поверхности выемки с удалением от заданной области. Таким образом, трещины возникают в соединительном слое с меньшей вероятностью.
[0008] Согласно вышеуказанному объекту, в положении над выемкой и вблизи внешнего периферийного края полупроводниковой микросхемы может быть расположена оправка.
[0009] В соответствии с этим объектом, можно предотвратить набухание проводящей пасты вверх.
[0010] Второй объект настоящего изобретения относится к полупроводниковому устройству. Полупроводниковое устройство содержит электродную пластину, включающую в себя выемку и заданную область, примыкающую к выемке, причем выемка находится на поверхности электродной пластины. Полупроводниковое устройство включает в себя соединительный слой, который образован из металла и который покрывает область, включающую в себя заданную область и выемку. Полупроводниковое устройство содержит полупроводниковую микросхему, расположенную так, что она обращена к заданной области и выемке, причем полупроводниковая микросхема соединена с соединительным слоем над заданной областью и выемкой, и внешний периферийный край полупроводниковой микросхемы расположен над выемкой. Пористость соединительного слоя в выемке выше, чем пористость соединительного слоя в заданной области.
[0011] Согласно этому объекту, соединительный слой, который соединяет внешний периферийный край полупроводниковой микросхемы и выемку электродной пластины, имеет высокую пористость, так что тепловое напряжение, воздействующее на внешний периферийный край полупроводниковой микросхемы, может быть устранено.
[0012] Согласно вышеуказанному объекту, поверхность части соединительного слоя, которая примыкает к внешнему периферийному краю полупроводниковой микросхемы, может быть наклонена относительно нижней поверхности полупроводниковой микросхемы так, чтобы смещаться в сторону нижней поверхности выемки при удалении от заданной области.
[0013] Согласно этому объекту, трещины возникают в соединительном слое с меньшей вероятностью.
[0014] Согласно вышеуказанному объекту, соединительный слой может являться проводящей пастой.
[0015] Согласно вышеуказанному объекту, выемка может пролегать в кольцевой форме на поверхности электродной пластины так, чтобы окружать полупроводниковую микросхему, и заданная область может представлять собой область, окруженную выемкой.
Краткое описание чертежей
[0016] Признаки, преимущества, а также техническая и промышленная значимость иллюстративных вариантов осуществления изобретения будут описаны ниже со ссылкой на сопровождающие чертежи, на которых одинаковые ссылочные позиции обозначают одинаковые элементы, и на которых:
Фиг. 1 представляет собой вид в вертикальном разрезе полупроводникового устройства 10;
Фиг. 2 представляет собой вид в разрезе первой части 14а соединительного слоя 14;
Фиг. 3 представляет собой вид в разрезе второй части 14b соединительного слоя 14;
Фиг. 4 представляет собой вид, иллюстрирующий процесс изготовления полупроводникового устройства 10 (увеличенный вид в разрезе вокруг выемки 20);
Фиг. 5 представляет собой вид, иллюстрирующий процесс изготовления полупроводникового устройства 10 (увеличенный вид в разрезе вокруг выемки 20);
Фиг. 6 представляет собой вид, иллюстрирующий процесс изготовления полупроводникового устройства 10 (увеличенный вид в разрезе вокруг выемки 20);
Фиг. 7 представляет собой вид, иллюстрирующий процесс изготовления в сравнительном примере;
Фиг. 8 представляет собой вид, иллюстрирующий процесс изготовления в модифицированном примере (увеличенный вид в разрезе вокруг выемки 20); и
Фиг. 9 представляет собой вид, иллюстрирующий процесс изготовления в модифицированном примере (увеличенный вид в разрезе вокруг выемки 20).
Подробное описание вариантов осуществления
[0017] Как показано на фиг. 1, полупроводниковое устройство 10 варианта осуществления имеет полупроводниковую микросхему 12, соединительный слой 14 и электродную пластину 16. Полупроводниковое устройство 10 включает в себя элементы проводки, отличные от соединительного слоя 14 и электродной пластины 16 (например, другие электродные пластины и соединительные провода), но они не показаны на фиг. 1.
[0018] Электродная пластина 16 представляет собой проводящую пластину, выполненную из металла. На верхней поверхности электродной пластины 16 выполнена выемка 20. Выемка 20 представляет собой канавку, проходящую в кольцевой форме по верхней поверхности электродной пластины 16. Верхняя поверхность электродной пластины 16 разделена выемкой 20 на центральную часть 22 и внешнюю периферийную часть 24. Центральная часть 22 представляет собой часть, окруженную выемкой 20. Внешняя периферийная часть 24 представляет собой часть, расположенную дальше во внешней периферийной стороне, чем выемка 20.
[0019] Полупроводниковая микросхема 12 включает в себя полупроводниковую подложку, при этом электрод, изолирующий слой и т.д. расположены на поверхности полупроводниковой подложки. Хотя это не показано, нижняя поверхность полупроводниковой микросхемы 12 покрыта электродом. Полупроводниковая микросхема 12 расположена на электродной пластине 16. Внешний периферийный край 12a полупроводниковой микросхемы 12 расположен над выемкой 20. Таким образом, полупроводниковая микросхема 12 расположена на электродной пластине 16 так, что весь внешний периферийный край 12a перекрывает выемку 20, если смотреть на полупроводниковую микросхему 12 и электродную пластину 16 на виде сверху вдоль направления их укладки.
[0020] Соединительный слой 14 расположен между электродной пластиной 16 и полупроводниковой микросхемой 12. Соединительный слой 14 соединен как с электродной пластиной 16, так и с полупроводниковой микросхемой 12 (более конкретно, с электродом, образующим нижнюю поверхность полупроводниковой микросхемы 12). Электродная пластина 16 и полупроводниковая микросхема 12 электрически соединены друг с другом через соединительный слой 14. Соединительный слой 14 соединен с центральной частью 22 электродной пластины 16 и внутренней поверхностью выемки 20 и не контактирует с внешней периферийной частью 24. Соединительный слой 14 соединен со всей площадью нижней поверхности полупроводниковой микросхемы 12. Соединительный слой 14 открыт над выемкой 20 между полупроводниковой микросхемой 12 и электродной пластиной 16. Открытая поверхность соединительного слоя 14 наклонена относительно нижней поверхности полупроводниковой микросхемы 12. Открытая поверхность соединительного слоя 14 смещается в сторону нижней поверхности выемки 20, пролегая от внешнего периферийного края 12a полупроводниковой микросхемы 12 по направлению к внешней периферийной части 24 (то есть, с удалением от центральной части 22). На фиг. 2 и фиг. 3 схематично показаны виды в разрезе соединительного слоя 14. Как показано на фиг. 2 и фиг. 3, соединительный слой 14 имеет структуру, в которой металлические частицы 60 соединены друг с другом. Между металлическими частицами 60 имеется свободное пространство 62. Соединительный слой 14 имеет первую часть 14а и вторую часть 14b. Фиг. 2 представляет собой вид в разрезе первой части 14а в заданном положении, а фиг. 3 показывает вид в разрезе второй части 14b в заданном положении. Термин «пористость» относится к величине свободного пространства 62 на единицу объема. Высокая пористость означает небольшую величину металлических частиц 60 на единицу объема (то есть низкую плотность металлических частиц 60). Пористость увеличивается от первой части 14а ко второй части 14b. Таким образом, средняя пористость первой части 14а ниже средней пористости второй части 14b. Высокопористая вторая часть 14b может с большей вероятностью подвергаться упругой деформации, чем низкопористая первая часть 14а. Как показано на фиг. 1, первая часть 14а расположена между центральной частью 22 электродной пластины 16 и полупроводниковой микросхемой 12, в то время как вторая часть 14b расположена между выемкой 20 электродной пластины 16 и полупроводниковой микросхемой 12.
[0021] Далее будет описан способ изготовления полупроводникового устройства 10. Сначала, как показано на фиг. 4, проводящую пасту 30 наносят на центральную часть 22 верхней поверхности электродной пластины 16. Проводящая паста 30 представляет собой пасту, содержащую растворитель и металлические частицы, диффундированные в растворителе. При этом проводящую пасту 30 наносят на всю площадь центральной части 22. Проводящую пасту 30 не наносят на выемку 20 и внешнюю периферийную часть 24.
[0022] Далее, как показано на фиг. 5, полупроводниковую микросхему 12 помещают на проводящую пасту 30. При этом полупроводниковую микросхему 12 размещают так, что вся верхняя сторона центральной части 22 покрыта полупроводниковой микросхемой 12, а внешний периферийный край 12а полупроводниковой микросхемы 12 находится над выемкой 20.
[0023] Затем блок из электродной пластины 16, проводящей пасты 30 и полупроводниковой микросхемы 12 нагревают с приложением давления к полупроводниковой микросхеме 12 в направлении электродной пластины 16, как показано стрелками 100 на фиг. 5. Давление прикладывается к проводящей пасте 30, когда давление указанным образом прикладывается к полупроводниковой микросхеме 12 в направлении электродной пластины 16. В результате проводящая паста 30 вытекает из положения между полупроводниковой микросхемой 12 и центральной частью 22 во внешнюю сторону, как показано стрелкой 102 на фиг. 5. Вытекающая проводящая паста 30 течет в выемку 20. Таким образом, как показано на фиг. 6, внутренняя поверхность выемки 20 покрывается проводящей пастой 30. Другими словами, проводящая паста 30 входит в контакт с нижней поверхностью и боковой поверхностью выемки 20. Хотя проводящая паста 30 находится в контакте с боковой поверхностью выемки 20 со стороны внешней периферийной части 24, как показано на фиг. 6, проводящая паста 30 не должна обязательно соприкасаться с этой боковой поверхностью. Как показано на фиг. 6, проводящая паста 30, вытекшая во внешнюю сторону из положения между полупроводниковой микросхемой 12 и центральной частью 22, контактирует с частью нижней поверхности полупроводниковой микросхемы 12, которая находится над выемкой 20.
[0024] Нагревание испаряет растворитель из проводящей пасты 30. Кроме того, поскольку проводящая паста 30 нагревается под давлением, то металлические частицы, содержащиеся в проводящей пасте 30, соединяются друг с другом. Таким образом, как показано на фиг. 6, проводящая паста 30 образует соединительный слой 14. При этом проводящая паста 30, находящаяся между центральной частью 22 и полупроводниковой микросхемой 12, нагревается под высоким давлением, так что эта часть проводящей пасты 30 образует низкопористую первую часть 14а. С другой стороны, проводящая паста 30, находящаяся между выемкой 20 и полупроводниковой микросхемой 12, нагревается при относительно низком давлении, так что эта часть проводящей пасты 30 образует высокопористую вторую часть 14b. Проводящая паста 30 течет в выемку 20, как показано стрелкой 102, так что поверхность соединительного слоя 14, открытая между полупроводниковой микросхемой 12 и электродной пластиной 16, принимает форму, которая наклонена так, чтобы смещаться в сторону нижней поверхности выемки 20, пролегая от внешнего периферийного края 12а полупроводниковой микросхемы 12 к внешней периферийной части 24.
[0025] После этого, когда блок из электродной пластины 16, проводящей пасты 30 и полупроводниковой микросхемы 12 охлаждают до комнатной температуры, каждый элемент из электродной пластины 16, проводящей пасты 30 и полупроводниковой микросхемы 12 сжимается. Величина усадки у электродной пластины 16, соединительного слоя 14 и полупроводниковой микросхемы 12 является различной из-за разницы в коэффициенте линейного расширения. Соответственно, на полупроводниковую микросхему 12 воздействует тепловое напряжение. Во внешней периферийной части (т.е., части вблизи внешнего периферийного края 12а) полупроводниковой микросхемы 12 может возникнуть более высокое тепловое напряжение, чем в центральной части полупроводниковой микросхемы 12. Однако согласно этому способу изготовления, с внешней периферийной частью полупроводниковой микросхемы 12 соединяется высокопористая вторая часть 14b соединительного слоя 14. Обладая высокой пористостью, вторая часть 14b более способна претерпеть упругую деформацию. Упругая деформация второй части 14b снимает тепловое напряжение, воздействующее на внешнюю периферийную часть полупроводниковой микросхемы 12. Таким образом, согласно этому способу изготовления, можно повысить надежность полупроводниковой микросхемы 12. Кроме того, центральная часть полупроводниковой микросхемы 12, в которой вероятно может возникнуть высокое тепловое напряжение, прочно соединяется с электродной пластиной 16 с помощью первой части 14а соединительного слоя 14. Таким образом, между полупроводниковой микросхемой 12 и электродной пластиной 16 может быть обеспечена достаточно высокая прочность соединения.
[0026] На фиг. 7 показан случай, в котором электродная пластина 16 и полупроводниковая микросхема 12 соединены через соединительный слой 14 (то есть проводящую пасту 30), когда верхняя поверхность электродной пластины 16 является плоской (то есть, выемки 20 не предусмотрено). Если верхняя поверхность электродной пластины 16 является плоской, то проводящая паста 30, вытекающая под давлением из области между полупроводниковой микросхемой 12 и электродной пластиной 16 во внешнюю сторону, набухает вверх в положении, прилегающем к внешнему периферийному краю 12а полупроводниковой микросхемы 12 и, таким образом, образует выступ 120. Выступ 120 может соприкасаться с внешним периферийным краем 12а полупроводниковой микросхемы 12, что может привести к короткому замыканию элементов внутри полупроводниковой микросхемы 12. Кроме того, если образуется выступ 120, то в выступе 120 из-за напряжения могут возникать трещины. Если трещина, возникшая в выступе 120, растет до области между полупроводниковой микросхемой 12 и электродной пластиной 16, например, то электрическое сопротивление соединительного слоя 14 возрастает. Напротив, в полупроводниковом устройстве 10, изготовленном согласно вышеизложенному способу изготовления, поверхность соединительного слоя 14 имеет форму, которая наклонена так, чтобы смещаться в направлении нижней поверхности выемки 20, пролегая от внешнего периферийного края 12а полупроводниковой микросхемы 12 к внешней периферийной части 24. При данной форме соединительного слоя 14 может быть предотвращен контакт соединительного слоя 14 с внешним периферийным краем 12а полупроводниковой микросхемы 12. Таким образом, можно избежать короткого замыкания элементов внутри полупроводниковой микросхемы 12. Более того, менее вероятным является возникновение трещин в соединительном слое 14, имеющем такую форму, что позволяет избежать повышения электрического сопротивления соединительного слоя 14.
[0027] Общеизвестна технология соединения полупроводниковой микросхемы с электродной пластиной с использованием припоя. Эта технология иногда включает в себя образование выемки на поверхности электродной пластины, чтобы удерживать припой от чрезмерного смачивания и распространения по поверхности электродной пластины. Такая выемка обычно расположена дальше во внешнюю сторону, чем внешний периферийный край полупроводниковой микросхемы. Напротив, выемка для проводящей пасты, раскрытая в настоящем описании, используется таким образом, что внешний периферийный край полупроводниковой микросхемы расположен над этой выемкой. Таким образом, использование выемки позволяет увеличить площадь проводящей пасты, поскольку проводящая паста может втекать в выемку. Выемка, раскрытая в настоящем описании, имеет также дополнительную функцию в виде удерживания проводящей пасты от распространения от заданной области во внешнюю сторону за пределы выемки.
[0028] В вышеупомянутом способе изготовления, количество проводящей пасты 30, втекающей в выемку 20, может стать чрезмерно большим из-за вариаций при производстве. Если такое явление имеет место, на этапе затвердевания проводящей пасты 30 над выемкой 20 может быть установлена оправка 80, как показано на фиг. 8 и фиг. 9. Оправка 80 расположена близко к внешнему периферийному краю 12а полупроводниковой микросхемы 12 и удерживает проводящую пасту 30 от набухания вверх. Между оправкой 80 и внешней периферийной частью 24 электродной пластины 16 имеется зазор, позволяющий проводящей пасте 30 протекать к внешней периферийной части 24. Когда большое количество проводящей пасты 30 втекает в выемку 20, проводящая паста 30 вытекает из выемки 20 на верхнюю сторону внешней периферийной части 24, как показано стрелкой 104 на фиг. 8 и фиг. 9. Таким образом, предотвращается набухание проводящей пасты 30 вверх в выемке 20. Соответственно, в этом случае поверхность части соединительного слоя 14, которая примыкает к внешнему периферийному краю 12а полупроводниковой микросхемы 12, принимает форму, смещающуюся по направлению к нижней поверхности выемки 20, пролегая в направлении внешней периферийной части 24. Таким образом, можно удерживать соединительный слой 14 от вхождения в контакт с внешним периферийным краем 12а, а также избежать возникновения трещин, возникающих в соединительном слое 14.

Claims (8)

1. Способ изготовления полупроводникового устройства, при этом способ изготовления включает в себя:
(a) нанесение проводящей пасты, содержащей металлические частицы, на заданную область в электродной пластине, содержащей выемку на поверхности электродной пластины, причем заданная область примыкает к выемке;
(b) размещение полупроводниковой микросхемы на проводящей пасте таким образом, чтобы внешний периферийный край полупроводниковой микросхемы располагался над выемкой;
(c) размещение оправки в положении над выемкой и вблизи внешнего периферийного края полупроводниковой микросхемы с обеспечением зазора между оправкой и внешней периферийной частью электродной пластины, которая представляет собой часть, расположенную дальше во внешней периферийной стороне, чем выемка; и
(d) затвердевание проводящей пасты путем нагревания проводящей пасты при приложении давления к полупроводниковой микросхеме в направлении электродной пластины.
2. Способ изготовления полупроводникового устройства по п. 1, в котором
на этапе (а) проводящую пасту не наносят на нижнюю поверхность выемки и
на этапе (d) проводящая паста, вытекшая из заданной области в выемку, вступает в контакт с нижней поверхностью выемки.
RU2017145049A 2017-01-10 2017-12-21 Полупроводниковое устройство и способ изготовления полупроводникового устройства RU2678509C1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-001924 2017-01-10
JP2017001924A JP6726821B2 (ja) 2017-01-10 2017-01-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
RU2678509C1 true RU2678509C1 (ru) 2019-01-29

Family

ID=60888260

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017145049A RU2678509C1 (ru) 2017-01-10 2017-12-21 Полупроводниковое устройство и способ изготовления полупроводникового устройства

Country Status (8)

Country Link
US (1) US10269753B2 (ru)
EP (1) EP3346487A1 (ru)
JP (1) JP6726821B2 (ru)
KR (1) KR102056899B1 (ru)
CN (1) CN108321139A (ru)
BR (1) BR102017027714A2 (ru)
RU (1) RU2678509C1 (ru)
TW (1) TWI672748B (ru)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018005713T5 (de) 2017-10-30 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitereinheit und herstellungsverfahren für eine leistungshalbleitereinheit
JP7074621B2 (ja) * 2018-09-05 2022-05-24 株式会社東芝 半導体装置及びその製造方法
CN111315183B (zh) * 2018-12-12 2022-02-01 成都鼎桥通信技术有限公司 用于电子元器件的导热组件、制冷装置及电子设备
MX2021007057A (es) * 2018-12-17 2021-08-11 Tokuyama Corp Composicion curable para materiales opticos y material optico.
WO2021111493A1 (ja) * 2019-12-02 2021-06-10 三菱電機株式会社 ヒートシンク
US11776871B2 (en) * 2020-12-15 2023-10-03 Semiconductor Components Industries, Llc Module with substrate recess for conductive-bonding component

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025847A1 (en) * 2006-12-26 2010-02-04 Yoshihiro Tomura Semiconductor device mounted structure and semiconductor device mounted method
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置
RU2013116743A (ru) * 2010-09-13 2014-10-20 Пи-Эс-Ти Сенсорс (Пропрайетри) Лимитед Сборка и герметизация дискретного компонента
WO2015060346A1 (ja) * 2013-10-23 2015-04-30 日立化成株式会社 ダイボンドシート及び半導体装置の製造方法
JP2015153966A (ja) * 2014-02-18 2015-08-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20160111395A1 (en) * 2014-10-15 2016-04-21 Infineon Technologies Ag Method of forming a chip assembly and chip assembly

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139883A (ja) * 1990-10-01 1992-05-13 Ricoh Co Ltd 半導体素子の接着固定構造
JPH0493142U (ru) * 1990-12-25 1992-08-13
JP4904767B2 (ja) * 2005-10-17 2012-03-28 富士電機株式会社 半導体装置
JP4895994B2 (ja) * 2006-12-28 2012-03-14 株式会社日立製作所 金属粒子を用いた接合方法及び接合材料
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
JP2010263108A (ja) * 2009-05-08 2010-11-18 Elpida Memory Inc 半導体装置及びその製造方法
JP5636720B2 (ja) * 2010-04-01 2014-12-10 三菱電機株式会社 半導体装置の製造方法および接合治具
JP2013123016A (ja) * 2011-12-12 2013-06-20 Denso Corp 半導体装置
JP2014013855A (ja) 2012-07-05 2014-01-23 Mitsubishi Electric Corp 半導体発光装置の製造方法および半導体発光装置
JP6102676B2 (ja) 2013-10-23 2017-03-29 株式会社デンソー 半導体装置
JP2015177182A (ja) * 2014-03-18 2015-10-05 三菱電機株式会社 パワーモジュール
JP6289359B2 (ja) 2014-12-17 2018-03-07 三菱電機株式会社 電力用半導体装置
JP6610102B2 (ja) * 2015-09-08 2019-11-27 株式会社村田製作所 半導体モジュール
JP6572732B2 (ja) * 2015-10-27 2019-09-11 三菱マテリアル株式会社 パワーモジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025847A1 (en) * 2006-12-26 2010-02-04 Yoshihiro Tomura Semiconductor device mounted structure and semiconductor device mounted method
RU2013116743A (ru) * 2010-09-13 2014-10-20 Пи-Эс-Ти Сенсорс (Пропрайетри) Лимитед Сборка и герметизация дискретного компонента
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置
WO2015060346A1 (ja) * 2013-10-23 2015-04-30 日立化成株式会社 ダイボンドシート及び半導体装置の製造方法
JP2015153966A (ja) * 2014-02-18 2015-08-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20160111395A1 (en) * 2014-10-15 2016-04-21 Infineon Technologies Ag Method of forming a chip assembly and chip assembly

Also Published As

Publication number Publication date
BR102017027714A2 (pt) 2018-10-30
CN108321139A (zh) 2018-07-24
JP6726821B2 (ja) 2020-07-22
TWI672748B (zh) 2019-09-21
KR20180082318A (ko) 2018-07-18
US10269753B2 (en) 2019-04-23
KR102056899B1 (ko) 2019-12-17
EP3346487A1 (en) 2018-07-11
JP2018113301A (ja) 2018-07-19
US20180197833A1 (en) 2018-07-12
TW201841266A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
RU2678509C1 (ru) Полупроводниковое устройство и способ изготовления полупроводникового устройства
CN103477429B (zh) 半导体器件及其制造方法
US20150092379A1 (en) Semiconductor device and method for manufacturing the same
US20060065421A1 (en) Circuit device and manufacturing method thereof
US8050054B2 (en) Electronic device with a base plate
TW201332066A (zh) 半導體裝置及其製造方法
JP2019186326A (ja) 半導体装置およびその製造方法
JP4967277B2 (ja) 半導体装置およびその製造方法
US11083087B2 (en) Insulated metal substrate and manufacturing method thereof
US9171804B2 (en) Method for fabricating an electronic component
CN104600038B (zh) 半导体装置
CN114144876A (zh) 具有用于热传输的化学气相沉积金刚石（cvdd）窗口的板组件
JP6492391B2 (ja) 半導体装置及びその製造方法
EP3416186A1 (en) Semiconductor substrate arrangement with a connection layer with regions of different porosity and method for producing the same
US11201130B2 (en) Semiconductor device
KR102039791B1 (ko) 반도체칩 실장방법 및 반도체칩 패키지
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法
JP7409035B2 (ja) 半導体装置、半導体製造装置及び半導体装置の製造方法
JP7332528B2 (ja) 半導体装置および半導体装置の製造方法
JP3923661B2 (ja) 半導体装置
RU2118585C1 (ru) Способ монтажа деталей полупроводникового прибора к основанию и полупроводниковый прибор, полученный этим способом
CN213483739U (zh) 一种高温下精准测量使用的半导体芯片
JP2680766B2 (ja) ヒートシンク、ヒートシンクの製造方法及び混成集積回路
KR20150058954A (ko) 전자소자 패키지 및 그 제조 방법
JP2010219327A (ja) 半導体装置および半導体装置の製造方法