JP6492391B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6492391B2
JP6492391B2 JP2013174807A JP2013174807A JP6492391B2 JP 6492391 B2 JP6492391 B2 JP 6492391B2 JP 2013174807 A JP2013174807 A JP 2013174807A JP 2013174807 A JP2013174807 A JP 2013174807A JP 6492391 B2 JP6492391 B2 JP 6492391B2
Authority
JP
Japan
Prior art keywords
convex portion
semiconductor chip
lead frame
semiconductor device
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013174807A
Other languages
English (en)
Other versions
JP2015043380A (ja
Inventor
賢平 中村
賢平 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013174807A priority Critical patent/JP6492391B2/ja
Publication of JP2015043380A publication Critical patent/JP2015043380A/ja
Application granted granted Critical
Publication of JP6492391B2 publication Critical patent/JP6492391B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

この発明は、半導体装置に関し、特にモールド型の半導体装置及びその製造方法に関する。
自動車部品として使われるイグナイタは、リードフレームの表面や裏面にベアチップ（パワー半導体チップ）、ＩＣチップおよび抵抗やコンデンサなどの電子部品（ＳＭＤ：表面実装部品）を搭載し接合して、アルミワイヤにてそれぞれを接続されたものをトランスファモールドして形成される複合型のモールド型半導体装置である。
図１６は、従来のイグナイタ８００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は要部側断面図である。
このイグナイタ８００は、リードフレーム７１と、このリードフレーム７１のダイパッド７２上にはんだ７３により固着されたパワー半導体チップ７４と、前記のリードフレーム７１のその他の箇所にはんだ付けされるＩＣチップ７５および電子部品７６（コンデンサや抵抗）と、パワー半導体チップ７４、ＩＣチップ７５、電子部品７６（ＳＭＤ：抵抗やコンデンサなどの表面実装デバイス）およびリードフレーム７１などに接合されるボンディングワイヤ７７と、これらをトランスファモールドで封止するモールド樹脂７８を備える。
図１７〜図２１は、工程順に示したイグナイタ８００の組立工程図である。この組立工程は、（１）リードフレーム７１の表側へのはんだ７３印刷工程、但し、はんだ７３はパワー半導体チップ７４およびＩＣチップ７５を固着する箇所のみ示したが、図示しないが表側の電子部品７６が固着する箇所もはんだ印刷工程はある。はんだ７３の印刷する面積を小さくすることで、はんだ７３の厚みを調節する（図１７）、（２）パワー半導体チップ７４、ＩＣチップ７５、電子部品７６の搭載・接合（リフロー、硬化）工程、この工程の後に裏面の電子部品７６をはんだ７３の溶融温度より低い接合材で接合する（図１８）、（３）ボンディングワイヤ７７にて各部品を接合する工程（図１９）、（４）全体をトランスファーモールドによりモールド樹脂７８で封止する工程（図２０）、（５）不要のリードフレーム７１を切断・除去する工程（図２１）などである。以上の工程によりイグナイタ８００は製作される。
このイグナイタ８００は、自動車のエンジンルームに搭載されるため、冷熱変化に対して高信頼性が要求される。特に自己発熱が大きいパワー半導体チップ７４を接合するはんだ７３の厚さを増やしたり、リードフレーム７１と密着性が良いモールド樹脂を用いて、イグナイタ８００の耐久性を向上させる必要がある。
また各種特許文献には、リードフレームに凸部や溝の加工を施して、はんだ広がりを抑制したり、モールド樹脂との密着性を向上させることや、リードフレームの形成方法について開示されている。
特許文献１では、チップ載置部上に溝または突起部を設けて、はんだ広がりを抑制することが記載されている。
また、特許文献２では、リードフレームの裏面に精度の高い凹凸をつけたい場合、曲げ加工やプレス加工では精度が得られないため、予め圧延加工でフレーム材料に精度の高い凹凸をつけておくことが記載されている。
また、特許文献３では、リードフレームのダイパッドに溝と突堤を設けることにより、はんだ広がり（流れ）防止効果が向上するとともに、リードフレームと封止材の接触面積を増やして耐湿性を向上させ、熱膨張の違いによる封止材にかかる応力の緩和を図ることが記載されている。また、突堤はリードフレームと異種金属で形成することが記載されている。
また、特許文献４では、金属板にストライプ状の溝を設け、この溝に半導体チップを固着し、この溝に挟まれた凸部の表面に網目状の凹凸を設けることで、モールド材と接触する金属板の表面での気密性を向上させることが記載されている。
また、特許文献５では、半導体チップの周りに溝と突堤を設けて、はんだ広がりを抑制することが記載されている。
特開平３−２６６４５９号公報 特開２００６−１４７６２２号公報 特開平８−２０４０８３号公報 特開平１０−１８９８５８号公報 特開昭６３−７９６５１号公報
しかし、前記したように、はんだの厚さを増やしたり、密着性の良いモールド樹脂を用いりした場合にはつぎのような問題点がある。
（１）図１６において、はんだ７３の厚さを厚くすると、はんだ７３が広範囲に広がる。はんだ７３が広がるとき、パワー半導体チップ７４が移動することが起こる。そのため、リフロー時にパワー半導体チップ７４が正規の位置からずれると、ワイヤボンディング装置がパワー半導体チップ７４の位置を認識出来ず、ワイヤボンディングができないことがある。
（２）リードフレーム７１との密着性の良い樹脂は高価であり、製造コストが増加する。
また、リードフレーム７１にはんだ流れを抑制する溝を形成する場合にはつぎのような問題点がある。
リードフレーム７１の厚さが薄い場合には、溝の深さを深くすることができないため、はんだ７３広がりを抑制するためには、はんだ７３の厚さを十分に増やすことはできない。
また、前記の特許文献１では、単独の半導体チップに隣接して突出部を配置することについては記載されていない。
また、前記の特許文献２では、リードフレームに突出部や溝については記載されていない。
また、特許文献３では、リードフレームと同一材料でプレス加工や圧延ロール加工で形成することについては記載されていない。
また、特許文献４では、前記の凸部の高さについて具体的な限定は記載されていない。
また、特許文献５では、前記の突堤の高さについて具体的な限定は記載されていない。
前記した特許文献には、凸部の高さについての具体的に限定する記載やボンディングワイヤの接合部における応力と凸部の高さの関係についての記載されていない。
この発明の目的は、前記の課題を解決して、半導体チップと接続するボンディングワイヤの接合部での応力を緩和し、はんだ広がりを抑制し、モールド樹脂との密着性を向上できるモールド型の半導体装置及びその製造方法を提供することである。
前記の目的を達成するために、本発明に係る半導体装置の構成は、ダイパッドを有するリードフレームと、前記ダイパッドに配置され、はんだで固着される半導体チップと、前記リードフレームの前記半導体チップが固着された前記ダイパッド以外の箇所に固着されるＩＣチップまたは電子部品と、前記半導体チップ上と前記ＩＣチップまたは電子部品とに固着されるボンディングワイヤと、前記リードフレームの一部を露出させて封止するモールド樹脂と、を備え、前記ダイパッドの前記半導体チップが配置される箇所の近傍に帯状の凸部が配置され、前記凸部の高さが、前記半導体チップに固着される前記ボンディングワイヤの接合部の表面高さ以上であって、該凸部の頂点が荒らされていて、前記半導体チップの厚さは、前記ボンディングワイヤの接合部での厚さと同等または薄くなっていて、前記凸部は、前記半導体チップと前記ＩＣチップまたは電子部品との間に位置し、かつ、該凸部上を前記ボンディングワイヤが横切っていることを特徴とする。
前記の目的を達成するために、本発明に係る半導体装置の他の構成は、ダイパッドを有するリードフレームと、前記ダイパッドに配置され、はんだで固着される半導体チップと、前記リードフレームの前記半導体チップが固着された前記ダイパッド以外の箇所に固着されるＩＣチップまたは電子部品と、前記半導体チップ上と前記ＩＣチップまたは電子部品とに固着されるボンディングワイヤと、前記リードフレームの一部を露出させて封止するモールド樹脂と、を備え、前記ダイパッドの前記半導体チップが配置される箇所の近傍に帯状の凸部が配置され、前記凸部の高さが、前記半導体チップに固着される前記ボンディングワイヤの接合部の表面高さ以上であり、前記凸部は、前記半導体チップと前記ＩＣチップまたは電子部品との間に位置していて、前記凸部が複数設けられ、凸部と凸部の間にモールド樹脂が入り込んでいることを特徴とする。
前記の目的を達成するために、本発明に係る半導体装置の製造方法の構成は、リードフレームのダイパッドにはんだで半導体チップを固着し、該ダイパッドの該半導体チップが配置される箇所の近傍に配置される帯状の凸部を挟んで、該ダイパッド以外の箇所にＩＣチップまたは電子部品を固着する搭載・接合工程と、前記半導体チップ上と前記ＩＣチップまたは電子部品とをボンディングワイヤで固着するボンディング工程と、前記リードフレームの一部を露出させてモールド樹脂で封止する封止工程と、を含み、前記半導体チップの厚さを、前記ボンディングワイヤの接合部での厚さと同等または薄くし、前記凸部は頂点が荒らされていて、該凸部の高さを、前記半導体チップに固着される前記ボンディングワイヤの接合部の表面高さ以上にし、かつ、該凸部上を前記ボンディングワイヤが横切ることを特徴とする。
この発明によれば、半導体チップの隣接して帯状の凸部を形成し、その凸部の高さを半導体チップに接合するボンディングワイヤの接合部の表面高さ以上とする。これにより、モールド樹脂の膨張、収縮によって、半導体チップとボンディングワイヤの接合部にかかる応力を緩和することができる。さらに凸部を設けることで、はんだ広がりを抑制し、モールド樹脂の密着性を向上させることができる。
この発明に係る第１実施例の半導体装置に用いるリードフレーム１００の構成図であり、（ａ）は要部平面図、（ｂ）は要部側断面図である。 凸部６の高さＨ１とボンディングワイヤ７の接合部８にかかる応力Ｆの関係を説明する図である。 ボンディングワイヤ７の接合部８にかかる応力Ｆの凸部６の高さＨ１依存性を示す図である。 この発明に係る第２実施例の半導体装置に用いるリードフレーム２００の構成図であり、（ａ）は要部平面図、（ｂ）は要部側断面図である。 この発明に係る第３実施例の半導体装置に用いるリードフレーム３００の構成図であり、（ａ）は要部平面図、（ｂ）は要部側断面図である。 この発明に係る第４実施例の半導体装置に用いるリードフレーム４００の構成図であり、（ａ）は要部平面図、（ｂ）は要部側断面図、（ｃ）は（ｂ）のＡ部拡大図である。 この発明に係る第５実施例の半導体装置に用いるリードフレーム５００の構成図であり、（ａ）は要部平面図、（ｂ）は要部側断面図である。 この発明に係る第６実施例の半導体装置に用いるリードフレーム１００の要部形成工程断面図である。 図８に続く、この発明に係る第６実施例の半導体装置に用いるリードフレーム１００の要部形成工程断面図である。 この発明に係る第７実施例の半導体装置に用いるリードフレーム１００の要部形成工程断面図である。 この発明に係る第８実施例の半導体装置に用いるリードフレーム３００の要部形成工程断面図である。 図１１に続く、この発明に係る第８実施例の半導体装置に用いるリードフレーム３００の要部形成工程断面図である。 上部圧延ロール３５と下部圧延ロール３６の斜視図である。 この発明に係る第９実施例のモールド型半導体装置６００の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 この発明に係る第１０実施例のモールド型半導体装置７００の構成図であり、（ａ）は要部平面図、（ｂ）は要部側断面図である。 従来のイグナイタ８００の構成図であり、（ａ）は要部平面図、（ｂ）は要部側断面図である。 イグナイタ８００の組立工程図である。 図１７に続く、イグナイタ８００の組立工程図である。 図１８に続く、イグナイタ８００の組立工程図である。 図１９に続く、イグナイタ８００の組立工程図である。 図２０に続く、イグナイタ８００の組立工程図である。
実施の形態を以下の実施例で説明する。
＜実施例１＞
図１は、この発明に係る第１実施例の半導体装置に用いるリードフレーム１００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は要部側断面図である。
図１で示す半導体装置用リードフレーム１００は、工程途中の半導体装置用リードフレームであり、リード１と半導体チップ４（この半導体チップ４はパワー半導体チップである）が固着されるダイパッド２および最終工程で点線９の箇所で切断除去される不要のリードフレーム部分３で構成される。図１４で示すモールド半導体装置６００になった場合の半導体装置用リードフレーム１００は、リード１と半導体チップ４がはんだ５を介して固着されるダイパッド２で構成され、不要のリードフレーム部分３は切断除去されるので含まれない。ここでは、両者の半導体装置用リードフレーム１００に同一の符号を付すことにした。また、リード１とダイパッド２の境目は２点鎖線１１で示した。
また、前記のダイパッド２には、帯状の凸部６が半導体チップ４を取り囲んで、半導体チップ４の側面に平行するように配置される。この凸部６の高さＨ１を半導体チップ４に接続するボンディングワイヤ７の接合部８の表面高さＨ２以上の高さにする。前記のボンディングワイヤ７の接合部８の表面高さＨ２は、はんだ５の厚さＷ１、半導体チップ４の厚さＷ２、ボンディングワイヤ７の接合部８の厚さＷ３の合計になる。また、図１にはモールド樹脂１０も示した。
図２は、凸部６の高さＨ１とボンディングワイヤ７の接合部８にかかる応力Ｆの関係を説明する図である。
ボンディングワイヤ７の接合部８にかかる応力Ｆは、周囲による温度変化や半導体チップ４の冷熱変化により、モールド樹脂１０が膨張、収縮することによって生じる。凸部６で囲まれた箇所に半導体チップ４は配置され、その上にボンディングワイヤ７の接合部８がある。この凸部６に囲まれた箇所のモールド樹脂１０ａは、凸部６がモールド樹脂１０の膨張・収縮に対してストッパの働きをする（モールド樹脂１０に凸部６が食い込むことで凸部６がストッパーとなる）。そのため、凸部６を設けることで、ボンディングワイヤ７の接合部８にかかる応力Ｆが抑制される。この凸部６の高さＨ１がボンディングワイヤ７の接合部８の表面高さＨ２以上になると、接合部８にかかる応力Ｆを抑制する効果は顕著になる。凸部６の高さＨ１とは、ダイパッド２表面から凸部６の頂点までの高さをいう。また、ボンディングワイヤ７の接合部８の表面高さＨ２とは、ダイパッド２表面から接合部８の表面の最大高さをいう。また、ボンディングワイヤ７の接合部８の表面とは、半導体チップ４に固着され、ボンディングで潰れたボンディングワイヤ７の表面をいう。
凸部６の高さＨ１をボンディングワイヤ７の接合部８の表面高さＨ２以上に高くすることで、ボンディングワイヤ７の接合部８にかかる応力Ｆを大幅に緩和することができるため、接合部８の信頼性を高めることができる。
この凸部６の高さＨ１はボンディングワイヤ７の接合部８の表面高さＨ２を超えて高くなるほど応力緩和効果は大きくなるが、凸部６上にボンディングワイヤ７が横切って配線されている場合は、凸部６とボンディングワイヤ７を電気的に絶縁する必要から、凸部６の頂点をボンディングワイヤ７より低くする必要がある。また、凸部６上をボンディングワイヤ７が横切らない場合には、凸部６をモールド樹脂１０で被覆する必要から、凸部６の頂点がモールド樹脂１０の表面に露出しないようにする必要がある。
つぎに、凸部６の高さＨ１について具体的に説明する。例えば、はんだ厚みＷ１が１５０μｍ、半導体チップの厚さＷ２が３５０μｍ、ボンディングワイヤ７の接合部８での厚さＷ３が２００μｍである場合には、ボンディングワイヤ７の接合部８の表面高さＨ２は７００μｍになるので、凸部６の高さＨ１を７００μｍ以上にするとよい。
また、近年の半導体チップの厚さＷ２は８０μｍ〜１００μｍと薄くなっている。また、はんだ厚みＷ１を１００μｍ、ボンディングワイヤ７の接合部８での厚さＷ３を１００μｍとすると、ボンディングワイヤ７の接合部８の表面高さＨ２は０．３ｍｍとなり、凸部６の高さＨ１を０．３ｍｍ以上とするとよい。さらに、この凸部６の高さＨ１を０．５ｍｍ以上にするとさらに好ましい。
図１では、凸部６が１本の場合を示したが、複数本設けることで、凸部６の間に入り込んだモールド樹脂１０はアンカー作用をする。そのため、モールド樹脂１０の膨張と収縮を抑える働きが強まり、ボンディングワイヤ７の接合部８での応力Ｆがさらに緩和される。
図３は、ボンディングワイヤ７の接合部８にかかる応力Ｆの凸部６の高さＨ１依存性（推定）を示す図である。接合部８の表面高さＨ２より凸部６の高さＨ１が高くなると接合部８にかかる応力Ｆは徐々に小さくなる。
この凸部６は半導体チップ４を囲むように配置することで、はんだ５の広がりを抑制する効果がある。さらに、半導体装置用リードフレーム１００とモールド樹脂１０との接触面積が増加して、モールド樹脂１０の密着性を向上させる効果もある。
＜実施例２＞
図４は、この発明に係る第２実施例の半導体装置に用いるリードフレーム２００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は要部側断面図である。
図１の半導体装置用リードフレーム１００との違いは、凸部６が半導体チップ４を取り囲まず、例えば、隅１２で帯状の凸部６が切れている点である。切れている箇所は四隅ではなく他の箇所（例えば、４辺のうち1辺が欠落など）の場合もある。この場合も図１で説明する効果が得られる。
＜実施例３＞
図５は、この発明に係る第３実施例の半導体装置に用いるリードフレーム３００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は要部側断面図である。
図１の半導体装置用リードフレーム１００との違いは、凸部６が半導体チップ４を挟むように対向して２箇所に配置されている点である。この場合も、この場合も図１で説明した効果が得られる。
＜実施例４＞
図６は、この発明に係る第４実施例の半導体装置用リードフレーム４００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は要部側断面図、同図（ｃ）は同図（ｂ）のＡ部拡大図である。
図１の半導体装置用リードフレーム１００との違いは、凸部６の頂点６ａを細かく荒らした点である。この場合も、図１で説明した効果が得られる。これは図４、図５にも適用できる。
＜実施例５＞
図７は、この発明に係る第５実施例の半導体装置用リードフレーム５００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は要部側断面図である。
図１の半導体装置用リードフレーム１００との違いは、凸部６に隣接する溝１３を設けた点である。図１より効果を高めることができる。
尚、図４、図５、図６に示す半導体装置用リードフレーム２００、３００、４００に、図７に示すように、凸部６に隣接する溝１３を設けることで、さらに、前記した効果を高めることができる。
尚、図１、図４、図５、図６、図７に示す半導体装置用リードフレーム１００，２００，
３００，４００，５００の凸部６の側壁を垂直でなくテーパー状にする場合もある。
＜実施例６＞
図８および図９は、この発明に係る第６実施例の半導体装置用リードフレーム１００の形成工程であり、工程順に示した要部形成工程断面図である。この工程断面図は図１のＹ−Ｙ線で切断した断面図に相当する。
図８（ａ）において、上部金型１５と下部金型１６の間に金属板１７を挟む。上部金型１５には深さＴの凹部１８が形成され、さらにこの凹部１８には凸部６を形成する凹部１９のパターンが形成されている。一方、下部金型１６の表面は平坦である。
図８（ｂ）において、金属板１７を第１プレス加工で圧縮して、金属板１７を凹部１８の深さＴに等しい厚さの金属板２０にする。このとき、半導体チップ４を囲む帯状の凸部６が形成される。
図９（ｃ）において、別の上部金型２１と下部金型２２の間に金属板２０を挟む。上部金型２１には圧縮された金属板２０が嵌合する凹部２３が形成され、さらに打ち抜きパターンの凸部２５と前記の凸部６を逃がす凹部２４が形成されている。一方、下部金型２２にはこの凸部２５が嵌合する凹部２６のパターンが形成されている。
図９（ｄ）において、上部金型２１と下部金型２２を用いて金属板２０を第２プレス加工により打ち抜き、半導体装置用リードフレーム１００を形成する。この形成方法は図４、図５、図６，図７の半導体装置用リードフレーム２００〜５００の形成方法にも適用できる。
＜実施例７＞
図１０は、この発明に係る第７実施例の半導体装置用リードフレーム１００の要部形成工程断面図である。この工程断面図は図１のＹ−Ｙ線で切断した断面図に相当する。
図８、図９の形成方法との違いは、２段階の工程を１回の工程で半導体装置用リードフレーム１００を形成している点である。
また、上部金型２７に凸部６を形成する凹部２８と打ち抜きするための凸部２９が形成されている。この凸部２９の平面パターンは打ち抜きパターンになっている。一方、下部金型３０には凸部２９が嵌合する凹部３１が形成され、凹部３１に凸部２９が接触することで、半導体装置用リードフレーム１００の厚さが決められる。
同図（ａ）において、上部金型２７と下部金型３０の間に金属板３２を挟む。
同図（ｂ）において、上部金型２７と下部金型３０で金属板３２を圧縮のためのプレス加工と打ち抜きのためのプレス加工を同時に行なう。
このように、１回のプレス工程で半導体装置用リードフレーム１００を形成するため、金属板３２は薄く、形成される半導体装置用リードフレーム１００〜５００の厚さが薄く凸部６の高さが低い場合に適する。この形成方法は図４、図５、図６，図７の半導体装置用リードフレーム２００〜５００の形成方法にも適用できる。
＜実施例８＞
図１１および図１２は、この発明に係る第８実施例の半導体装置用リードフレーム３００の形成工程であり、工程順に示した要部形成工程断面図である。この工程断面図は図５のＸ−Ｘ線で切断した断面図に相当する。
図１１（ａ）において、ロールの一周に溝３７が形成された上部圧延ロール３５と平坦な下部圧延ロール３６の間に金属板３８を挿入する。
図１１（ｂ）において、上下圧延ロール３５，３６を互いに逆回転させて金属板３８を圧延する。このとき溝３７により筋状の凸部６が形成される。
図１１（ｃ）において、圧延された金属板を切断して所定の大きさの凸部６が形成された金属板３９にする。
図１２（ｄ）において、打ち抜きパターンが形成された上部金型４０と下部金型４１の間に金属板３９を挟む。上部金型４０には打ち抜きパターンの凸部４２と凸部６を逃がす凹部４３が形成されている。下部金型４１には凸部４２が嵌合する凹部４４が形成されている。
図１２（ｅ）において、上部金型４０と下部金型４１を用いて、金属板３９に打ち抜き加工を施して図５に示す半導体装置用リードフレーム３００を形成する。凸部４２の頂点と凹部４４の底部が接することで所定の厚さにすることができる（厚さ＝凸部４２の高さ−凹部４３の底部の深さ）。
上下圧延ロール３５，３６による圧延では圧縮する力が大きく、凸部６のコーナーの形状を精密に加工できる。
図１３は上部圧延ロール３５と下部圧延ロール３６の斜視図である。複数本の筋状の溝３７がロール一周に亘って形成されている。また図１１は、図１３のＢ部の箇所である。
＜実施例９＞
図１４は、この発明に係る第９実施例のモールド型半導体装置６００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
このモールド半導体装置６００は、リード１とダイパッド２を有し、ダイパッド２に環状の凸部６が配置された半導体装置用リードフレーム１００と、この凸部６で囲まれた箇所にはんだ５付けされた半導体チップ４と、半導体チップ４に接合されるボンディングワイヤ７と、これらを、封止（例えば、トランスファモールド）するモールド樹脂１０を備える。
前記の凸部６の高さＨ１は半導体チップ４とボンディングワイヤ７の接合部８の表面高さＨ２以上にする。
また、凸部６をボンディングワイヤ７が横切る場合には、凸部６の高さＨ１は横切る箇所でのボンディングワイヤ７の高さより低くする。横切らない場合には凸部６の高さＨ１はモールド樹脂１０から露出しない高さにする。
また、図示しないが、複数の半導体チップ４を半導体装置用リードフレームにはんだ５付けした場合には、半導体チップ４を囲む凸部６毎に、その半導体チップ４に接合するボンディングワイヤ７の接合部８の表面高さＨ２以上に高くするとよい。
前記のモールド型半導体装置６００において、凸部６の高さＨ１をボンディングワイヤ７の接合部８の表面高さＨ２以上にすることで、下記に示す効果が得られる。
（１）モールド樹脂１０の膨張、収縮によってボンディングワイヤ７の接合部８にかかる応力Ｆを大幅に緩和することができて、ボンディングワイヤ７の接合部８の信頼性を高め、モールド型半導体装置６００の信頼性が高めることができる。
（２）半導体チップ４の周りに凸部６を配置することで、はんだ５の広がりを抑制でき、はんだ付け面積を縮小できる。その結果、部品の集積度を高めたモールド型半導体装置６００にすることができる。
（３）はんだ５の広がりを抑制できるので、必要なはんだ厚みを確保するはんだ量を減らすことができる。
（４）はんだ５の広がりを抑制できるので、半導体装置用リードフレーム１００に半導体チップ４をはんだ付けする場合に、半導体チップ４の位置決めが良好に行なわれる。
（５）この凸部６を複数本形成することで、凸部６に挟まれた凹部の箇所にモールド樹脂が入り込む。これによって、アンカー効果が発揮され、前記のボンディングワイヤ７の接合部８にかかる応力Ｆを減らし、さらにモールド樹脂１０の半導体装置用リードフレーム１００への密着性を高めることができる。この凸部６の本数が増加するほど、アンカー効果は大きくなり、接合部８にかかる応力Ｆの低減と密着性の向上を図ることができる。その結果、高信頼性のモールド型半導体装置６００にすることができる。
（６）前記したように、凸部６があることで密着性の高い高価なモールド樹脂を用いる必要がなく、モールド型半導体装置６００の製造コストを低減することができる。
＜実施例１０＞
図１５は、この発明に係る第１０実施例のモールド型半導体装置７００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は要部側断面図である。このモールド型半導体装置７００は、半導体チップ４の他に抵抗５４ａやコンデンサ５４ｂなどの電子部品５４を備えた複合型の半導体装置であり、ここでは、イグナイタを例に挙げた。尚、このモールド型半導体装置７００の製造工程は、図１７〜図２１に示す従来の製造工程と類似であるので、ここでは説明を省略する。
このモールド型半導体装置７００は、半導体チップ４が固着する箇所の周囲に凸部６が配置された半導体装置用リードフレーム５１と、この半導体装置用リードフレーム５１（ダイパッド５２）の凸部６で囲まれた箇所にはんだ付けされた半導体チップ４と、前記の半導体装置用リードフレーム５１のその他の箇所にはんだ付けされるＩＣチップ５３および電子部品５４（抵抗５４ａやコンデンサ５４ｂ）と、電子部品５４および半導体装置用リードフレーム５１などに接合されるボンディングワイヤ７と、これらを、封止（例えば、トランスファモールド）するモールド樹脂１０を備える。
前記の凸部６の高さＨ１は半導体チップ４とボンディングワイヤ７の接合部８の表面高さＨ２以上にする。図１５では、４本のボンディングワイヤ７が半導体チップ４に接続しているため、接合部８は４箇所ある。その４箇所の接合部８のうち最も高い表面高さ以上に凸部６の高さＨ１を高くする。つまり、接合部８が複数個の場合には最も高い表面高さ以上に凸部６の高さＨ１を設定するとよい。
このモールド型半導体装置７００の場合も前記のモールド型半導体装置６００の場合と同様に（１）〜（６）の効果が得られる。
本実施形態によれば、ダイパッドを有するリードフレームと、前記ダイパッドに配置され、はんだで固着される半導体チップと、前記半導体チップ上に固着されるボンディングワイヤと、前記リードフレームの一部を露出させて封止するモールド樹脂とを備え、前記ダイパッドの前記半導体チップが配置される箇所の近傍に帯状の凸部が配置され、前記凸部の高さが、前記半導体チップに固着される前記ボンディングワイヤの接合部の表面高さ以上とする構成にする。
また、前記凸部の高さが、０．３ｍｍ以上であるとよい。好ましくは、０．５ｍｍ以上にするとよい。
また、前記凸部が、前記半導体チップを取り囲むように配置されるとよい。
また、前記凸部の材質が、前記ダイパッドと同一であるとよい。
また、前記リードフレームの前記半導体チップが固着された前記ダイパッド以外の箇所に、前記半導体チップを制御するＩＣチップ及び電子部品が固着されて、イグナイタを構成するとよい。
また、前記凸部を形成するための凹部を配置した上部金型と、平坦な表面の下部金型の間に金属板を挟んで第１プレス加工で前記金属板を圧縮し、該圧縮した金属板に前記凸部を形成する工程と、前記凸部が形成された前記圧縮された金属板を打ち抜きパターンが形成された上部金型と、打ち抜きパターンが形成された下部金型の間に挟み第２のプレス加工で前記リードと前記凸部が配置されたダイパットを形成する工程と、が含まれる工程により前記リードフレームを準備するとよい。
また、前記凸部を形成するための凹部を配置し打ち抜きパターンが形成された上部金型と、平坦な表面で打ち抜きパターンが形成された下部金型の間に金属板を挟んで、１回のプレス加工で前記リードと前記凸部が配置されたダイパットを形成する工程を、により前記リードフレームを準備するとよい。
また、回転方向に一周する第１凹部の溝が形成された上部圧延ロールと、表面が平坦な下部圧延ロールの間に金属板を挟んで圧延し、直線状の凸部を形成する工程と、前記凸部を有する圧延された金属板を打ち抜きパターンが形成された上部金型と打ち抜きパターンが形成された下部金型の間に挟みプレス加工で前記リードと前記凸部が配置されたダイパットを形成する工程と、が含まれる工程により前記リードフレームを準備すると良い。
１ リード
２，５２ ダイパッド
３ 不要のリードフレーム部分
４ 半導体チップ
５ はんだ
６、２４，２９，４２ 凸部
７ ボンディングワイヤ
８ 接合部
９ 点線
１０ モールド樹脂
１０ａ 凸部に囲まれた箇所のモールド樹脂
１１ ２点鎖線
１２ 隅
１３ 溝
１５、２１，２７，４０ 上部金型
１６、２２，３０，４１ 下部金型
１７，２０，３２，３８，３９ 金属板
１８，１９，２５，２６，２８，３１，３７，４３，４４ 凹部
３５ 上部圧延ロール
３６ 下部圧延ロール
５１，１００〜５００ 半導体装置用リードフレーム
５３ ＩＣチップ
５４ 電子部品
５４ａ 抵抗
５４ｂ コンデンサ
６００，７００ モールド型半導体装置

Claims (11)

  1. ダイパッドを有するリードフレームと、
    前記ダイパッドに配置され、はんだで固着される半導体チップと、
    前記リードフレームの前記半導体チップが固着された前記ダイパッド以外の箇所に固着されるＩＣチップまたは電子部品と、
    前記半導体チップ上と前記ＩＣチップまたは電子部品とに固着されるボンディングワイヤと、
    前記リードフレームの一部を露出させて封止するモールド樹脂と、
    を備え、
    前記ダイパッドの前記半導体チップが配置される箇所の近傍に帯状の凸部が配置され、
    前記凸部の高さが前記半導体チップに固着される前記ボンディングワイヤの接合部の表面高さ以上であって、該凸部の頂点が荒らされていて、
    前記半導体チップの厚さは、前記ボンディングワイヤの接合部での厚さと同等または薄くなっていて、
    前記凸部は、前記半導体チップと前記ＩＣチップまたは電子部品との間に位置し、かつ、該凸部上を前記ボンディングワイヤが横切っていることを特徴とする半導体装置。
  2. 前記半導体チップには、複数のボンディングワイヤが接続されていて、
    前記凸部の高さが、前記半導体チップに固着される前記複数のボンディングワイヤの接合部のうち、最も高い表面高さ以上である請求項１に記載の半導体装置。
  3. 前記凸部の高さが、０．３ｍｍ以上であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記凸部が、前記半導体チップを取り囲むように配置されていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記凸部の材質が、前記ダイパッドと同一であることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
  6. ダイパッドを有するリードフレームと、
    前記ダイパッドに配置され、はんだで固着される半導体チップと、
    前記リードフレームの前記半導体チップが固着された前記ダイパッド以外の箇所に固着されるＩＣチップまたは電子部品と、
    前記半導体チップ上と前記ＩＣチップまたは電子部品とに固着されるボンディングワイヤと、
    前記リードフレームの一部を露出させて封止するモールド樹脂と、
    を備え、
    前記ダイパッドの前記半導体チップが配置される箇所の近傍に帯状の凸部が配置され、
    前記凸部の高さが、前記半導体チップに固着される前記ボンディングワイヤの接合部の表面高さ以上であり、
    前記凸部は、前記半導体チップと前記ＩＣチップまたは電子部品との間に位置していて、
    前記凸部が複数設けられ、凸部と凸部の間にモールド樹脂が入り込んでいることを特徴とする半導体装置。
  7. 当該半導体装置は、イグナイタであることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
  8. リードフレームのダイパッドにはんだで半導体チップを固着し、該ダイパッドの該半導体チップが配置される箇所の近傍に配置される帯状の凸部を挟んで、該ダイパッド以外の箇所にＩＣチップまたは電子部品を固着する搭載・接合工程と、
    前記半導体チップ上と前記ＩＣチップまたは電子部品とをボンディングワイヤで固着するボンディング工程と、
    前記リードフレームの一部を露出させてモールド樹脂で封止する封止工程と、
    を含み、
    前記半導体チップの厚さを、前記ボンディングワイヤの接合部での厚さと同等または薄くし、
    前記凸部は頂点が荒らされていて、該凸部の高さを、前記半導体チップに固着される前記ボンディングワイヤの接合部の表面高さ以上にし、かつ、該凸部上を前記ボンディングワイヤが横切ることを特徴とする半導体装置の製造方法。
  9. 前記凸部を形成するための凹部を配置した上部金型と、平坦な表面の下部金型の間に金属板を挟んで第１プレス加工で前記金属板を圧縮し、該圧縮した金属板に前記凸部を形成する工程と、
    前記凸部が形成された前記圧縮された金属板を打ち抜きパターンが形成された上部金型と、打ち抜きパターンが形成された下部金型の間に挟み第２のプレス加工でリードと前記凸部が配置されたダイパットを形成する工程と、
    を含んだ工程により前記リードフレームを準備することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記凸部を形成するための凹部を配置し打ち抜きパターンが形成された上部金型と、平坦な表面で打ち抜きパターンが形成された下部金型の間に金属板を挟んで、１回のプレス加工でリードと前記凸部が配置されたダイパットを形成することにより、前記リードフレームを準備することを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 回転方向に第１凹部の溝が形成された上部圧延ロールと、表面が平坦な下部圧延ロールの間に金属板を挟んで圧延し、直線状の凸部を形成する工程と、
    前記凸部を有する圧延された金属板を打ち抜きパターンが形成された上部金型と打ち抜きパターンが形成された下部金型の間に挟みプレス加工でリードと前記凸部が配置されたダイパットを形成する工程と、
    を含んだ工程により前記リードフレームを準備することを特徴とする請求項８に記載の半導体装置の製造方法。
JP2013174807A 2013-08-26 2013-08-26 半導体装置及びその製造方法 Active JP6492391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013174807A JP6492391B2 (ja) 2013-08-26 2013-08-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013174807A JP6492391B2 (ja) 2013-08-26 2013-08-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015043380A JP2015043380A (ja) 2015-03-05
JP6492391B2 true JP6492391B2 (ja) 2019-04-03

Family

ID=52696788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013174807A Active JP6492391B2 (ja) 2013-08-26 2013-08-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6492391B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019007440A (ja) * 2017-06-27 2019-01-17 日立オートモティブシステムズ阪神株式会社 内燃機関用点火装置の製造方法
JP6886224B2 (ja) * 2017-06-27 2021-06-16 日立Ａｓｔｅｍｏ阪神株式会社 イグナイタ
JP7090579B2 (ja) * 2019-05-08 2022-06-24 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54576A (en) * 1977-06-03 1979-01-05 Hitachi Ltd Electronic parts
JPH08204083A (ja) * 1995-01-23 1996-08-09 Tokin Corp 半導体装置用リードフレーム
JP3609684B2 (ja) * 2000-03-28 2005-01-12 三洋電機株式会社 半導体装置およびその製造方法
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
JP4983571B2 (ja) * 2007-05-16 2012-07-25 株式会社デンソー 内燃機関用点火装置

Also Published As

Publication number Publication date
JP2015043380A (ja) 2015-03-05

Similar Documents

Publication Publication Date Title
WO2012157583A1 (ja) 半導体装置とその製造方法
RU2678509C1 (ru) Полупроводниковое устройство и способ изготовления полупроводникового устройства
GB2460124A (en) Printed circuit board with co-planar plate
JP5930565B1 (ja) 半導体モジュール
US11696389B2 (en) Electronic control apparatus and method for producing an electronic control apparatus
JP6492391B2 (ja) 半導体装置及びその製造方法
JP5819052B2 (ja) 半導体装置および半導体装置の製造方法
JP2018113359A (ja) 半導体装置
JP6048238B2 (ja) 電子装置
JP5452210B2 (ja) 半導体装置及びその製造方法
JP4645276B2 (ja) 半導体装置
US7560809B2 (en) Semiconductor device
US7439625B2 (en) Circuit board
JP2009094157A (ja) ヒートスプレッダ、半導体装置、電子機器、ヒートスプレッダの製造方法、及び半導体装置の製造方法
JP4765918B2 (ja) 半導体装置の製造方法
JP2009289892A (ja) かしめ結合リードフレームの製造方法
JP2012129393A (ja) 半導体装置
TWI803175B (zh) 電路基板及其製造方法
JP7103519B2 (ja) 電子モジュール
JP5477260B2 (ja) 電子装置およびその製造方法
JP5233973B2 (ja) モールドパッケージの製造方法
JP6342278B2 (ja) 半導体モジュールの製造方法
JP2009182230A (ja) 樹脂封止型半導体装置及びその製造方法
JP6844166B2 (ja) 半導体装置
JP6154987B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181127

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190218

R150 Certificate of patent or registration of utility model

Ref document number: 6492391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250