JP7103519B2 - 電子モジュール - Google Patents

電子モジュール Download PDF

Info

Publication number
JP7103519B2
JP7103519B2 JP2021528099A JP2021528099A JP7103519B2 JP 7103519 B2 JP7103519 B2 JP 7103519B2 JP 2021528099 A JP2021528099 A JP 2021528099A JP 2021528099 A JP2021528099 A JP 2021528099A JP 7103519 B2 JP7103519 B2 JP 7103519B2
Authority
JP
Japan
Prior art keywords
tip
electronic module
wiring board
lead
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021528099A
Other languages
English (en)
Other versions
JPWO2020261969A1 (ja
Inventor
尚司 安永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2020261969A1 publication Critical patent/JPWO2020261969A1/ja
Application granted granted Critical
Publication of JP7103519B2 publication Critical patent/JP7103519B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、電子モジュールに関する。
従来、配線基板に電子部品及びリードを実装し、樹脂等の封止体によって封止した電子モジュールとして、例えば特許文献１に開示されるものがある。同文献の電子モジュールは、下面に複数の電極パッドが設けられた配線基板と、電極パッドに電気的に接続されるリードと、リードを封止する封止体とを備えている。リードは、導電性の金属板を屈曲することにより構成されており、配線基板の下面と平行に延在する第１部分と、第１部分の端部から配線基板の下面と交差する方向に延びる第２部分と、第２部分の端部から第１部分と平行に延びる第３部分とを有する。第１部分は、半田等の導電性を有する接合材を介して電極パッドに接続されている。第３部分は、その上面及び側面が封止体の主面及び側面からそれぞれ露出している。これにより、リードは、電子モジュールをその外部に設けられる他の電子モジュール等に接続するための外部接続端子として機能する。
また、この電子モジュールの製造に際しては、リフローによりリードを配線基板に接続する。この工程では、電極パッドにクリーム半田を塗布した後、複数のリードが所定位置に形成された集合基板を配線基板の下面上に載置し、熱処理によりクリーム半田を溶融させてから固化させることによりリードを電極パッドに接続する。
特開２０１１－４０６０２号公報
ところで、リフローによりリードを接続する際にクリーム半田が溶融すると、リードの集合基板の重さによって、電極パッドと第１部分との間の溶融した半田が押し出される。このとき、上記従来の構成では、電極パッドに接続される第１部分が配線基板の下面と平行に延在するため、電極パッドと第１部分との間の半田全体が薄くなりやすく、リードの接合強度が低下するという問題があった。
なお、このような問題は、リフローにより集合基板を用いてリードを配線基板に接続する場合に限らず、他の方法で各リードを配線基板に接続する場合であっても、同様に生じ得る。
本開示の目的は、リードの配線基板に対する接合強度の低下を抑制できる電子モジュールを提供することにある。
本開示の一態様である電子モジュールは、主面を有し、前記主面に接合面を有する電極パッドが設けられた配線基板と、前記電極パッドに対し導電性を有する接合材を介して電気的に接続されたリードと、前記リードを封止する封止体とを備える。前記リードは、前記封止体の外部に露出する露出部と、前記露出部から前記配線基板に向かって延び且つ前記配線基板側に先端部を備える本体部とを有する。前記先端部が前記接合材を介して前記電極パッドに接続される。前記先端部の先端面は、前記先端面と前記電極パッドの接合面との間の前記接合材の前記接合面と直交する方向の厚みが不均一となるように形成された。
上記構成によれば、接合材の厚みが不均一となるように先端面が形成されているため、リードを接続する際に、例えばリードの重さにより電極パッドと本体部の先端部との間の溶融した接合材が押し出されても、平行な二面間から半田が押し出される場合と異なり、電極パッドの接合面と先端面の間の接合材全体が薄くなることを抑制できる。これにより、リードの配線基板に対する接合強度の低下を抑制できる。
本開示の一態様によれば、リードの配線基板に対する接合強度の低下を抑制できる。
一実施形態の電子モジュールを配線基板の上面側から見た斜視図。 一実施形態の電子モジュールを配線基板の下面側から見た斜視図。 一実施形態の電子モジュールの断面図であって、図１のＩＩＩ－ＩＩＩ線断面図。 一実施形態の電子モジュールにおけるリード近傍の拡大断面図。 （ａ），（ｂ）は先端面の定義を示す模式図。 一実施形態の電子モジュールにおけるリードの板厚方向と直交する断面図であって、図４のＶＩ－ＶＩ線断面図。 一実施形態のリードを成形する前の集合基板の平面図。 一実施形態の金型に載置されたリードを成形する前の集合基板の断面図。 一実施形態の金型に載置されたリードを成形する後の集合基板の断面図。 一実施形態の基板母体にリードの集合基板を載置した斜視図。 変形例の電子モジュールにおけるリードの板厚方向と直交する断面図。 変形例の電子モジュールにおけるリード近傍の拡大断面図。 変形例の電子モジュールにおけるリード近傍の拡大断面図。
以下、電子モジュールの一実施形態を図面に従って説明する。
図１～図３に示すように、電子モジュール１は、配線基板２と、配線基板２に実装される複数の電子部品３及び複数のリード４と、これら電子部品３及びリード４を封止する封止体５と、封止体５に埋設されるヒートシンク６とを備えている。
配線基板２は、四角板状に形成されている。配線基板２の上面２ａには、複数の第１電極パッド１１が設けられ、配線基板２の主面としての下面２ｂには、複数の第１電極パッド１１及び複数の第２電極パッド１２が設けられている。第１電極パッド１１は、電子部品３が電気的に接続される接続部位であり、上面２ａ及び下面２ｂにおける予め設定された所定位置に設けられている。第２電極パッド１２は、リード４が電気的に接続される接続部位であり、下面２ｂにおける予め設定された所定位置に設けられている。
本実施形態の第２電極パッド１２は長方形状に形成されており、第２電極パッド１２は、その長手方向が配線基板２の外周縁に沿うように下面２ｂに並んで設けられている。第２電極パッド１２の接合面１２ａは、凹凸のない平面状に形成されている。
配線基板２には、図示しないビア電極や配線が設けられており、第１電極パッド１１及び第２電極パッド１２に実装された所定の電子部品３及びリード４間を電気的に接続している。本実施形態の配線基板２には、ポリ塩化ビフェニル等の樹脂材料からなる樹脂基板や、低温同時焼成セラミック等のセラミック材料からなるセラミック基板を採用でき、また、配線基板２は、単層基板であっても、多層基板であってもよい。なお、上面２ａ及び下面２ｂにおける第１電極パッド１１及び第２電極パッド１２を除く部位には、図示しないレジスト層が設けられている。
複数の電子部品３には、コンデンサ、インダクタ及び抵抗等のチップ状の部品や半導体装置等が含まれる。各電子部品３は、導電性を有する接合材としての半田１３を介して電子部品３の種類に応じた所定の第１電極パッド１１に接続されている。
複数のリード４は、それぞれ銅等の金属板を屈曲した板状に形成されている。リード４は、封止体５の外部に露出する露出部２１と、露出部２１から配線基板２の位置する側に向かって延び且つ配線基板２側に先端部２３を備える本体部２２とを有している。そして、リード４は、先端部２３が導電性を有する接合材としての半田２４を介して第２電極パッド１２に接続されている。なお、リード４は、その板厚と直交する方向が配線基板２における外周縁に沿う、すなわち第２電極パッド１２の長手方向に沿う姿勢で第２電極パッド１２に接続されている。また、リード４は、配線基板２の下面２ｂからの高さが該下面２ｂに実装された電子部品３の高さよりも高くなるように形成されている。
図４に示すように、露出部２１は、本体部２２における下面２ｂと反対側の基端部２５に連続するとともに、本体部２２に対して鈍角をなすように配線基板２の位置する側に向かって屈曲した平板状に形成されている。具体的には、露出部２１は、配線基板２と略平行になるように、本体部２２に対して屈曲した平板状に形成されている。露出部２１の上面２１ａ及び側面２１ｂは、封止体５から露出している。
本体部２２は、第２電極パッド１２の接合面１２ａに対して傾斜する方向に直線的に延びた平板状に形成されている。なお、本体部２２の延在方向と接合面１２ａに対する垂線とのなす角度θ１は、３０°以下とすることが好ましい。θ１を３０°以下とすることにより、配線基板２におけるリード４の実装面積が過大になることを抑制し、電子モジュール１の高集積化を図ることができる。先端部２３における第２電極パッド１２の接合面１２ａと対向する先端面２３ａは、該先端面２３ａと接合面１２ａとの間の半田２４の接合面１２ａと直交する厚みが不均一となるように形成されている。つまり、接合面１２ａと直交する方向における半田２４の厚みが不均一となるように、先端面２３ａは形成されている。
具体的には、先端面２３ａは、本体部２２における露出部２１の上面２１ａと連続する上面２２ａ、及び本体部２２における露出部２１の下面２１ｃと連続する下面２２ｂと略直角をなす長方形状に形成されている。なお、本体部２２の上面２２ａと下面２２ｂとは互いに略平行となっている。そして、先端面２３ａは、下面２２ｂに連続する側から上面２２ａに連続する側に向かって徐々に接合面１２ａから離れるように、該接合面１２ａに対して傾斜している。換言すると、先端面２３ａは、半田２４の厚みが先端面２３ａにおける露出部２１の位置する側から露出部２１と反対側に向かって徐々に大きくなるように、接合面１２ａに対して傾斜している。なお、先端面２３ａにおける下面２２ｂに連続する側の端部での半田２４の厚みはゼロとなっていても、ゼロよりも大きくなっていてもよい。すなわち、先端面２３ａにおける下面２２ｂに連続する側の端部は、接合面１２ａに接触していても接触していなくてもよい。さらに、先端面２３ａと接合面１２ａとのなす角度θ２は、上記本体部２２の延在方向と接合面１２ａに対する垂線とのなす角度θ１と略等しい。
ここで、図５（ａ）及び図５（ｂ）に示すように、先端面２３ａは、リード４の製造方法に応じて、厳密には平面状とはならないことがあるため、次のように先端面２３ａを定義する。後述するように、素材となる金属板からリード４となるリード素材部４３を打ち抜きにより成形する場合、例えば図５（ａ）に示すように、先端面２３ａにバリＢが生じることがある。この場合には、上面２２ａの先端位置Ｐ１と、バリＢを無視して下面２２ｂを直線的に延長した仮想的な下面２２ｂの先端位置Ｐ２とを結ぶ直線を先端面２３ａの断面を示す線とする。また、素材となる金属板をエッチングにより溶解してリード４となるリード素材部４３を成形する場合、例えば図５（ｂ）に示すように、先端面２３ａが湾曲面となる。この場合には、上面２２ａの先端位置Ｐ１と下面２２ｂの先端位置Ｐ２とを結ぶ直線を先端面２３ａの断面を示す線とする。
また、本実施形態のリード４は、後述するようにリード素材部４３を屈曲して成形するため、先端面２３ａは、該先端面２３ａにおける下面２２ｂに連続する側が凸となるように傾斜することがある。そのため、先端面２３ａと接合面１２ａとのなす角度θ２を、上記角度θ１と等しくなるように形成しても、角度θ２が数°程度、角度θ１よりも大きくなることがある。
図６に示すように、先端部２３には、先端面２３ａ及び本体部２２の側面２２ｃを含むように切り欠いた切欠き３１が形成されている。なお、側面２２ｃは、本体部２２の板厚方向と直交する方向の両側に位置する面であり、それぞれ上面２２ａ及び下面２２ｂと略直交する。本実施形態の先端部２３には、板厚方向と直交する方向の両側にそれぞれ切欠き３１が形成されている。切欠き３１は、先端部２３の板厚方向に貫通しており、板厚方向から見て扇形状に形成されている。半田２４は、切欠き３１を埋めるように濡れ上がっており、フィレットを形成している。
図２及び図３に示すように、封止体５は、エポキシ樹脂等の絶縁性の樹脂材料により構成されている。封止体５は、配線基板２の下面２ｂの全体を覆うとともに、露出部２１の上面２１ａと面一になる主面５ａ及び側面２１ｂと面一になる側面５ｂを有する直方体状に形成されており、電子部品３全体をその内部に封止している。これにより、露出部２１の上面２１ａ及び側面２１ｂは、封止体５から露出している。そして、電子モジュール１を他の配線基板等に実装する際には、上面２１ａ及び側面２１ｂが導電性を有する接合材を介して当該他の配線基板に接続される。つまり、リード４は、電子モジュール１を外部に設けられる他の電子モジュール等に接続するための外部接続端子として機能する。
ヒートシンク６は、銅等の金属材料により構成されている。ヒートシンク６は、配線基板２よりも一回り小さな長方形板状に形成されており、その四隅から放射状に延びる脚部を有している。ヒートシンク６は、封止体５の主面５ａと面一になるように、封止体５に埋設されている。
次に、本実施形態の電子モジュール１の製造について、リード４の成形を中心に説明する。ここでは、説明の便宜上、２つの電子モジュール１を同時に製造する場合について説明するが、単一の電子モジュール１を１つずつ製造する場合や、３つ以上の電子モジュール１を同時に製造する場合であっても、同様に製造することが可能である。
図７に示すように、リード４は、銅等の金属板からなる集合基板４１を用いて製造される。集合基板４１は、同時に製造する電子モジュール１の数と等しいフレーム部４２を有している。各フレーム部４２は、配線基板２に応じた四角枠状に形成されており、隣り合うフレーム部４２間の一辺は共通化されている。また、集合基板４１は、フレーム部４２に接続されたリード素材部４３及びヒートシンク素材部４４を有している。各フレーム部４２には、製造される電子モジュール１が有するリード４と同数のリード素材部４３が、配線基板２の第２電極パッド１２に対応する位置に形成されている。リード素材部４３は、細長い板状に形成されるとともに、その先端部には、リード４の切欠き３１と同形状の切欠きが形成されている。ヒートシンク素材部４４は、ヒートシンク６と同形状に形成されている。
このような集合基板４１は、一枚の金属板に対して打ち抜き又はエッチングを行うことにより、フレーム部４２、リード素材部４３及びヒートシンク素材部４４を形成することにより製造される。
続いて、図８に示すように、集合基板４１を支持金型５１上に載置し、押さえ金型５２により集合基板４１を支持金型５１との間で挟み込む。支持金型５１は、フレーム部４２と同様に、四角枠状に形成されている。支持金型における集合基板４１を載置する載置面５１ａは凹凸のない平面状に形成されるとともに、載置面５１ａの幅は、フレーム部４２の幅よりも大きく形成されている。これにより、載置面５１ａは、フレーム部４２の全体及びリード素材部４３の基端部に当接する。支持金型５１の側面５１ｂは、載置面５１ａに対して直角をなす平面状に形成されている。押さえ金型５２は、支持金型５１と略同形状に形成されている。そして、集合基板４１を載置面５１ａ上に載置し、押さえ金型５２により集合基板４１を挟んだ状態で、パンチ等からなるプレス金型５３を用い、プレス加工によってリード素材部４３における載置面５１ａから突出した部分を側面５１ｂに沿うように屈曲させる。
これにより、図９に示すように、リード素材部４３の基端部はフレーム部４２と平行なままの状態で、リード素材部４３の先端側が屈曲する。このとき、リード素材部４３の先端側は、その弾性変形分が復元することで、基端部に対する角度が鈍角をなすように傾斜する。なお、リード素材部４３をフレーム部４２から切り離した後の基端部が露出部２１となり、屈曲された先端側の部分が本体部２２となる。
続いて、図１０に示すように、集合基板４１を基板母体６１に接続する。基板母体６１は、同時に製造する電子モジュール１の数と同数の配線基板２が一体化されたものである。集合基板４１を配線基板２に接続する際には、まず配線基板２の第２電極パッド１２にクリーム半田を塗布し、リード素材部４３の先端部、すなわちリード４の先端部２３が対応する第２電極パッド１２上に配置されるように、集合基板４１を基板母体６１上に載置する。なお、電子部品３は、集合基板４１を基板母体６１上に載置する前に実装しても、集合基板４１を基板母体６１に接続した後に実装してもよい。そして、熱処理によりクリーム半田を溶融させてから固化させることによりリード素材部４３を第２電極パッド１２に接続する。その後、封止体５を形成し、フレーム部４２からリード素材部４３及びヒートシンク素材部４４を切り離すとともに、基板母体６１から各配線基板２を切り離すことにより、電子モジュール１が製造される。
次に、本実施形態の作用及び効果について説明する。
（１）リード４は、封止体５の外部に露出する露出部２１と、露出部２１から配線基板２に向かって延び且つ配線基板２側に先端部２３を備える本体部２２とを有し、本体部２２における配線基板２の位置する側の先端部２３が半田２４を介して第２電極パッド１２に接続される。そして、先端部２３の先端面２３ａは、該先端面２３ａと第２電極パッド１２の接合面１２ａとの間の半田２４の該接合面１２ａと直交する方向の厚みが不均一となるように形成されている。そのため、リード４を接続する際に、例えば集合基板４１の重さにより第２電極パッド１２と先端部２３との間の溶融した半田２４が押し出されても、平行な二面間から半田が押し出される場合と異なり、接合面１２ａと先端面２３ａの間の半田２４全体が薄くなることを抑制できる。これにより、リード４の配線基板２に対する接合強度の低下を抑制できる。また、例えばリード４に接合面１２ａと平行に延びる部分を設け、当該部分を接続する場合に比べ、先端面２３ａを接合面１２ａに接続することで、リード４の実装面積を小さくすることができる。
（２）本体部２２が接合面１２ａに対して傾斜する方向に延在し、露出部２１は、本体部２２の基端部２５に連続するとともに、本体部２２に対して鈍角をなすように配線基板２の位置する側に向かって屈曲する。そのため、本実施形態のように、リード４をプレス加工等により金属板の一部を屈曲することで製造する場合に、成型後のリード素材部４３、すなわちリード４を支持金型５１から容易に取り外すことができる。
そして、先端面２３ａは、該先端面２３ａと接合面１２ａとの間の半田２４の厚みが先端面２３ａにおける露出部２１の位置する側から該露出部２１と反対側に向かって徐々に大きくなるように、接合面１２ａに対して傾斜する。ここで、先端面２３ａが本体部２２の延在方向と略直交する平面であれば、露出部２１が配線基板２に対して略平行な姿勢となるようにリード４を下面２ｂ上に配置するのみで、先端面２３ａは、接合面１２ａとの間の隙間が露出部２１の位置する側から該露出部２１と反対側に向かって徐々に大きくなるように、該接合面１２ａに対して傾斜する。したがって、例えば先端面２３ａに対して凹凸等を形成する加工を別途施さなくても、先端面２３ａと接合面１２ａとの間の半田２４の厚みを不均一とすることができ、リード４を容易に製造できる。
（３）接合面１２ａと先端面２３ａとのなす角度θ２は、本体部２２の延在方向と接合面１２ａに対する垂線とのなす角度θ１と略等しいため、本体部２２の第２電極パッド１２に対する傾斜度合いを見ることで、容易に先端面２３ａの接合面１２ａに対する傾斜度合いを把握することができる。
（４）先端部２３には、本体部２２の側面２２ｃ及び先端面２３ａを含むように切り欠いた切欠き３１が形成されているため、半田２４が切欠き３１の内面に濡れ上がることで、フィレットを形成でき、リード４の配線基板２に対する接合強度を好適に高めることができる。また、フィレットが切欠き３１内に形成されるため、リード４の実装面積が大きくなることを抑制でき、配線基板２の高集積化を図ることができる。
本実施形態は、以下のように変更して実施することができる。本実施形態及び以下の変形例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・上記実施形態では、リード４を板状に形成したが、これに限らず、例えば四角柱状に形成してもよく、その形状は適宜変更可能である。また、リード４を屈曲した形状とせず、本体部２２の基端部２５が封止体５の外部に露出するようにしてもよい。なお、この場合には、基端部２５が露出部として機能する。
・上記実施形態では、本体部２２が接合面１２ａに対して傾斜する方向に延在していたが、これに限らず、先端面２３ａと接合面１２ａとの間の半田２４の厚みが不均一となれば、例えば本体部２２が接合面１２ａに対して直交する方向に延在していてもよい。
・上記実施形態では、切欠き３１を扇形状に形成したが、これに限らず、例えば図１１に示すように、三角形状に形成してもよく、その形状は適宜変更可能である。また、先端部２３における板厚方向と直交する方向のいずれか一方にのみ切欠き３１を形成してもよく、さらに先端部２３に切欠き３１を形成しなくてもよい。
・上記実施形態において、接合面１２ａと先端面２３ａとのなす角度θ２が本体部２２の延在方向と接合面１２ａに対する垂線とのなす角度θ１と異なっていてもよい。
・上記実施形態では、先端面２３ａを半田２４の厚みが先端面２３ａにおける露出部２１の位置する側から該露出部２１と反対側に向かって徐々に大きくなるように、接合面１２ａに対して傾斜させた。しかし、これに限らず、例えば図１２に示すように、先端面２３ａを半田２４の厚みが先端面２３ａにおける露出部２１と反対側から該露出部２１の位置する側に向かって徐々に大きくなるように、接合面１２ａに対して傾斜させてもよい。また、先端面２３ａ全体を接合面１２ａに対して傾斜させなくてもよく、例えば図１３に示すように、先端面２３ａにおける本体部２２の板厚方向中央において、半田２４の厚みが最も小さく、板厚方向両側に向かって徐々に大きくなるように、先端面２３ａを形成してもよい。
・上記実施形態において、電子モジュール１がヒートシンク６を備えない構成としてもよい。
・上記実施形態では、導電性を有する接合材として半田１３，２４を用いたが、これに限らず、例えば銀ペースト等の他の接合材を用いてもよい。
θ１，θ２…角度、１…電子モジュール、２…配線基板、２ａ…上面、２ｂ…下面、３…電子部品、４…リード、５…封止体、１１…第１電極パッド、１２…第２電極パッド、１２ａ…接合面、２１…露出部、２２…本体部、２２ａ…上面、２２ｂ…下面、２２ｃ…側面、２３…先端部、２３ａ…先端面、２４…半田、２５…基端部、３１…切欠き。

Claims (4)

  1. 主面を有し、前記主面に接合面を有する電極パッドが設けられた配線基板と、
    前記電極パッドに対し導電性を有する接合材を介して電気的に接続されたリードと、
    前記リードを封止する封止体とを備えた電子モジュールであって、
    前記リードは、
    前記封止体の外部に露出する露出部と、
    前記露出部から前記配線基板に向かって延び且つ前記配線基板側に先端部を備える本体部とを有し、
    前記先端部が前記接合材を介して前記電極パッドに接続され、
    前記先端部の先端面は、前記先端面と前記電極パッドの接合面との間の前記接合材の前記接合面と直交する方向の厚みが不均一となるように形成された電子モジュール。
  2. 請求項１に記載の電子モジュールにおいて、
    前記本体部は、前記接合面に対して傾斜する方向に延在し、
    前記露出部は、前記本体部における前記主面と反対側の基端部に連続するとともに、前記本体部に対して鈍角をなすように前記配線基板の位置する側に向かって屈曲しており、
    前記先端面は、該先端面と前記接合面との間の前記接合材の前記厚みが前記先端面における前記露出部の位置する側から該露出部と反対側に向かって徐々に大きくなるように、前記接合面に対して傾斜する電子モジュール。
  3. 請求項２に記載の電子モジュールにおいて、
    前記接合面と前記先端面とのなす角度は、前記本体部の延在方向と前記接合面に対する垂線とのなす角度と等しい電子モジュール。
  4. 請求項１～３のいずれか一項に記載の電子モジュールにおいて、
    前記先端部には、前記本体部の側面及び前記先端面を含むように切り欠いた切欠きが形成された電子モジュール。
JP2021528099A 2019-06-24 2020-06-09 電子モジュール Active JP7103519B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019116764 2019-06-24
JP2019116764 2019-06-24
PCT/JP2020/022599 WO2020261969A1 (ja) 2019-06-24 2020-06-09 電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2020261969A1 JPWO2020261969A1 (ja) 2020-12-30
JP7103519B2 true JP7103519B2 (ja) 2022-07-20

Family

ID=74059703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021528099A Active JP7103519B2 (ja) 2019-06-24 2020-06-09 電子モジュール

Country Status (4)

Country Link
US (1) US20220093502A1 (ja)
JP (1) JP7103519B2 (ja)
CN (1) CN113748510B (ja)
WO (1) WO2020261969A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093872A (ja) 2003-09-19 2005-04-07 Shinko Electric Ind Co Ltd リードピン及びリードピン付き配線基板
JP2011040602A (ja) 2009-08-12 2011-02-24 Renesas Electronics Corp 電子装置およびその製造方法
JP2014239379A (ja) 2013-06-10 2014-12-18 太陽誘電株式会社 モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326237A (ja) * 2000-05-15 2001-11-22 Apic Yamada Corp 樹脂封止方法
JP3428591B2 (ja) * 2001-06-27 2003-07-22 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP5122835B2 (ja) * 2007-02-27 2013-01-16 ローム株式会社 半導体装置、リードフレームおよび半導体装置の製造方法
CN102577643B (zh) * 2009-09-16 2015-11-25 株式会社村田制作所 电子部件内置模块
JP5425584B2 (ja) * 2009-10-15 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102648671A (zh) * 2009-12-09 2012-08-22 株式会社村田制作所 电子部件内置树脂基板及电子电路模块
JP5789431B2 (ja) * 2011-06-30 2015-10-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5422830B2 (ja) * 2012-09-27 2014-02-19 新光電気工業株式会社 リードピン付配線基板及びその製造方法
JP2014146649A (ja) * 2013-01-28 2014-08-14 Renesas Electronics Corp 半導体装置の製造方法
EP3018712B1 (en) * 2013-07-05 2021-09-01 Renesas Electronics Corporation Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093872A (ja) 2003-09-19 2005-04-07 Shinko Electric Ind Co Ltd リードピン及びリードピン付き配線基板
JP2011040602A (ja) 2009-08-12 2011-02-24 Renesas Electronics Corp 電子装置およびその製造方法
JP2014239379A (ja) 2013-06-10 2014-12-18 太陽誘電株式会社 モジュール

Also Published As

Publication number Publication date
CN113748510B (zh) 2024-03-08
WO2020261969A1 (ja) 2020-12-30
US20220093502A1 (en) 2022-03-24
CN113748510A (zh) 2021-12-03
JPWO2020261969A1 (ja) 2020-12-30

Similar Documents

Publication Publication Date Title
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
JP2004055889A (ja) 固体電解コンデンサ
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
US20230207432A1 (en) Semiconductor device and method for manufacturing the same
JP5819052B2 (ja) 半導体装置および半導体装置の製造方法
JP6048238B2 (ja) 電子装置
JP5498604B1 (ja) 固体撮像素子用中空パッケージ
JP7103519B2 (ja) 電子モジュール
JP7173487B2 (ja) 半導体装置
WO2020110578A1 (ja) モジュール
JP7075810B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP2008270301A (ja) 半導体装置
JP2020188127A (ja) 配線基板、電子装置、及び配線基板の製造方法
JP2022168158A (ja) 半導体装置
JP7182712B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP4942452B2 (ja) 回路装置
JP5673123B2 (ja) モジュール基板及びモジュール基板の製造方法
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
JP6838961B2 (ja) 配線基板およびその製造方法
JP2004087717A (ja) 電子部品
TWI814424B (zh) 薄型化半導體封裝件及其封裝方法
JP3842683B2 (ja) 多数個取り配線基板
JP2012227320A (ja) 半導体装置
JP7215344B2 (ja) 半導体装置
US20220301984A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220620

R150 Certificate of patent or registration of utility model

Ref document number: 7103519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150