JP6844166B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6844166B2 JP6844166B2 JP2016181106A JP2016181106A JP6844166B2 JP 6844166 B2 JP6844166 B2 JP 6844166B2 JP 2016181106 A JP2016181106 A JP 2016181106A JP 2016181106 A JP2016181106 A JP 2016181106A JP 6844166 B2 JP6844166 B2 JP 6844166B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor device
- installation area
- semiconductor element
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 121
- 238000009434 installation Methods 0.000 claims description 43
- 238000007789 sealing Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 12
- 230000000630 rising effect Effects 0.000 claims description 5
- 230000001154 acute effect Effects 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 40
- 239000011347 resin Substances 0.000 description 22
- 229920005989 resin Polymers 0.000 description 22
- 230000017525 heat dissipation Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- PEEHTFAAVSWFBL-UHFFFAOYSA-N Maleimide Chemical compound O=C1NC(=O)C=C1 PEEHTFAAVSWFBL-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 150000002989 phenols Chemical class 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体装置に関する。
半導体装置は、パワー半導体素子と、パワー半導体素子がハンダを介して配置されるダイパッドと、パワー半導体素子とワイヤで電気的に接続されるリードフレームとを有している。そして、半導体装置は、パワー半導体素子と、ダイパッドと、リードフレームのワイヤの接続箇所とが封止樹脂により封止されている（例えば、特許文献１参照）。
このような半導体装置は、自動車のエンジンルーム等の温度変化が大きい環境で利用されるため、冷熱変化に対する信頼性が要求される。
そこで、例えば、パワー半導体素子とダイパッドとの間のハンダの厚さを厚くすることが行われる。これにより、温度変化に応じてパワー半導体素子とダイパッドとの熱膨張係数差によりハンダに熱応力が発生しても、厚いハンダは熱応力に対して持ちこたえることができる。したがって、ハンダに対するクラックの発生等を抑制することができ、パワー半導体素子とダイパッドとの接合箇所の信頼性の向上が図られている。
そこで、例えば、パワー半導体素子とダイパッドとの間のハンダの厚さを厚くすることが行われる。これにより、温度変化に応じてパワー半導体素子とダイパッドとの熱膨張係数差によりハンダに熱応力が発生しても、厚いハンダは熱応力に対して持ちこたえることができる。したがって、ハンダに対するクラックの発生等を抑制することができ、パワー半導体素子とダイパッドとの接合箇所の信頼性の向上が図られている。
しかし、パワー半導体素子とダイパッドとの間のハンダの厚さを厚くする場合、パワー半導体素子の設置領域にハンダを塗布すると、流動性があるハンダはこの設置領域外に濡れ広がってしまう。このため、ハンダが薄くなってしまい、また、設置領域に設置するパワー半導体素子の位置がずれてしまう。パワー半導体素子にワイヤボンディングを行うワイヤボンディング装置は、このようなパワー半導体素子の位置を適切に認識することができなくなってしまうおそれがある。
また、濡れ広がったハンダがリードフレームの側面に付着すると、リードフレームに電気的特性不良を生じさせるおそれがある。
本発明は、このような点に鑑みてなされたものであり、ハンダの濡れ広がりを防止して、信頼性の低下を抑制することができる半導体装置を提供することを目的とする。
本発明は、このような点に鑑みてなされたものであり、ハンダの濡れ広がりを防止して、信頼性の低下を抑制することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、半導体素子と、前記半導体素子が接合材を介して設置される設置領域を備えるダイパッドと、を有し、前記ダイパッドは前記設置領域の周囲に、前記ダイパッドからの立ち上がりの角度を鋭角に切り起こした切り起こし部が形成されて、前記接合材が前記半導体素子及び前記設置領域の間から前記半導体素子及び前記切り起こし部の間に及んでいる、半導体装置が提供される。
開示の技術によれば、半導体装置の信頼性の低下を抑制することができる。
以下、図面を参照して、実施の形態について説明する。
半導体装置について、図１及び図２を用いて説明する。
図１は、実施の形態の半導体装置の上面図であり、図２は、実施の形態の半導体装置の断面図である。
半導体装置について、図１及び図２を用いて説明する。
図１は、実施の形態の半導体装置の上面図であり、図２は、実施の形態の半導体装置の断面図である。
なお、図２は、図１の一点鎖線Ｙ−Ｙにおける断面図を表している。
半導体装置１は、半導体素子５０と、半導体素子５０がハンダ４０を介して設置される設置領域１０ａを備えるダイパッド１０と、ダイパッド１０に一体的に形成されるリードフレーム２０ａ〜２０ｄと、を有している。そして、半導体装置１は、半導体素子５０の主電極とワイヤ６０ａ〜６０ｄで電気的にそれぞれ接続されたリードフレーム３０ａ〜３０ｄを有している。このような半導体装置１は、これらの構成が封止樹脂７０で封止されている。
半導体装置１は、半導体素子５０と、半導体素子５０がハンダ４０を介して設置される設置領域１０ａを備えるダイパッド１０と、ダイパッド１０に一体的に形成されるリードフレーム２０ａ〜２０ｄと、を有している。そして、半導体装置１は、半導体素子５０の主電極とワイヤ６０ａ〜６０ｄで電気的にそれぞれ接続されたリードフレーム３０ａ〜３０ｄを有している。このような半導体装置１は、これらの構成が封止樹脂７０で封止されている。
半導体素子５０は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等である。
ダイパッド１０は、導電性並びに放熱性に優れた、金、銀、銅、アルミニウム等の金属により構成されている。ダイパッド１０の略中央部には、半導体素子５０が設置される設置領域１０ａが設けられている。ダイパッド１０は、半導体素子５０の設置領域１０ａの周囲に、切り起こした切り起こし部１１ａ〜１１ｄが形成されている。図１に示されるように、上面視で方形状の設置領域１０ａの各辺にそれぞれ切り起こし部１１ａ〜１１ｄが形成されている。さらに、このような切り起こし部１１ａ〜１１ｄは、図２に示されるように、設置領域１０ａの辺に接合して、この接合箇所を支点として所定角度立ち上がっている。また、切り起こし部１１ａ〜１１ｄが切り起こされた箇所には、切り欠き部１２ａ〜１２ｄが形成されている。なお、切り起こし部１１ａ〜１１ｄの詳細については後述する。
また、ダイパッド１０の切り起こし部１１ａ〜１１ｄが四方に形成された設置領域１０ａには、ハンダ４０が塗布されて、当該ハンダ４０を介して半導体素子５０が配置されている。
リードフレーム２０ａ〜２０ｄは、ダイパッド１０と同様の材質により構成されている。このようなリードフレーム２０ａ〜２０ｄは、図１に示されるように、ダイパッド１０に一体的に形成されている。
リードフレーム３０ａ〜３０ｄは、ダイパッド１０と同様の材質により構成されている。リードフレーム３０ａ〜３０ｄは、図１に示されるように、ダイパッド１０に対向して配置している。
また、封止樹脂７０が、半導体素子５０と、ダイパッド１０と、リードフレーム２０ａ〜２０ｄの一部と、リードフレーム３０ａ〜３０ｄのワイヤ６０ａ〜６０ｄの接続部分とワイヤ６０ａ〜６０ｄとを封止している。このような封止樹脂７０は、例えば、エポキシ樹脂、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の樹脂である。
次に、このような半導体装置１の製造方法について、図３〜図５を用いて説明する。
図３は、実施の形態のプレス加工された半導体装置のダイパッド及びリードフレームを示す図である。
図３は、実施の形態のプレス加工された半導体装置のダイパッド及びリードフレームを示す図である。
図４は、実施の形態の半導体装置のダイパッド及びリードフレームの断面図である。
図５は、実施の形態の半導体装置の切り起こし部が形成されたダイパッド及びリードフレームの断面図である。
図５は、実施の形態の半導体装置の切り起こし部が形成されたダイパッド及びリードフレームの断面図である。
なお、図４は、図３の一点鎖線Ｙ−Ｙにおける断面図をそれぞれ表しており、図５は、図３の一点鎖線Ｙ−Ｙに対応する箇所の断面図をそれぞれ表している。
まず、金、銀、銅、アルミニウム等の金属で構成された平板材を用意する。この平板材の厚さｔは、０．１ｍｍ以上、０．２ｍｍ以下であり、例えば、０．１５ｍｍである。
まず、金、銀、銅、アルミニウム等の金属で構成された平板材を用意する。この平板材の厚さｔは、０．１ｍｍ以上、０．２ｍｍ以下であり、例えば、０．１５ｍｍである。
また、開口部１３ａ〜１３ｄが形成されたダイパッド１０と、リードフレーム２０ａ〜２０ｄ，３０ａ〜３０ｄとに対応した金型を備えるプレス装置が、平板材に対してプレス加工を行う。これにより、図３に示されるような、後に半導体素子５０が設定される設置領域１０ａの周囲に開口部１３ａ〜１３ｄが形成され、リードフレーム２０ａ〜２０ｄが一体的に形成されたダイパッド１０と、リードフレーム３０ａ〜３０ｄとが得られる。
なお、開口部１３ａ〜１３ｄの内側（設置領域１０ａ側）は切り起こし部１１ａ〜１１ｄに対応する。プレス加工後の段階では、まだ、図４に示す切り起こし部１１ｃ，１１ｄのように、切り起こし部１１ａ〜１１ｄが形成されておらず、また、リードフレーム２０ａ〜２０ｄ，３０ａ〜３０ｄに湾曲が付加されていない状態である。
また、図３に示されるように、設置領域１０ａの（図３中左上の）角部から、開口部１３ａの一方（当該角部から近い方）の端部までの距離ｓ１は、ダイパッド１０の厚さｔ以上であり、好ましくは、ダイパッドの厚さｔの２倍以上である。さらに、開口部１３ａの一方の端部から、切り起こし部１１ａの一方（開口部１３ａの一方の端部の近い方）の端部までの距離ｓ２も、ダイパッド１０の厚さｔ以上であり、好ましくは、ダイパッドの厚さｔの２倍以上である。
なお、開口部１３ａの他方の端部と切り起こし部１１ａの他方の端部とに関する距離ｓ１，ｓ２についても、上記と同様に、ダイパッド１０の厚さｔ以上であり、好ましくは、ダイパッドの厚さｔの２倍以上である。
さらに、開口部１３ａに限らず、設置領域１０ａの各角部から開口部１３ｂ〜１３ｄ（及び切り起こし部１１ｂ〜１１ｄ）に関する上記距離ｓ１，ｓ２も、ダイパッド１０の厚さｔ以上であり、好ましくは、ダイパッドの厚さｔの２倍以上である。
また、図３に示されるように、開口部１３ａ〜１３ｄの長手方向の辺と、この辺に対向するダイパッド１０の辺との距離Ｌ１〜Ｌ４もまた、ダイパッド１０の厚さｔ以上であり、好ましくは、ダイパッドの厚さｔの２倍以上である。
このようにダイパッド１０において、開口部１３ａ〜１３ｄに対して距離ｓ１，ｓ２及び距離Ｌ１〜Ｌ４を設定することで、ダイパッド１０から設置領域１０ａが分離しない程度の強度を保つことができる。
次いで、このようなダイパッド１０の開口部１３ａ〜１３ｄの切り起こし部１１ａ〜１１ｄを、切り起こし部１１ａ〜１１ｄの設置領域１０ａの各辺の連結部分を支点にして、所定角度立ち上げる。
例えば、図５に示されるように、開口部１３ｃ，１３ｄの切り起こし部１１ｃ，１１ｄを立ち上げる。この際、切り起こし部１１ｃ，１１ｄの立ち上がり角度ａに対する正弦の値である高さＨは、後の工程で塗布するハンダ４０の高さ以上であって、当該ハンダ４０上に配置される半導体素子５０の厚さ以下となるような立ち上がり角度ａとする。立ち上がり角度ａは、ロスがなく立ち上がり、加工しやすい角度であることが望ましい。
ダイパッド１０では、例えば、図５に示されるように、開口部１３ｃ，１３ｄから切り起こし部１１ｃ，１１ｄを立ち上げると、開口部１３ｃ，１３ｄの切り起こし部１１ｃ，１１ｄの元の箇所に切り欠き部１２ｃ，１２ｄが構成される。開口部１３ｃ，１３ｄに限らず、開口部１３ａ，１３ｂも同様に、切り起こし部１１ａ，１１ｂを立ち上げると、切り欠き部１２ａ，１２ｂが構成される。
そして、リードフレーム２０ａ〜２０ｄ，３０ａ〜３０ｄを所望の形状に湾曲する（図５では図示を省略）。
次いで、ダイパッド１０の切り起こし部１１ａ〜１１ｄが形成された設置領域１０ａにハンダ４０を塗布して、ハンダ４０上に半導体素子５０を設置して、ダイパッド１０上に半導体素子５０を固着する。
次いで、ダイパッド１０の切り起こし部１１ａ〜１１ｄが形成された設置領域１０ａにハンダ４０を塗布して、ハンダ４０上に半導体素子５０を設置して、ダイパッド１０上に半導体素子５０を固着する。
ボンディング装置がワイヤボンディングを行って、半導体素子５０の主電極と、リードフレーム３０ａ〜３０ｄとをワイヤ６０ａ〜６０ｄで電気的に接続する。
リードフレーム２０ａ〜２０ｄが一体的に形成され、半導体素子５０が固着されたダイパッド１０と、半導体素子５０とワイヤ６０ａ〜６０ｄで電気的に接続されたリードフレーム３０ａ〜３０ｄとを所定の金型にセットする。そして、トランスファー成型により半導体素子５０、ダイパッド１０、ワイヤ６０ａ〜６０ｄ等を封止樹脂７０で封止する。
リードフレーム２０ａ〜２０ｄが一体的に形成され、半導体素子５０が固着されたダイパッド１０と、半導体素子５０とワイヤ６０ａ〜６０ｄで電気的に接続されたリードフレーム３０ａ〜３０ｄとを所定の金型にセットする。そして、トランスファー成型により半導体素子５０、ダイパッド１０、ワイヤ６０ａ〜６０ｄ等を封止樹脂７０で封止する。
以上により、図１及び図２に示される半導体装置１を得ることができる。
ここで、半導体装置１に対する参考例の半導体装置について、図６を用いて説明する。
図６は、参考例の半導体装置の上面図である。
ここで、半導体装置１に対する参考例の半導体装置について、図６を用いて説明する。
図６は、参考例の半導体装置の上面図である。
また、半導体装置２は、半導体装置１と同様の構成には、同様の符号を付している。
半導体装置２は、半導体素子５０と、半導体素子５０がハンダ４０を介して設置されるダイパッド１０と、ダイパッド１０に一体的に形成されるリードフレーム２０ａ〜２０ｄと、を有している。そして、半導体装置２は、半導体素子５０の主電極とワイヤ６０ａ〜６０ｄで電気的にそれぞれ接続されるリードフレーム３０ａ〜３０ｄを有している。このような半導体装置２は、これらの構成が封止樹脂７０で封止されている。
半導体装置２は、半導体素子５０と、半導体素子５０がハンダ４０を介して設置されるダイパッド１０と、ダイパッド１０に一体的に形成されるリードフレーム２０ａ〜２０ｄと、を有している。そして、半導体装置２は、半導体素子５０の主電極とワイヤ６０ａ〜６０ｄで電気的にそれぞれ接続されるリードフレーム３０ａ〜３０ｄを有している。このような半導体装置２は、これらの構成が封止樹脂７０で封止されている。
すなわち、半導体装置２は、半導体装置１と異なり、切り起こし部１１ａ〜１１ｄが形成されておらず、ダイパッド１０に対してハンダ４０が直接塗布されている。
このような半導体装置２では、ダイパッド１０に塗布されたハンダ４０が、図６に示されるように、ダイパッド１０上で濡れ広がってしまう。このため、ハンダ４０上の半導体素子５０の位置がずれてしまうおそれがある。半導体素子５０の主電極にワイヤ６０ａ〜６０ｄをワイヤボンディングするボンディング装置は、半導体素子５０の位置がずれてしまうと、半導体素子５０に対するボンディング位置を適切に認識することができなくなってしまう。このため、半導体素子５０に対するワイヤボンディングの位置の精度が低下してしまい、適切にワイヤボンディングを行うことができなくなるおそれがある。
このような半導体装置２では、ダイパッド１０に塗布されたハンダ４０が、図６に示されるように、ダイパッド１０上で濡れ広がってしまう。このため、ハンダ４０上の半導体素子５０の位置がずれてしまうおそれがある。半導体素子５０の主電極にワイヤ６０ａ〜６０ｄをワイヤボンディングするボンディング装置は、半導体素子５０の位置がずれてしまうと、半導体素子５０に対するボンディング位置を適切に認識することができなくなってしまう。このため、半導体素子５０に対するワイヤボンディングの位置の精度が低下してしまい、適切にワイヤボンディングを行うことができなくなるおそれがある。
また、ハンダ４０が濡れ広がってしまうために、ハンダ４０の厚さにばらつきが生じてしまう。このため、半導体素子５０の放熱性にもむらが生じてしまい、半導体装置２の放熱性が低下してしまうおそれがある。
ハンダ４０の濡れ広がりが、リードフレーム２０ａ〜２０ｄの側面まで及ぶと、リードフレーム２０ａ〜２０ｄと外部電極との電気的な接続に接続不良が発生してしまうおそれがある。
また、ダイパッド１０、半導体素子５０、リードフレーム２０ａ〜２０ｄ，３０ａ〜３０ｄ等を封止する封止樹脂７０は、これらの構成に対する密着性に優れているものの、ハンダ４０との密着性は優れていない。したがって、ハンダ４０が濡れ広がると、ハンダ４０と封止樹脂７０との接触面積が増加して、封止樹脂７０は、ハンダ４０と密着した箇所が隙間となってしまう。この隙間から封止樹脂７０にクラック等が入り込んでしまうおそれがあり、半導体装置２の信頼性の低下を招いてしまう。
一方、半導体装置１は、半導体素子５０と、半導体素子５０がハンダ４０を介して設置される設置領域１０ａを備えるダイパッド１０と、ダイパッド１０に一体的に形成されるリードフレーム２０ａ〜２０ｄと、を有している。さらに、半導体装置１は、半導体素子５０の主電極とワイヤ６０ａ〜６０ｄで電気的にそれぞれ接続されるリードフレーム３０ａ〜３０ｄを有して、これらの構成が封止樹脂７０で封止されている。そして、半導体装置１では、ダイパッド１０の設置領域１０ａの周囲に、切り起こした切り起こし部１１ａ〜１１ｄが形成されている。
このため、設置領域１０ａに塗布したハンダ４０は、切り起こし部１１ａ〜１１ｄにより、設置領域１０ａからの濡れ広がりが抑制される。したがって、設置領域１０ａにハンダ４０を介して設置される半導体素子５０の位置ずれを防止することができる。したがって、ボンディング装置は半導体素子５０に対するボンディング位置を適切に認識でき、半導体素子５０に対してワイヤ６０ａ〜６０ｄを正常にボンディングすることができる。
切り起こし部１１ａ〜１１ｄによりハンダ４０の濡れ広がりが防止されるために、ハンダ４０の厚さを均一に維持することができる。このため、半導体素子５０が均一に放熱されて、半導体装置１の信頼性の低下を抑制することができる。
さらには、ハンダ４０がリードフレーム２０ａ〜２０ｄの側面まで及ぶことも防止されるために、リードフレーム２０ａ〜２０ｄと外部電極と接続不良の発生を抑制することができる。
また、既述の通り、ハンダ４０は切り起こし部１１ａ〜１１ｄにより設置領域１０ａに留まり、設置領域１０ａから濡れ広がることが防止される。したがって、ダイパッド１０、半導体素子５０、リードフレーム２０ａ〜２０ｄ，３０ａ〜３０ｄ等を封止する封止樹脂７０は、封止樹脂７０に対して密着性が低いハンダ４０と殆ど接触することがない。このような封止樹脂７０によるダイパッド１０、半導体素子５０、リードフレーム２０ａ〜２０ｄ，３０ａ〜３０ｄ等に対する密着性の低下が抑制される。このため、封止樹脂７０内にクラック等の発生が防止されるために、半導体装置１の信頼性の低下を抑制することができるようになる。
また、半導体装置１を封止する封止樹脂７０は、ダイパッド１０の切り欠き部１２ａ〜１２ｄの間を充填し、切り起こし部１１ａ〜１１ｄが埋まっている。このため、切り起こし部１１ａ〜１１ｄによるアンカー効果により封止樹脂７０に対する密着性が向上する。したがって、半導体装置１に対する封止樹脂７０の密着性が向上して、封止樹脂７０内のクラック等の発生が抑制されて、半導体装置１の信頼性の低下を抑制することができるようになる。
なお、図３で説明したように、距離ｓ１，ｓ２及び距離Ｌ１〜Ｌ４は、ダイパッド１０の厚さｔ以上であり、好ましくは、ダイパッドの厚さｔの２倍以上である。ダイパッド１０において、切り起こし部１１ａ〜１１ｄ（開口部１３ａ〜１３ｄ）に対して距離ｓ１，ｓ２及び距離Ｌ１〜Ｌ４を設定することで、ダイパッド１０から設置領域１０ａが分離しない程度の強度を保つことができる。
但し、距離ｓ１，ｓ２は、切り起こし部１１ａ〜１１ｄの間から設置領域１０ａに塗布したハンダ４０の濡れ広がりを防止し、または、ハンダ４０の濡れ広がりを遅らせる程度の距離であるものとする。
１ 半導体装置
１０ ダイパッド
１０ａ 設置領域
１１ａ〜１１ｄ 切り起こし部
１２ａ〜１２ｄ 切り欠き部
１３ａ〜１３ｄ 開口部
２０ａ〜２０ｄ，３０ａ〜３０ｄ リードフレーム
４０ ハンダ
５０ 半導体素子
６０ａ〜６０ｄ ワイヤ
７０ 封止樹脂
１０ ダイパッド
１０ａ 設置領域
１１ａ〜１１ｄ 切り起こし部
１２ａ〜１２ｄ 切り欠き部
１３ａ〜１３ｄ 開口部
２０ａ〜２０ｄ，３０ａ〜３０ｄ リードフレーム
４０ ハンダ
５０ 半導体素子
６０ａ〜６０ｄ ワイヤ
７０ 封止樹脂
Claims (10)
- 半導体素子と、
前記半導体素子が接合材を介して設置される設置領域を備えるダイパッドと、
を有し、
前記ダイパッドは前記設置領域の周囲に、前記ダイパッドからの立ち上がりの角度を鋭角に切り起こした切り起こし部が形成されて、前記接合材が前記半導体素子及び前記設置領域の間から前記半導体素子及び前記切り起こし部の間に及んでいる、
半導体装置。 - 前記半導体素子と前記ダイパッドとを封止する封止部材、
を有する請求項１に記載の半導体装置。 - 前記切り起こし部は、方形状の前記設置領域の辺に沿って形成されている、
請求項１に記載の半導体装置。 - 前記切り起こし部は、前記設置領域の前記辺に連結して、連結部分を支点にして立ち上げられている、
請求項３に記載の半導体装置。 - 前記設置領域の角部から、前記切り起こし部の形成により得られる切り欠き部の、前記角部から近い方の端部までの第１距離は、前記ダイパッドの厚さ以上である、
請求項３に記載の半導体装置。 - 前記切り欠き部の前記端部から、前記切り欠き部内の前記切り起こし部の端部までの第２距離は、前記ダイパッドの厚さ以上である、
請求項５に記載の半導体装置。 - 前記切り欠き部から、前記切り欠き部に対向する、前記切り欠き部から近い方の前記ダイパッドの端部までの第３距離は、前記ダイパッドの厚さ以上である、
請求項５に記載の半導体装置。 - 前記角度に対する正弦の値が、前記接合材の厚さ以上、前記半導体素子の高さ以下である、
請求項１に記載の半導体装置。 - 半導体素子と、
前記半導体素子が接合材を介して設置される設置領域を備えるダイパッドと、
を有し、
前記ダイパッドは前記設置領域の周囲に、切り起こし、方形状の前記設置領域の辺に沿って連結されて、連結部分の長さは前記設置領域の辺よりもそれぞれ短い切り起こし部が形成されている、
半導体装置。 - 半導体素子と、
前記半導体素子が接合材を介して設置される設置領域を備えるダイパッドと、
を有し、
前記ダイパッドは前記設置領域の周囲に、方形状の前記設置領域の辺に沿って切り起こした切り起こし部が形成されて、前記設置領域の角部から、前記切り起こし部の形成により得られる切り欠き部の、前記角部から近い方の端部までの距離は、前記ダイパッドの厚さ以上である、
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016181106A JP6844166B2 (ja) | 2016-09-16 | 2016-09-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016181106A JP6844166B2 (ja) | 2016-09-16 | 2016-09-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018046214A JP2018046214A (ja) | 2018-03-22 |
| JP6844166B2 true JP6844166B2 (ja) | 2021-03-17 |
Family
ID=61693266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016181106A Active JP6844166B2 (ja) | 2016-09-16 | 2016-09-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6844166B2 (ja) |
-
2016
- 2016-09-16 JP JP2016181106A patent/JP6844166B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018046214A (ja) | 2018-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10104775B2 (en) | Semiconductor device and method for manufacturing the same | |
| TWI434020B (zh) | 散熱機器及散熱機器之製造方法 | |
| JP4899481B2 (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法 | |
| US9691730B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4254527B2 (ja) | 半導体装置 | |
| JP2011009410A (ja) | 半導体モジュール | |
| US20140284783A1 (en) | Semiconductor device | |
| JP6072626B2 (ja) | 電力用半導体装置 | |
| JP2014216459A (ja) | 半導体装置 | |
| JPWO2014122908A1 (ja) | 半導体装置およびその製造方法 | |
| US11251112B2 (en) | Dual side cooling power module and manufacturing method of the same | |
| US9978662B2 (en) | Semiconductor device and manufacturing method for same | |
| JP2017092056A (ja) | 電力半導体装置 | |
| JP4137840B2 (ja) | 電力用半導体装置 | |
| JP6844166B2 (ja) | 半導体装置 | |
| JP6937886B2 (ja) | ヒートシンク及びパワーモジュール並びにそれらの製造方法 | |
| JP5975866B2 (ja) | 電力用半導体装置 | |
| JP4339660B2 (ja) | 半導体装置 | |
| JP7019809B2 (ja) | 電力用半導体装置 | |
| JP2012209469A (ja) | 電力用半導体装置 | |
| JP7422945B2 (ja) | 電力用半導体装置 | |
| JP6091225B2 (ja) | 電力用半導体装置の製造方法および電力用半導体装置 | |
| JP6230522B2 (ja) | パワー半導体装置およびその製造方法ならびに絶縁基板部 | |
| JP5477260B2 (ja) | 電子装置およびその製造方法 | |
| KR20170014635A (ko) | 반도체 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190809 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191212 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210208 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6844166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |