KR20170014635A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20170014635A
KR20170014635A KR1020150108330A KR20150108330A KR20170014635A KR 20170014635 A KR20170014635 A KR 20170014635A KR 1020150108330 A KR1020150108330 A KR 1020150108330A KR 20150108330 A KR20150108330 A KR 20150108330A KR 20170014635 A KR20170014635 A KR 20170014635A
Authority
KR
South Korea
Prior art keywords
semiconductor element
lead frame
semiconductor
disposed
joint
Prior art date
Application number
KR1020150108330A
Other languages
English (en)
Other versions
KR102394542B1 (ko
Inventor
홍경국
박정희
정영균
천대환
이종석
강수빈
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR1020150108330A priority Critical patent/KR102394542B1/ko
Publication of KR20170014635A publication Critical patent/KR20170014635A/ko
Application granted granted Critical
Publication of KR102394542B1 publication Critical patent/KR102394542B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본 발명의 일 실시예에 따른 반도체 패키지는 기판, 상기 기판 위에 배치되어 있는 하부 리드 프레임, 상기 하부 리드 프레임 위에 배치되어 있는 제1 반도체 소자 및 제2 반도체 소자, 상기 제1 반도체 소자 및 상기 제2 반도체 소자 위에 배치되어 있는 중간 리드 프레임, 상기 중간 리드 프레임 위에 배치되어 있는 제3 반도체 소자 및 제4 반도체 소자, 그리고 상기 제3 반도체 소자 및 상기 제4 반도체 소자 위에 배치되어 있는 상부 리드 프레임을 포함하고, 상기 제3 반도체 소자 및 상기 제4 반도체 소자는 각각 상기 제1 반도체 소자 및 상기 제2 반도체 소자와 중첩하고, 상기 제1 반도체 소자 및 상기 제2 반도체 소자는 상기 하부 리드 프레임 및 상기 중간 리드 프레임과 전기적으로 접합되고, 상기 제3 반도체 소자 및 상기 제4 반도체 소자는 상기 중간 리드 프레임 및 상기 상부 리드 프레임과 전기적으로 접합된다.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD MANUFACTURING THE SAME}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것이다.
최근 전력용 전자 산업이 발전함에 따라 반도체 모듈의 소형화, 고밀화의 중요성이 대두되고 있다.
일반적으로 와이어 본딩(wire bonding)을 사용하여 반도체 소자와 반도체 소자를 연결하고, 또한, 및 반도체 소자와 버스 바(bus bar)를 연결한다. 이러한 와이어 본딩 시, 일정 거리가 필요하게 되고 이에 따라 반도체 모듈의 크기를 최소화하는데 한계가 있다.
또한, 와이어 본딩 시, 와이어가 구부러지면서 붙게 되는데, 해당 부분은 신뢰성에 취약한 구조로써 반도체 소자의 동작 온도 상승에 의한 온(on)/오프(off) 시의 온도 차이가 증가하는 경우 연결이 떨어지거나 연결부에서 크랙(crack)이 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 소형화가 가능한 반도체 패키지를 제공하는 것이다.
또한, 소형화가 가능한 반도체 패키지를 제조하는 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 패키지는 기판, 상기 기판 위에 배치되어 있는 하부 리드 프레임, 상기 하부 리드 프레임 위에 배치되어 있는 제1 반도체 소자 및 제2 반도체 소자, 상기 제1 반도체 소자 및 상기 제2 반도체 소자 위에 배치되어 있는 중간 리드 프레임, 상기 중간 리드 프레임 위에 배치되어 있는 제3 반도체 소자 및 제4 반도체 소자, 그리고 상기 제3 반도체 소자 및 상기 제4 반도체 소자 위에 배치되어 있는 상부 리드 프레임을 포함하고, 상기 제3 반도체 소자 및 상기 제4 반도체 소자는 각각 상기 제1 반도체 소자 및 상기 제2 반도체 소자와 중첩하고, 상기 제1 반도체 소자 및 상기 제2 반도체 소자는 상기 하부 리드 프레임 및 상기 중간 리드 프레임과 전기적으로 접합되고, 상기 제3 반도체 소자 및 상기 제4 반도체 소자는 상기 중간 리드 프레임 및 상기 상부 리드 프레임과 전기적으로 접합된다.
상기 제1 반도체 소자 및 상기 제2 반도체 소자는 각각 제1 하부 접합부 및 제2 하부 접합부를 통하여 상기 하부 리드 프레임과 접합될 수 있다.
상기 제1 반도체 소자 및 상기 제2 반도체 소자는 각각 제1 상부 접합부 및 제2 상부 접합부를 통하여 상기 중간 리드 프레임과 접합될 수 있다.
상기 제3 반도체 소자 및 상기 제4 반도체 소자는 각각 제3 하부 접합부 및 제4 하부 접합부를 통하여 상기 중간 리드 프레임과 접합될 수 있다.
상기 제3 반도체 소자 및 상기 제4 반도체 소자는 각각 제3 상부 접합부 및 제4 상부 접합부를 통하여 상기 상부 리드 프레임과 접합될 수 있다.
상기 제1 하부 접합부, 상기 제2 하부 접합부, 상기 제1 상부 접합부, 상기 제2 상부 접합부, 상기 제3 하부 접합부, 상기 제4 하부 접합부, 상기 제3 상부 접합부 및 상기 제4 상부 접합부는 소결 접합 또는 솔더 접합으로 형성될 수 있다.
상기 하부 리드 프레임, 상기 중간 리드 프레임 및 상기 상부 리드 프레임은 전기 전도성 금속 및 열전도성이 우수한 금속으로 이루어져 있을 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법은 중간 리드 프레임의 일면에 제1 반도체 소자 및 제2 반도체 소자를 전기적으로 접합하는 단계, 기판 위에 하부 리드 프레임을 형성한 후, 하부 리드 프레임의 일면에 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 전기적으로 접합하는 단계, 상부 리드 프레임의 일면에 제3 반도체 소자 및 제4 반도체 소자를 전기적으로 접합하는 단계, 그리고 상기 중간 리드 프레임의 타면에 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 전기적으로 접합하는 단계를 포함하고, 상기 제3 반도체 소자 및 상기 제4 반도체 소자는 각각 상기 제1 반도체 소자 및 상기 제2 반도체 소자와 중첩한다.
상기 중간 리드 프레임의 일면에 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 전기적으로 접합하는 단계는 상기 중간 리드 프레임의 일면에 소결 물질 또는 솔더 물질을 형성하는 단계, 상기 소결 물질 또는 상기 솔더 물질 위에 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 배치하는 단계, 그리고 소결 공정 또는 솔더 공정을 실시하는 단계를 포함할 수 있다.
상기 하부 리드 프레임의 일면에 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 전기적으로 접합하는 단계는 상기 하부 리드 프레임의 일면에 소결 물질 또는 솔더 물질을 형성하는 단계, 상기 소결 물질 또는 상기 솔더 물질 위에 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 배치하는 단계, 그리고 소결 공정 또는 솔더 공정을 실시하는 단계를 포함할 수 있다.
상기 상부 리드 프레임의 일면에 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 전기적으로 접합하는 단계는 상기 상부 리드 프레임의 일면에 소결 물질 또는 솔더 물질을 형성하는 단계, 상기 소결 물질 또는 상기 솔더 물질 위에 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 배치하는 단계, 그리고 소결 공정 또는 솔더 공정을 실시하는 단계를 포함할 수 있다.
상기 중간 리드 프레임의 타면에 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 전기적으로 접합하는 단계는 상기 중간 리드 프레임의 타면에 소결 물질 또는 솔더 물질을 형성하는 단계, 상기 소결 물질 또는 상기 솔더 물질 위에 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 배치하는 단계, 그리고 소결 공정 또는 솔더 공정을 실시하는 단계를 포함할 수 있다.
이와 같이 본 발명의 실시예에 따르면, 제1 내지 제4 반도체 소자를 포함하는 반도체 패키지에서, 제3 반도체 소자 및 제4 반도체 소자가 각각 제1 반도체 소자 및 제2 반도체 소자와 중첩함에 따라, 반도체 패키지의 크기가 감소될 수 있다.
또한, 하부, 중간 및 상부 리드 프레임이 열 전도성이 우수한 금속으로 이루어짐에 따라, 열 방출이 용이하므로, 방열 효과가 향상될 수 있다.
또한, 제1 내지 제4 반도체 소자는 각각 소결 접합 또는 솔더 접합의 금속 대면적 접합으로 하부, 중간 및 상부 리드 프레임에 접합되므로, 통전될 수 있는 전류의 양이 많아질 수 있고, 이에 따라 저항이 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 단면의 일예를 도시한 도면이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법의 일예를 도시한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면의 일예를 도시한 도면이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다.
그러면, 도 1를 참고하여 본 발명의 일 실시예에 따른 반도체 패키지에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 단면의 일예를 도시한 도면이다.
도 1을 참고하면, 본 실시예에 따른 반도체 패키지는 기판(100), 하부 리드 프레임(210), 중간 리드 프레임(220), 상부 리드 프레임(230) 및 복수 개의 반도체 소자(310, 320, 410, 420)를 포함한다.
기판(100) 위에 하부 리드 프레임(210)이 배치되어 있고, 하부 리드 프레임(210) 위에 제1 반도체 소자(310) 및 제2 반도체 소자(320)가 배치되어 있다.
하부 리드 프레임(210)은 전기 전도성 금속 및 열전도성이 우수한 금속으로 이루어질 수 있다. 제1 반도체 소자(310) 및 제2 반도체 소자(320)는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor) 및 쇼트키 배리어 다이오드(Schottky Barrier Diode) 등의 전력 소자일 수 있다.
제1 반도체 소자(310) 및 제2 반도체 소자(320)는 서로 분리되어 있다. 제1 반도체 소자(310)는 제1 하부 접합부(311)를 통하여 하부 리드 프레임(210)에 전기적으로 접합되어 있다. 제2 반도체 소자(320)는 제2 하부 접합부(321)를 통하여 하부 리드 프레임(210)에 전기적으로 접합되어 있다. 제1 하부 접합부(311) 및 제2 하부 접합부(321)는 소결 접합 또는 솔더(solder) 접합으로 형성된다.
제1 반도체 소자(310) 및 제2 반도체 소자(320) 위에 중간 리드 프레임(220)이 배치되어 있다.
중간 리드 프레임(220)은 전기 전도성 금속 및 열전도성이 우수한 금속으로 이루어질 수 있다. 제1 반도체 소자(310)는 제1 상부 접합부(312)를 통하여 중간 리드 프레임(220)에 전기적으로 접합되어 있다. 제2 반도체 소자(320)는 제2 상부 접합부(322)를 통하여 중간 리드 프레임(220)에 전기적으로 접합되어 있다. 제1 상부 접합부(312) 및 제2 상부 접합부(322)는 소결 접합 또는 솔더 접합으로 형성된다.
한편, 하부 리드 프레임(210) 및 중간 리드 프레임(220) 사이에 하부 리드 프레임(210) 및 중간 리드 프레임(220) 사이의 간격을 유지하기 위한 스페이서가 배치될 수도 있다. 이 경우, 스페이서는 제1 반도체 소자(310) 및 제2 반도체 소자(320) 사이에 배치될 수 있다.
중간 리드 프레임(220) 위에 제3 반도체 소자(410) 및 제4 반도체 소자(420)가 배치되어 있다.
제3 반도체 소자(410) 및 제4 반도체 소자(420)는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor) 및 쇼트키 배리어 다이오드(Schottky Barrier Diode) 등의 전력 소자일 수 있다.
제3 반도체 소자(410) 및 제4 반도체 소자(420)는 서로 분리되어 있다. 제3 반도체 소자(410)는 제3 하부 접합부(411)를 통하여 중간 리드 프레임(220)에 전기적으로 접합되어 있다. 제4 반도체 소자(420)는 제4 하부 접합부(421)를 통하여 중간 리드 프레임(220)에 전기적으로 접합되어 있다. 제3 하부 접합부(411) 및 제4 하부 접합부(421)는 소결 접합 또는 솔더 접합으로 형성된다.
제3 반도체 소자(410)는 제1 반도체 소자(310)와 중첩하고, 제4 반도체 소자(420)는 제2 반도체 소자(320)와 중첩한다.
제3 반도체 소자(410) 및 제4 반도체 소자(420) 위에 상부 리드 프레임(230)이 배치되어 있다.
상부 리드 프레임(230)은 전기 전도성 금속 및 열전도성이 우수한 금속으로 이루어질 수 있다. 제3 반도체 소자(410)는 제3 상부 접합부(412)를 통하여 상부 리드 프레임(230)에 전기적으로 접합되어 있다. 제4 반도체 소자(420)는 제4 상부 접합부(422)를 통하여 상부 리드 프레임(230)에 전기적으로 접합되어 있다. 제3 상부 접합부(412) 및 제4 상부 접합부(422)는 소결 접합 또는 솔더 접합으로 형성된다.
한편, 중간 리드 프레임(220) 및 상부 리드 프레임(230) 사이에 하부 중간 리드 프레임(220) 및 상부 리드 프레임(230) 사이의 간격을 유지하기 위한 스페이서가 배치될 수도 있다. 이 경우, 스페이서는 제3 반도체 소자(410) 및 제4 반도체 소자(420) 사이에 배치될 수 있다.
상기와 같이, 본 실시예의 반도체 패키지는 제1 내지 제4 반도체 소자(310, 320, 410, 420)를 포함하고, 제3 반도체 소자(410)는 제1 반도체 소자(310)와 중첩하고, 제4 반도체 소자(420)는 제2 반도체 소자(320)와 중첩함에 따라, 반도체 패키지의 크기가 감소될 수 있다.
또한, 하부, 중간 및 상부 리드 프레임(210, 220, 230)이 열 전도성이 우수한 금속으로 이루어짐에 따라, 열 방출이 용이하므로, 방열 효과가 향상될 수 있다.
또한, 제1 내지 제4 반도체 소자(310, 320, 410, 420)는 각각 소결 접합 또는 솔더 접합의 금속 대면적 접합으로 하부, 중간 및 상부 리드 프레임(210, 220, 230)에 접합되므로, 통전될 수 있는 전류의 양이 많아질 수 있고, 이에 따라 저항이 감소될 수 있다.
그러면, 도 2 내지 도 4 및 도 1을 참고하여 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에 대해서 설명한다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법의 일예를 도시한 도면이다.
도 2를 참고하면, 중간 리드 프레임(220)과 제1 반도체 소자(310) 및 제2 반도체 소자(320)를 접합한다. 제1 반도체 소자(310) 및 제2 반도체 소자(320)는 각각 제1 상부 접합부(312) 및 제2 상부 접합부(322)를 통하여 중간 리드 프레임(220)에 전기적으로 접합된다.
제1 상부 접합부(312) 및 제2 상부 접합부(322)는 분리되어 있다. 제1 상부 접합부(312) 및 제2 상부 접합부(322)는 소결 물질 또는 솔더 물질로 형성할 수 있다. 즉, 중간 리드 프레임(220)의 일면에 소결 물질 또는 솔더 물질을 형성하고, 소결 물질 또는 솔더 물질 위에 제1 반도체 소자(310) 및 제2 반도체 소자(320)를 위치시킨 후, 소결 또는 솔더 공정에 의해 제1 반도체 소자(310) 및 제2 반도체 소자(320)를 각각 중간 리드 프레임(220)에 접합한다.
도 3을 참고하면, 기판(100) 위에 하부 리드 프레임(210)을 형성한 후, 하부 리드 프레임(210)과 제1 반도체 소자(310) 및 제2 반도체 소자(320)를 접합한다. 제1 반도체 소자(310) 및 제2 반도체 소자(320)는 각각 제1 하부 접합부(311) 및 제2 하부 접합부(321)를 통하여 하부 리드 프레임(210)에 전기적으로 접합된다.
제1 하부 접합부(311) 및 제2 하부 접합부(321)는 분리되어 있다. 제1 하부 접합부(311) 및 제2 하부 접합부(321)는 소결 물질 또는 솔더 물질로 형성할 수 있다. 즉, 하부 리드 프레임(210)의 일면에 소결 물질 또는 솔더 물질을 형성하고, 소결 물질 또는 솔더 물질 위에 제1 반도체 소자(310) 및 제2 반도체 소자(320)를 위치시킨 후, 소결 또는 솔더 공정에 의해 제1 반도체 소자(310) 및 제2 반도체 소자(320)를 각각 하부 리드 프레임(210)에 접합한다.
도 4를 참고하면, 상부 리드 프레임(230)과 제3 반도체 소자(410) 및 제4 반도체 소자(420)를 접합한다. 제3 반도체 소자(410) 및 제4 반도체 소자(420)는 각각 제3 상부 접합부(412) 및 제4 상부 접합부(422)를 통하여 상부 리드 프레임(230)에 전기적으로 접합된다.
제3 상부 접합부(412) 및 제4 상부 접합부(422)는 분리되어 있다. 제3 상부 접합부(412) 및 제4 상부 접합부(422)는 소결 물질 또는 솔더 물질로 형성할 수 있다. 즉, 상부 리드 프레임(230)의 일면에 소결 물질 또는 솔더 물질을 형성한 후, 소결 물질 또는 솔더 물질 위에 제3 반도체 소자(410) 및 제4 반도체 소자(420)를 위치시킨 후, 소결 또는 솔더 공정에 의해 제3 반도체 소자(410) 및 제4 반도체 소자(420)를 각각 상부 리드 프레임(230)에 접합한다.
도 1을 참고하면, 중간 리드 프레임(220)과 제3 반도체 소자(410) 및 제4 반도체 소자(420)를 접합한다. 제3 반도체 소자(410) 및 제4 반도체 소자(420)는 각각 제3 하부 접합부(411) 및 제4 하부 접합부(421)를 통하여 중간 리드 프레임(220)에 전기적으로 접합된다. 여기서, 제3 반도체 소자(410) 및 제4 반도체 소자(420)는 각각 제1 반도체 소자(310) 및 제2 반도체 소자(320)과 중첩한다.
제3 하부 접합부(411) 및 제4 하부 접합부(421)는 분리되어 있다. 제3 하부 접합부(411) 및 제4 하부 접합부(421)는 소결 물질 또는 솔더 물질로 형성할 수 있다. 즉, 중간 리드 프레임(220)의 타면에 소결 물질 또는 솔더 물질을 형성한 후, 소결 물질 또는 솔더 물질 위에 제3 반도체 소자(410) 및 제4 반도체 소자(420)를 위치시킨 후, 소결 또는 솔더 공정에 의해 제3 반도체 소자(410) 및 제4 반도체 소자(420)를 각각 중간 리드 프레임(220)에 접합한다.
이하에서는 도 5를 참고하여 본 발명의 다른 실시예에 따른 반도체 패키지에 대해 설명한다.
도 5는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면의 일예를 도시한 도면이다.
도 5를 참고하면, 본 실시예에 따른 반도체 패키지는 기판(100), 하부 리드 프레임(210), 중간 리드 프레임(220), 상부 리드 프레임(230), 복수 개의 반도체 소자(300, 400) 및 스페이서(500)를 포함한다.
기판(100) 위에 하부 리드 프레임(210)이 배치되어 있고, 하부 리드 프레임(210) 위에 하부 반도체 소자(300) 및 스페이서(500)가 배치되어 있다.
하부 리드 프레임(210)은 전기 전도성 금속 및 열전도성이 우수한 금속으로 이루어질 수 있다. 하부 반도체 소자(300)는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor) 및 쇼트키 배리어 다이오드(Schottky Barrier Diode) 등의 전력 소자일 수 있다.
하부 반도체 소자(300)는 제1 접합부(301)를 통하여 하부 리드 프레임(210)에 전기적으로 접합되어 있다. 제1 접합부(301)는 소결 접합 또는 솔더(solder) 접합으로 형성된다.
스페이서(500)는 하부 반도체 소자(300)와 분리되어 있다.
하부 반도체 소자(300) 및 스페이서(500) 위에 중간 리드 프레임(220)이 배치되어 있다.
중간 리드 프레임(220)은 전기 전도성 금속 및 열전도성이 우수한 금속으로 이루어질 수 있다. 하부 반도체 소자(300)는 제2 접합부(302)를 통하여 중간 리드 프레임(220)에 전기적으로 접합되어 있다. 제2 접합부(302)는 소결 접합 또는 솔더 접합으로 형성된다.
스페이서(500)는 하부 리드 프레임(210)과 중간 리드 프레임(220) 사이에 배치되어 하부 리드 프레임(210)과 중간 리드 프레임(220) 사이의 간격을 유지한다.
중간 리드 프레임(220) 위에 상부 반도체 소자(400)가 배치되어 있다.
상부 반도체 소자(400)는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor) 및 쇼트키 배리어 다이오드(Schottky Barrier Diode) 등의 전력 소자일 수 있다.
상부 반도체 소자(400)는 서로 분리되어 있다. 상부 반도체 소자(400)는 제3 접합부(401)를 통하여 중간 리드 프레임(220)에 전기적으로 접합되어 있다. 제3 접합부(401)는 소결 접합 또는 솔더 접합으로 형성된다.
상부 반도체 소자(400) 위에 상부 리드 프레임(230)이 배치되어 있다.
상부 리드 프레임(230)은 전기 전도성 금속 및 열전도성이 우수한 금속으로 이루어질 수 있다. 상부 반도체 소자(400)는 제4 접합부(402)를 통하여 상부 리드 프레임(230)에 전기적으로 접합되어 있다. 제4 접합부(402)는 소결 접합 또는 솔더 접합으로 형성된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 기판
210, 220, 230: 하부, 중간, 상부 리드 프레임
310, 320, 410, 420: 제1 내지 제4 반도체 소자
311, 312: 제1 하부 및 제1 상부 접합부
321, 322: 제2 하부 및 제2 상부 접합부
411, 421: 제3 하부 및 제3 상부 접합부
412, 422: 제4 하부 및 제4 상부 접합부
300, 400: 하부, 상부 반도체 소자
301, 302, 401, 402: 제1 내지 제4 접합부
500: 스페이서

Claims (12)

  1. 기판,
    상기 기판 위에 배치되어 있는 하부 리드 프레임,
    상기 하부 리드 프레임 위에 배치되어 있는 제1 반도체 소자 및 제2 반도체 소자,
    상기 제1 반도체 소자 및 상기 제2 반도체 소자 위에 배치되어 있는 중간 리드 프레임,
    상기 중간 리드 프레임 위에 배치되어 있는 제3 반도체 소자 및 제4 반도체 소자, 그리고
    상기 제3 반도체 소자 및 상기 제4 반도체 소자 위에 배치되어 있는 상부 리드 프레임을 포함하고,
    상기 제3 반도체 소자 및 상기 제4 반도체 소자는 각각 상기 제1 반도체 소자 및 상기 제2 반도체 소자와 중첩하고,
    상기 제1 반도체 소자 및 상기 제2 반도체 소자는 상기 하부 리드 프레임 및 상기 중간 리드 프레임과 전기적으로 접합되고,
    상기 제3 반도체 소자 및 상기 제4 반도체 소자는 상기 중간 리드 프레임 및 상기 상부 리드 프레임과 전기적으로 접합되는 반도체 패키지.
  2. 제1항에서,
    상기 제1 반도체 소자 및 상기 제2 반도체 소자는 각각 제1 하부 접합부 및 제2 하부 접합부를 통하여 상기 하부 리드 프레임과 접합되는 반도체 패키지.
  3. 제2항에서,
    상기 제1 반도체 소자 및 상기 제2 반도체 소자는 각각 제1 상부 접합부 및 제2 상부 접합부를 통하여 상기 중간 리드 프레임과 접합되는 반도체 패키지.
  4. 제3항에서,
    상기 제3 반도체 소자 및 상기 제4 반도체 소자는 각각 제3 하부 접합부 및 제4 하부 접합부를 통하여 상기 중간 리드 프레임과 접합되는 반도체 패키지.
  5. 제4항에서,
    상기 제3 반도체 소자 및 상기 제4 반도체 소자는 각각 제3 상부 접합부 및 제4 상부 접합부를 통하여 상기 상부 리드 프레임과 접합되는 반도체 패키지.
  6. 제5항에서,
    상기 제1 하부 접합부, 상기 제2 하부 접합부, 상기 제1 상부 접합부, 상기 제2 상부 접합부, 상기 제3 하부 접합부, 상기 제4 하부 접합부, 상기 제3 상부 접합부 및 상기 제4 상부 접합부는 소결 접합 또는 솔더 접합으로 형성되는 반도체 패키지.
  7. 제1항에서,
    상기 하부 리드 프레임, 상기 중간 리드 프레임 및 상기 상부 리드 프레임은 전기 전도성 금속 및 열전도성이 우수한 금속으로 이루어져 있는 반도체 패키지.
  8. 중간 리드 프레임의 일면에 제1 반도체 소자 및 제2 반도체 소자를 전기적으로 접합하는 단계,
    기판 위에 하부 리드 프레임을 형성한 후, 하부 리드 프레임의 일면에 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 전기적으로 접합하는 단계,
    상부 리드 프레임의 일면에 제3 반도체 소자 및 제4 반도체 소자를 전기적으로 접합하는 단계, 그리고
    상기 중간 리드 프레임의 타면에 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 전기적으로 접합하는 단계를 포함하고,
    상기 제3 반도체 소자 및 상기 제4 반도체 소자는 각각 상기 제1 반도체 소자 및 상기 제2 반도체 소자와 중첩하는 반도체 패키지의 제조 방법.
  9. 제8항에서,
    상기 중간 리드 프레임의 일면에 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 전기적으로 접합하는 단계는
    상기 중간 리드 프레임의 일면에 소결 물질 또는 솔더 물질을 형성하는 단계,
    상기 소결 물질 또는 상기 솔더 물질 위에 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 배치하는 단계, 그리고
    소결 공정 또는 솔더 공정을 실시하는 단계를 포함하는 반도체 패키지의 제조 방법.
  10. 제8항에서,
    상기 하부 리드 프레임의 일면에 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 전기적으로 접합하는 단계는
    상기 하부 리드 프레임의 일면에 소결 물질 또는 솔더 물질을 형성하는 단계,
    상기 소결 물질 또는 상기 솔더 물질 위에 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 배치하는 단계, 그리고
    소결 공정 또는 솔더 공정을 실시하는 단계를 포함하는 반도체 패키지의 제조 방법.
  11. 제8항에서,
    상기 상부 리드 프레임의 일면에 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 전기적으로 접합하는 단계는
    상기 상부 리드 프레임의 일면에 소결 물질 또는 솔더 물질을 형성하는 단계,
    상기 소결 물질 또는 상기 솔더 물질 위에 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 배치하는 단계, 그리고
    소결 공정 또는 솔더 공정을 실시하는 단계를 포함하는 반도체 패키지의 제조 방법.
  12. 제8항에서,
    상기 중간 리드 프레임의 타면에 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 전기적으로 접합하는 단계는
    상기 중간 리드 프레임의 타면에 소결 물질 또는 솔더 물질을 형성하는 단계,
    상기 소결 물질 또는 상기 솔더 물질 위에 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 배치하는 단계, 그리고
    소결 공정 또는 솔더 공정을 실시하는 단계를 포함하는 반도체 패키지의 제조 방법.
KR1020150108330A 2015-07-30 2015-07-30 반도체 패키지 및 그 제조 방법 KR102394542B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150108330A KR102394542B1 (ko) 2015-07-30 2015-07-30 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150108330A KR102394542B1 (ko) 2015-07-30 2015-07-30 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170014635A true KR20170014635A (ko) 2017-02-08
KR102394542B1 KR102394542B1 (ko) 2022-05-04

Family

ID=58155422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150108330A KR102394542B1 (ko) 2015-07-30 2015-07-30 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102394542B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112368829A (zh) * 2018-07-04 2021-02-12 新电元工业株式会社 电子模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011064841A1 (ja) * 2009-11-25 2011-06-03 トヨタ自動車株式会社 半導体装置の冷却構造
JP2013021878A (ja) * 2011-07-14 2013-01-31 Honda Motor Co Ltd 半導体装置
KR20130069109A (ko) * 2011-12-16 2013-06-26 삼성전기주식회사 반도체 패키지
JP2015508244A (ja) * 2012-02-24 2015-03-16 日本テキサス・インスツルメンツ株式会社 システムインパッケージ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011064841A1 (ja) * 2009-11-25 2011-06-03 トヨタ自動車株式会社 半導体装置の冷却構造
JP2013021878A (ja) * 2011-07-14 2013-01-31 Honda Motor Co Ltd 半導体装置
KR20130069109A (ko) * 2011-12-16 2013-06-26 삼성전기주식회사 반도체 패키지
JP2015508244A (ja) * 2012-02-24 2015-03-16 日本テキサス・インスツルメンツ株式会社 システムインパッケージ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112368829A (zh) * 2018-07-04 2021-02-12 新电元工业株式会社 电子模块
EP3819934A4 (en) * 2018-07-04 2022-11-02 Shindengen Electric Manufacturing Co., Ltd. ELECTRONIC MODULE
US11776937B2 (en) 2018-07-04 2023-10-03 Shindengen Electric Manufacturing Co., Ltd. Electronic module
CN112368829B (zh) * 2018-07-04 2024-05-14 新电元工业株式会社 电子模块

Also Published As

Publication number Publication date
KR102394542B1 (ko) 2022-05-04

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
US9171773B2 (en) Semiconductor device
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
US8018008B2 (en) Semiconductor device including a plurality of chips and method of manufacturing semiconductor device
JP6439389B2 (ja) 半導体装置
US20120306086A1 (en) Semiconductor device and wiring substrate
US10861833B2 (en) Semiconductor device
JP6046262B2 (ja) 半導体装置
CN104821302A (zh) 半导体装置
CN104821305A (zh) 半导体装置
JPWO2015178296A1 (ja) 電力用半導体装置
JP6330436B2 (ja) パワー半導体モジュール
WO2017104500A1 (ja) 半導体装置及びその製造方法
US20130112993A1 (en) Semiconductor device and wiring substrate
KR101734712B1 (ko) 파워모듈
US11315850B2 (en) Semiconductor device
US9165927B2 (en) Semiconductor device
US10658273B2 (en) Semiconductor device and manufacturing method thereof
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
KR20160085672A (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP2017069569A (ja) 半導体装置
KR20170014635A (ko) 반도체 패키지 및 그 제조 방법
JP6316221B2 (ja) 半導体装置
JP2014078616A (ja) 電力用半導体装置
CN112750800A (zh) 半导体功率模块

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant