JP2009094157A - ヒートスプレッダ、半導体装置、電子機器、ヒートスプレッダの製造方法、及び半導体装置の製造方法 - Google Patents

ヒートスプレッダ、半導体装置、電子機器、ヒートスプレッダの製造方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2009094157A
JP2009094157A JP2007261119A JP2007261119A JP2009094157A JP 2009094157 A JP2009094157 A JP 2009094157A JP 2007261119 A JP2007261119 A JP 2007261119A JP 2007261119 A JP2007261119 A JP 2007261119A JP 2009094157 A JP2009094157 A JP 2009094157A
Authority
JP
Japan
Prior art keywords
heat spreader
semiconductor element
heat
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007261119A
Other languages
English (en)
Inventor
Hiroyuki Shoji
弘之 小路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007261119A priority Critical patent/JP2009094157A/ja
Publication of JP2009094157A publication Critical patent/JP2009094157A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】環境変化の厳しいところで半導体素子に加わる熱応力を緩和させることが可能なヒートスプレッダ、このヒートスプレッダを搭載した半導体装置、及びこの半導体装置を搭載した電子機器を提供する。
【解決手段】半導体素子２と半導体素子２を搭載する基板３との間に介在し、半導体素子から発せられた熱を放散させるヒートスプレッダ４を、半導体素子２が搭載される素子搭載面４１の周縁部４３が中央部４４に対して隆起した構成とする。このような構成のヒートスプレッダ４を半導体装置１に搭載することにより、ヒートスプレッダ４と半導体素子２との間に介する半導体素子搭載用のはんだ５１の厚みを確保する。
【選択図】図１

Description

本発明は、半導体素子とこの半導体素子を搭載する基板との間に介在し、半導体素子から発せられた熱を放散させるヒートスプレッダ、このヒートスプレッダを備える半導体装置、及びこの半導体装置を搭載した電子機器に関する。さらに、本発明は、半導体素子とこの半導体素子を搭載する基板との間に介在し、半導体素子から発せられた熱を放散させるヒートスプレッダの製造方法、及びヒートスプレッダを備える半導体装置の製造方法に関する。
図９は、従来例１に係る半導体装置の概略構成を示す断面図であり、図１０は、従来例１に係る半導体装置の製造方法を説明するための組立分解図である。
従来例１に係る半導体装置１１０は、Ａｌ又はＣｕ等の金属合金からなる金属ベース１３１に絶縁層１３２が形成され、この絶縁層１３２の表面に回路配線１３３が設けられてなる基板１３０の上に、ヒートスプレッダ搭載用のはんだ１５２を介してヒートスプレッダ１４０が搭載され、さらに、このヒートスプレッダ１４０の上に半導体素子搭載用のはんだ１５１を介して半導体素子１２０が搭載された構成とされている。また、基板１３０の上の回路配線１３３は、アルミワイヤ１６０にて半導体素子１２０に電気的に接合されている。
また、従来例１に係る半導体装置１１０は、基板１３０の上にヒートスプレッダ搭載用のはんだ１５２を介してヒートスプレッダ１４０をセットし、さらに、半導体素子搭載用のはんだ１５１を介してヒートスプレッダ１４０の上に半導体素子１２０をセットした後、還元式加熱リフローによりはんだ接合を行い、アルミワイヤ１６０にて基板１３０の上の回路配線１１３３と半導体素子１２０を電気的に接合することにより製造される。
このように、従来例１に係る半導体装置１１０は、ヒートスプレッダ１４０を備えることにより、半導体素子１２０の放熱性を高めた構成とされているが、半導体素子１２０に使用されているＳｉ等の半導体材料の線膨張係数と比べて基板１３０のＡｌ又はＣｕ等の金属ベース１３１の線膨張係数が大きいため、温度変化により基板１３０と半導体素子１２０との間に熱応力が発生していた。特に、少なくとも一辺が８ｍｍを超えるような大型の半導体素子１２０では、この熱応力による影響が大きく、半導体素子１２０に割れが発生したり、半導体素子１２０を実装している半導体素子搭載用のはんだ１５１に亀裂が生じたりしていた。
そこで、例えば、屋外環境で使用する自動車や太陽電池システムといった環境変化の厳しいところで使用される半導体装置１１０として、以下に示す従来例２及び従来例３に係る半導体装置１１０が知られている。
図１１は、従来例２に係る半導体装置の概略構成を示す断面図である。
従来例２に係る半導体装置１１０は、従来例１に係る半導体装置１１０と同様の構成とされているが、従来例２に係る半導体装置１１０では、ヒートスプレッダ１４０として、熱膨張係数が極めて小さいインバー材１４８の両面がそれぞれＣｕ材１４６,１４７で挟まれた複合材料が使用されており、これにより、半導体素子１２０に加わる熱応力が緩和される構成とされている（特許文献１及び特許文献２参照）。
図１２は、従来例３に係る半導体装置の概略構成を示す断面図である。
従来例３に係る半導体装置１１０は、従来例１に係る半導体装置１１０と同様の構成とされているが、従来例３に係る半導体装置１１０では、半導体素子１２０の周辺部下方の半導体素子搭載用のはんだ１５１の厚みＷｄが周辺部下方以外の半導体素子搭載用のはんだ１５１の厚みＷｅよりも厚くなるようにヒートスプレッダ１４０に溝部１４９が設けられており、熱応力による半導体素子１２０のクラックが防止された構成とされている（特許文献３参照）。
実開昭６３−２０４４８号公報 実開昭６３−２０４４９号公報 実開平２−１４６４５３号公報
しかしながら、従来例２に係る半導体装置１１０において使用されるヒートスプレッダ１４０は高価であり、厚みを薄くして使用されることが多いが、薄くするとインバー材１４８による効果が小さくなり、半導体素子１２０に加わる熱応力を十分に緩和させることができなかった。
また、従来例３に係る半導体装置１１０では、大型の半導体素子１２０を搭載する際に、はんだ１５１の表面張力やヒートスプレッダ１４０とはんだ１５１の濡れ性により半導体素子１２０の搭載位置がずれたり、半導体素子１２０の重みではんだ１５１が外に押し出されたりすることがあり、半導体素子搭載用のはんだ１５１の厚みを十分に確保することができず、半導体素子１２０に加わる熱応力を十分に緩和することができなかった。
本発明は、このような状況に鑑みてなされたものであって、環境変化の厳しいところで半導体素子に加わる熱応力を緩和させることが可能なヒートスプレッダ、このヒートスプレッダを備える半導体装置、及びこの半導体装置が搭載されている電子機器を提供することを目的とする。
また、本発明は、本発明に係るヒートスプレッダの製造方法及び本発明に係る半導体装置の製造方法を提供することを他の目的とする。
本発明に係るヒートスプレッダは、半導体素子と該半導体素子を搭載する基板との間に介在し、前記半導体素子から発せられた熱を放散させるヒートスプレッダであって、前記半導体素子が搭載される素子搭載面の周縁部は中央部に対して隆起していることを特徴とする。
この構成により、ヒートスプレッダと半導体素子との間に介する実装用のはんだがヒートスプレッダの外側へ押し出されることを防止することができ、はんだの厚みを十分に確保することができる。つまり、環境変化の厳しいところで半導体素子に加わる熱応力を十分に緩和させることができる。
本発明に係るヒートスプレッダでは、前記素子搭載面を構成する第１の熱伝導層と、前記基板と対向する基板対向面を構成する第２の熱伝導層との間に前記第１及び第２の熱伝導層よりも線膨張係数が小さいインバー層が挟まれた層構造を有することが好ましい。
この構成により、より環境変化の厳しいところで半導体素子に加わる熱応力を十分に緩和させることが可能となる。
本発明に係るヒートスプレッダでは、前記第１及び第２の熱伝導層は、銅系合金からなることが好ましい。
この構成により、放熱性を高めることができる。
本発明に係るヒートスプレッダでは、前記中央部における厚みが０．５〜１．２ｍｍであり、前記中央部における、前記第１の熱伝導層と前記インバー層と前記第２の熱伝導層との厚さの比率が１：１：１〜２：１：２であることが好ましい。
この構成により、高い放熱性を維持した状態で厚みを薄くすることができ、また、半導体素子を搭載する際におけるはんだの厚みを十分に確保して、環境変化の厳しいところで半導体素子に加わる熱応力を十分に緩和させることができる。
本発明に係るヒートスプレッダでは、前記素子搭載面及び前記基板対向面の少なくとも一方の面に、複数の溝部が設けられていることが好ましい。
この構成により、素子搭載面に溝部を設けた場合には、半導体素子に加わる熱応力を吸収することができ、また、半導体素子を搭載する際に半導体素子との間に配置される、実装用のはんだの厚みを部分的に薄くすることができるから、半導体素子の発熱量が大きい場合においても、ヒートスプレッダによる放熱性を維持することができる。
また、基板対向面に溝部を設けた場合には基板から加わる熱応力を吸収することができるから、素子搭載面と基板対向面の両方に溝部を設けた場合においては、より一層、半導体素子に加わる熱応力を緩和させることができる。
本発明に係るヒートスプレッダでは、前記基板対向面の端部は前記基板から離れるように傾斜する傾斜部を有することが好ましい。
この構成により、基板への実装において基板との間に配置される実装用のはんだの厚みを十分に確保することができるから、基板とヒートスプレッダの間に配置される実装用のはんだに発生する熱応力を緩和することができ、半導体素子に加わる熱応力を緩和させることができる。
本発明に係る半導体装置は、半導体素子と、該半導体素子を搭載する基板と、前記半導体素子及び前記基板の間に配置されるヒートスプレッダとを備える半導体装置であって、
前記ヒートスプレッダは、本発明に係るヒートスプレッダであることを特徴とする。
この構成により、環境変化の厳しいところで半導体素子に加わる熱応力を十分に緩和させることができ、信頼性を向上させることが可能となる。
本発明に係る電子機器は、半導体装置を搭載した電子機器であって、前記半導体装置は、本発明に係る半導体装置であることを特徴とする。
この構成により、半導体素子に加わる熱応力が緩和された信頼性の高い半導体装置が搭載されることとなるから、信頼性の高い電子機器を提供することが可能となる。
本発明に係るヒートスプレッダの製造方法は、半導体素子と該半導体素子を搭載する基板との間に介在し、前記半導体素子から発せられた熱を放散させるヒートスプレッダの製造方法であって、ヒートスプレッダ材の両面にはんだ箔を圧接する圧接工程と、該圧接工程によりはんだ箔が両面に圧接された前記ヒートスプレッダ材を打ち抜いて前記半導体素子が搭載される素子搭載面の周縁部が中央部に対して隆起した前記ヒートスプレッダを成形する成形工程とを備えることを特徴とする。
この構成により、環境変化の厳しいところで半導体素子に加わる熱応力を十分に緩和させることができるヒートスプレッダを両面にはんだ箔が圧接された状態で製造することができる。
本発明に係るヒートスプレッダの製造方法では、熱伝導性を有する２つの熱伝導材の間に該熱伝導材よりも線膨張係数が小さいインバー材を挟んで前記ヒートスプレッダ材を製造するヒートプレッダ材製造工程を備えることが好ましい。
この構成により、放熱性が高く、且つ環境変化の厳しいところで半導体素子に加わる熱応力を十分に緩和させることが可能なヒートスプレッダを製造することができる。
本発明に係る半導体装置の製造方法は、半導体素子と該半導体素子を搭載する基板との間にヒートスプレッダを備える半導体装置の製造方法であって、ヒートスプレッダ材の両面にはんだ箔を圧接する圧接工程と、該圧接工程によりはんだ箔が両面に圧接された前記ヒートスプレッダ材を打ち抜いて前記半導体素子が搭載される素子搭載面の周縁部が中央部に対して隆起した前記ヒートスプレッダを成形する成形工程と、該成形工程により成形された前記ヒートスプレッダに前記半導体素子を搭載する素子搭載工程と、該素子搭載工程により半導体素子が搭載された前記ヒートスプレッダを前記基板に搭載するヒートスプレッダ搭載工程とを備えることを特徴とする。
この構成により、両面にはんだ箔が圧接された状態にあるヒートスプレッダに半導体素子を搭載することができるから、ヒートスプレッダと半導体素子を接合させるために、ヒートスプレッダと半導体素子との間に実装用のはんだを配置する工程を省略することができる。同様に、両面にはんだ箔が圧接された状態にあるヒートスプレッダを基板に搭載することができるから、ヒートスプレッダと基板とを接合させるためにヒートスプレッダと半導体素子との間に実装用のはんだを配置する工程を省略することができる。
また、ヒートスプレッダの表面の酸化によるはんだの漏れ不良によるボイドの発生が低減され、ボイドによる放熱性の低下や熱応力によるはんだ部の亀裂発生が防止された、信頼性の高い半導体装置を製造することができる。つまり、信頼性の高い半導体装置を簡単に製造することができる。
本発明に係る半導体装置の製造方法は、半導体素子と該半導体素子を搭載する基板との間にヒートスプレッダを備える半導体装置の製造方法であって、ヒートスプレッダ材の両面にはんだ箔を圧接する圧接工程と、該圧接工程によりはんだ箔が両面に圧接された前記ヒートスプレッダ材を打ち抜いて前記半導体素子が搭載される素子搭載面の周縁部が中央部に対して隆起した前記ヒートスプレッダを成形する成形工程と、該成形工程により成形された前記ヒートスプレッダを前記基板に搭載するヒートスプレッダ搭載工程と、該ヒートスプレッダ搭載工程により前記基板へ搭載された前記ヒートスプレッダに前記半導体素子を搭載する素子搭載工程とを備えることを特徴とする。
この構成により、両面にはんだ箔が圧接された状態にあるヒートスプレッダに半導体素子を搭載することができるから、ヒートスプレッダと半導体素子を接合させるために、ヒートスプレッダと半導体素子との間に実装用のはんだを配置する工程を省略することができる。同様に、両面にはんだ箔が圧接された状態にあるヒートスプレッダを基板に搭載することができるから、ヒートスプレッダと基板とを接合させるためにヒートスプレッダと半導体素子との間に実装用のはんだを配置する工程を省略することができる。
また、ヒートスプレッダの表面の酸化によるはんだの漏れ不良によるボイドの発生が低減され、ボイドによる放熱性の低下や熱応力によるはんだ部の亀裂発生が防止された、信頼性の高い半導体装置を製造することができる。つまり、信頼性の高い半導体装置を簡単に製造することができる。
本発明に係るヒートスプレッダによれば、半導体素子が搭載される素子搭載面の周縁部が中央部に対して隆起しているから、ヒートスプレッダの外側へはんだが押し出されることを防止することができ、半導体素子との間に介する実装用のはんだの厚みを十分に確保することができる。つまり、環境変化の厳しいところで半導体素子に加わる熱応力を十分に緩和させることができる。
また、本発明に係る半導体装置によれば、本発明に係るヒートスプレッダが半導体素子と、半導体素子を搭載する基板との間に備えられているから、環境変化の厳しいところで半導体素子に加わる熱応力を十分に緩和することができ、信頼性を向上させることが可能となる。
また、本発明に係る電子機器によれば、半導体素子に加わる熱応力が緩和された信頼性の高い本発明に係る半導体装置が搭載されるから、信頼性を向上させることが可能となる。
また、本発明に係るヒートスプレッダの製造方法によれば、環境変化の厳しいところで半導体素子に加わる熱応力を十分に緩和させることができるヒートスプレッダを両面にはんだ箔が圧接された状態で製造することができる。
また、本発明に係る半導体装置の製造方法によれば、環境変化の厳しいところで半導体素子に加わる熱応力を十分に緩和させることができ、且つ両面にはんだ箔が圧接された状態にあるヒートスプレッダに半導体素子を搭載することができるから、信頼性の高い半導体装置を簡単に製造することができる。
以下、本発明の実施の形態について、図面を参照して説明する。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置の概略構成を示す断面図である。
なお、図１において、金属ベース３１、回路配線３３、半導体素子２、及びヒートスプレッダ４の断面部のハッチングは、図の見易さを考慮し、省略している。
本実施の形態に係る半導体装置１は、主に、半導体素子２と、半導体素子２を搭載する基板３と、半導体素子２及び基板３の間に配置されるヒートスプレッダ４とを備える構成とされている。つまり、半導体素子２と基板３との間に介在するヒートスプレッダ４により、半導体素子２から発せられた熱を放散させる構成とされている。
また、半導体素子２とヒートスプレッダ４は、半導体素子搭載用のはんだ５１により接合されており、ヒートスプレッダ４と基板３は、ヒートスプレッダ搭載用のはんだ５２により接合されている。
基板３は、Ａｌ又はＣｕ等の金属合金からなる金属ベース３１に絶縁層３２が形成され、さらに、絶縁層３２の表面に回路配線３３が設けられた構造とされている。また、回路配線３３は、アルミワイヤ６にて半導体素子２に電気的に接合されている。
本実施の形態に係る半導体装置１に搭載されている本実施の形態に係るヒートスプレッダ４は、半導体素子２が搭載される素子搭載面４１の周縁部４３が中央部４４に対して隆起する構造とされている。つまり、中央部４４に対して隆起している周縁部４３により、半導体素子搭載用のはんだ５１がヒートスプレッダ４の外側へ押し出されてしまうのを防止し、半導体素子２との間に配置される半導体素子搭載用のはんだ５１の厚みを十分に確保することができる構造とされている。
よって、本実施の形態に係る半導体装置１は、本実施の形態に係るヒートスプレッダ４を搭載することにより、半導体素子搭載用のはんだ５１の厚みを十分に確保し、環境変化の厳しいところで半導体素子２に加わる熱応力を十分に緩和させることができる構成となっている。
＜実施の形態２＞
図２は、本発明の実施の形態２に係る半導体装置の概略構成を示す断面図である。また、図３は、図２のＡ部分を拡大した部分拡大断面図である。
なお、図２及び図３において、金属ベース３１、回路配線３３、半導体素子２、及びヒートスプレッダ４の第１及び第２の熱伝導層４６,４７のハッチングは、図の見易さを考慮し、省略している。
本実施の形態に係る半導体装置１は、実施の形態１に係る半導体装置１とほぼ同様の構成とされている。つまり、半導体素子２と、半導体素子２を搭載する基板３と、半導体素子２及び基板３の間に配置されるヒートスプレッダ４とを備える構成とされており、半導体素子２と基板３との間に介在するヒートスプレッダ４により、半導体素子２から発せられた熱を放散させる構成とされている。以下、実施の形態１と異なる点について主に説明する。
本実施の形態に係る半導体装置１に搭載されている本実施の形態に係るヒートスプレッダ４は、実施の形態１と同様に、半導体素子２が搭載される素子搭載面４１の周縁部４３が中央部４４に対して隆起する構造とされている。
さらに、本実施の形態に係るヒートスプレッダ４は、素子搭載面４１を構成する第１の熱伝導層４６と、基板３と対向する基板対向面４２を構成する第２の熱伝導層４７との間に、第１及び第２の熱伝導層４６,４７よりも線膨張係数が小さいインバー層４８が挟まれた層構造を有する構成とされている。
つまり、本実施の形態に係る半導体装置１は、本実施の形態に係るヒートスプレッダ４を搭載することで、実施の形態１に係る半導体装置１と比べ、より環境変化の厳しいところで半導体素子２に加わる熱応力を十分に緩和させることができる構成とされている。
なお、本実施の形態に係るヒートスプレッダ４では、第１及び第２の熱伝導層４６,４７は、熱伝導性が高い銅系合金からなり、放熱性を高めた構成とされることが好ましい。
また、インバー層４８は、線膨張係数が極めて小さいＦｅ−Ｎｉ系合金からなり、環境変化の厳しいところで半導体素子２に加わる熱応力を確実に緩和させることが可能な構成とされていることが好ましい。また、Ｆｅ−Ｎｉ系合金における鉄及びニッケルの組成比は、例えば、鉄が６４％で、ニッケルが３６％であることが好ましい。
また、本実施の形態に係るヒートスプレッダ４は、中央部４４における厚みＷが０．５〜１．２ｍｍの範囲において薄型化されてもよく、この場合には、中央部４４における第１の熱伝導層４６とインバー層４８と第２の熱伝導層４７との厚さの比率（Ｗａ：Ｗｂ：Ｗｃ）を１：１：１〜２：１：２の範囲内として、高い放熱性を確保した状態で半導体素子搭載用のはんだ５１の厚みを十分に保ち、半導体素子２に加わる熱応力を十分且つ確実に緩和させることが可能な構成とすることが好ましい。
＜実施の形態３＞
図４は、本発明の実施の形態３に係る半導体装置の概略構成を示す断面図である。
なお、図４において、金属ベース３１、回路配線３３、半導体素子２、及びヒートスプレッダ４の熱伝導層４６,４７のハッチングは、図の見易さを考慮し、省略している。
本実施の形態に係る半導体装置１は、実施の形態１及び実施の形態２に係る半導体装置１とほぼ同様の構成とされている。つまり、半導体素子２と、半導体素子２を搭載する基板３と、半導体素子２及び基板３の間に配置されるヒートスプレッダ４とを備える構成とされており、半導体素子２と基板３との間に介在するヒートスプレッダ４により、半導体素子２から発せられた熱を放散させる構成とされている。以下、実施の形態１及び実施の形態２と異なる点について主に説明する。
本実施の形態に係る半導体装置１に搭載されている本実施の形態に係るヒートスプレッダ４は、実施の形態１及び実施の形態２と同様に、半導体素子２が搭載される素子搭載面４１の周縁部４３が中央部４４に対して隆起する構造とされている。
また、本実施の形態に係るヒートスプレッダ４は、実施の形態２と同様に、素子搭載面４１を構成する第１の熱伝導層４６と、基板３と対向する基板対向面４２を構成する第２の熱伝導層４７との間に、第１及び第２の熱伝導層４６,４７よりも線膨張係数が小さいインバー層４８が挟まれた層構造を有する構成とされている。
さらに、本実施の形態に係るヒートスプレッダ４は、素子搭載面４１に複数の、具体的には４つの溝部４９を備える構成とされている。
つまり、本実施の形態に係る半導体装置１は、本実施の形態に係るヒートスプレッダ４を搭載することにより、半導体素子２に加わる熱応力をヒートスプレッダ４で吸収することが可能な構成とされるとともに、ヒートスプレッダ４に比べて熱伝導性が悪い半導体素子搭載用のはんだ５１の厚みを部分的に薄くした構成とされており、これにより、実施の形態２及び実施の形態３に係る半導体装置１と比べて、より一層、半導体素子２に加わる熱応力が緩和される構成となっている。
＜実施の形態４＞
図５は、本発明の実施の形態４に係る半導体装置の概略構成を示す断面図である。
なお、図５において、金属ベース３１、回路配線３３、半導体素子２、及びヒートスプレッダ４の第１及び第２の熱伝導層４６,４７のハッチングは、図の見易さを考慮し、省略している。
本実施の形態に係る半導体装置１は、実施の形態１乃至実施の形態３に係る半導体装置１とほぼ同様の構成とされている。つまり、半導体素子２と、半導体素子２を搭載する基板３と、半導体素子２及び基板３の間に配置されるヒートスプレッダ４とを備える構成とされており、半導体素子２と基板３との間に介在するヒートスプレッダ４により、半導体素子２から発せられた熱を放散させる構成とされている。以下、実施の形態１乃至実施の形態３と異なる点について主に説明する。
本実施の形態に係る半導体装置１に搭載されている本実施の形態に係るヒートスプレッダ４は、実施の形態１乃至実施の形態３と同様に、半導体素子２が搭載される素子搭載面４１の周縁部４３が中央部４４に対して隆起する構造とされている。
また、本実施の形態に係るヒートスプレッダ４は、実施の形態２及び実施の形態３と同様に、素子搭載面４１を構成する第１の熱伝導層４６と、基板３と対向する基板対向面４２を構成する第２の熱伝導層４７との間に、第１及び第２の熱伝導層４６,４７よりも線膨張係数が小さいインバー層４８が挟まれた層構造を有する構成とされている。
また、本実施の形態に係るヒートスプレッダ４は、実施の形態３と同様に、素子搭載面４１に複数の、具体的には４つの溝部４９を備える構成とされている。
さらに、本実施の形態に係るヒートスプレッダ４において、基板３と対向する基板対向面４２の端部は基板３から離れるように傾斜する傾斜部４５を有する構成とされている。
つまり、本実施の形態に係る半導体装置１は、本実施の形態に係るヒートスプレッダ４を搭載することにより、ヒートスプレッダ４と基板３との間に配置されているヒートスプレッダ搭載用のはんだ５２の厚みを十分に確保し、基板３とヒートスプレッダ４の間に配置されているヒートスプレッダ搭載用のはんだ５２に発生する熱応力を緩和させる構成となっており、実施の形態１乃至実施の形態３に係る半導体装置１と比べて、半導体素子２に加わる熱応力がより一層、緩和される構成となっている。
＜実施の形態５＞
図６は、本発明の実施の形態５に係る半導体装置の概略構成を示す断面図である。
なお、図６において、金属ベース３１、回路配線３３、半導体素子２、及びヒートスプレッダ４の第１及び第２の熱伝導層４６,４７のハッチングは、図の見易さを考慮し、省略している。
本実施の形態に係る半導体装置１は、実施の形態１乃至実施の形態４に係る半導体装置１とほぼ同様の構成とされている。つまり、半導体素子２と、半導体素子２を搭載する基板３と、半導体素子２及び基板３の間に配置されるヒートスプレッダ４とを備える構成とされており、半導体素子２と基板３との間に介在するヒートスプレッダ４により、半導体素子２から発せられた熱を放散させる構成とされている。以下、実施の形態１乃至実施の形態４と異なる点について主に説明する。
本実施の形態に係る半導体装置１に搭載されている本実施の形態に係るヒートスプレッダ４は、実施の形態１乃至実施の形態４と同様に、半導体素子２が搭載される素子搭載面４１の周縁部４３が中央部４４に対して隆起する構造とされている。
また、本実施の形態に係るヒートスプレッダ４は、実施の形態２乃至実施の形態４と同様に、素子搭載面４１を構成する第１の熱伝導層４６と、基板３と対向する基板対向面４２を構成する第２の熱伝導層４７との間に、第１及び第２の熱伝導層４６,４７よりも線膨張係数が小さいインバー層４８が挟まれた層構造を有する構成とされている。
また、本実施の形態に係るヒートスプレッダ４は、実施の形態３及び実施の形態４と同様に、素子搭載面４１に複数の、具体的には４つの溝部４９を備える構成とされている。
さらに、本実施の形態に係るヒートスプレッダ４は、基板３と対向する基板対向面４２に複数の、具体的には５つの溝部４９を備える構成とされており、基板３から加わる熱応力を吸収することができる構成とされている。
つまり、本実施の形態に係る半導体装置１は、素子搭載面４１と基板対向面４２の両方に溝部４９が設けられた本実施の形態に係るヒートスプレッダ４を搭載することにより、実施の形態１乃至実施の形態３に係る半導体装置１と比べて、より一層、半導体素子２に加わる熱応力を緩和させることができる構成とされている。
＜実施の形態６＞
図７は、本発明の実施の形態６に係る半導体装置の概略構成を示す断面図である。図８は、本発明の実施の形態６に係る半導体装置の製造方法を説明するための組立分解図である。
なお、図７及び図８において、金属ベース３１、回路配線３３、半導体素子２、及びヒートスプレッダ４の第１及び第２の熱伝導層４６,４７のハッチングは、図の見易さを考慮し、省略している。
本実施の形態に係る半導体装置１は、実施の形態１乃至実施の形態５に係る半導体装置１とほぼ同様の構成とされている。つまり、半導体素子２と、半導体素子２を搭載する基板３と、半導体素子２及び基板３の間に配置されるヒートスプレッダ４とを備える構成とされており、半導体素子２と基板３との間に介在するヒートスプレッダ４により、半導体素子２から発せられた熱を放散させる構成とされている。以下、実施の形態１乃至実施の形態５と異なる点について主に説明する。
本実施の形態に係る半導体装置１に搭載されている本実施の形態に係るヒートスプレッダ４は、実施の形態１乃至実施の形態５と同様に、半導体素子２が搭載される素子搭載面４１の周縁部４３が中央部４４に対して隆起する構造とされている。
また、本実施の形態に係るヒートスプレッダ４は、実施の形態２乃至実施の形態５と同様に、素子搭載面４１を構成する第１の熱伝導層４６と、基板３と対向する基板対向面４２を構成する第２の熱伝導層４７との間に、第１及び第２の熱伝導層４６,４７よりも線膨張係数が小さいインバー層４８が挟まれた層構造を有する構成とされている。
また、本実施の形態に係るヒートスプレッダ４において、基板３と対向する基板対向面４２の端部は、実施の形態４と同様に、基板３から離れるように傾斜する傾斜部４５を有する構成とされている。
このような本実施の形態に係るヒートスプレッダ４は、その製造工程において、ヒートスプレッダ材４の両面にはんだ箔５１,５２を圧接する圧接工程と、圧接工程によりはんだ箔５１,５２が両面に圧接されたヒートスプレッダ材４を打ち抜いて半導体素子２が搭載される素子搭載面４１の周縁部４３が中央部４４に対して隆起したヒートスプレッダ４を成形する成形工程とが備えられることにより、両面にはんだ箔５１,５２が圧接された状態で製造される。
なお、このようなヒートスプレッダ４の製造工程において、ヒートスプレッダ材４は、熱伝導性を有する２つの熱伝導材４６,４７の間に熱伝導材よりも線膨張係数が小さいインバー材４８を挟んでヒートスプレッダ材４を製造するヒートプレッダ材製造工程により製造される。
さらに、本実施の形態に係る半導体装置１は、その製造工程において、ヒートスプレッダ材４の両面にはんだ箔５１,５２を圧接する圧接工程と、圧接工程によりはんだ箔５１,５２が両面に圧接されたヒートスプレッダ材４を打ち抜いて半導体素子２が搭載される素子搭載面４１の周縁部４３が中央部４４に対して隆起したヒートスプレッダ４を成形する成形工程と、成形工程により成形されたヒートスプレッダ４に半導体素子２を搭載する素子搭載工程と、素子搭載工程により半導体素子２が搭載されたヒートスプレッダ４を基板３に搭載するヒートスプレッダ搭載工程とが備えられることにより製造される。
なお、上記した本実施の形態に係る半導体装置１の製造方法は、素子搭載工程の後にヒートスプレッダ搭載工程とを備える構成とされているが、ヒートスプレッダ搭載工程の後に素子搭載工程を備えて本実施の形態に係る半導体装置１を製造してもよい。
すなわち、本実施の形態に係る半導体装置１は、ヒートスプレッダ材４の両面にはんだ箔５１,５２を圧接する圧接工程と、圧接工程によりはんだ箔５１,５２が両面に圧接されたヒートスプレッダ材４を打ち抜いて半導体素子２が搭載される素子搭載面４１の周縁部４３が中央部４４に対して隆起したヒートスプレッダ４を成形する成形工程と、成形工程により成形されたヒートスプレッダ４を基板３に搭載するヒートスプレッダ搭載工程と、ヒートスプレッダ搭載工程により基板３へ搭載されたヒートスプレッダ４に半導体素子２を搭載する素子搭載工程とにより製造することができる。
なお、上記した本実施の形態に係る製造方法は、実施の形態１乃至実施の形態６に係るヒートスプレッダ４及び半導体装置１の製造にそれぞれ、適用することができる。
＜実施の形態７＞
本実施の形態に係る電子機器（不図示）は、実施の形態１乃至実施の形態６のいずれか１つに記載した半導体装置を搭載した電子機器である。半導体素子に加わる熱応力を十分に緩和させることができる信頼性の高い半導体装置が搭載されていることから、信頼性の高い電子機器とすることができる。
例えば、本発明に係る半導体装置は、エアコン、冷蔵庫、自動車（太陽電池）といった環境変化の厳しいところで使用される電子機器に搭載された場合に大きな効果を奏する。
なお、本発明は、上述した実施の形態１乃至実施の形態７に示した構成に限定されるものではなく、本発明の範囲内で変更を施すことが可能である。
本発明の実施の形態１に係る半導体装置の概略構成を示す断面図である。 本発明の実施の形態２に係る半導体装置の概略構成を示す断面図である。 図２のＡ部分を拡大した部分拡大断面図である。 本発明の実施の形態３に係る半導体装置の概略構成を示す断面図である。 本発明の実施の形態４に係る半導体装置の概略構成を示す断面図である。 本発明の実施の形態５に係る半導体装置の概略構成を示す断面図である。 本発明の実施の形態６に係る半導体装置の概略構成を示す断面図である。 本発明の実施の形態６に係る半導体装置の製造方法を説明するための組立分解図である。 従来例１に係る半導体装置の概略構成を示す断面図である。 従来例１に係る半導体装置の製造方法を説明するための組立分解図である。 従来例２に係る半導体装置の概略構成を示す断面図である。 従来例３に係る半導体装置の概略構成を示す断面図である。
符号の説明
１ 半導体装置
２ 半導体素子
３ 基板
３１ 金属ベース
３２ 絶縁層
３３ 回路配線
４ ヒートスプレッダ（ヒートスプレッダ材）
４１ 素子搭載面
４２ 基板対向面
４３ 周縁部
４４ 中央部
４５ 傾斜部
４６ 第１の熱伝導層（熱伝導材）
４７ 第２の熱伝導層（熱伝導材）
４８ インバー層（インバー材）
４９ 溝部
５１、５２ はんだ（はんだ箔）
６ アルミワイヤ
Ｗ 中央部の厚み
Ｗａ 中央部における第１の熱伝導層の厚み
Ｗｂ 中央部におけるインバー層の厚み
Ｗｃ 中央部における第２の熱伝導層の厚み

Claims (12)

  1. 半導体素子と該半導体素子を搭載する基板との間に介在し、前記半導体素子から発せられた熱を放散させるヒートスプレッダであって、
    前記半導体素子が搭載される素子搭載面の周縁部は中央部に対して隆起していることを特徴とするヒートスプレッダ。
  2. 請求項１に記載のヒートスプレッダであって、
    前記素子搭載面を構成する第１の熱伝導層と、前記基板と対向する基板対向面を構成する第２の熱伝導層との間に前記第１及び第２の熱伝導層よりも線膨張係数が小さいインバー層が挟まれた層構造を有することを特徴とするヒートスプレッダ。
  3. 請求項２に記載のヒートスプレッダであって、
    前記第１及び第２の熱伝導層は、銅系合金からなることを特徴とするヒートスプレッダ。
  4. 請求項２又は請求項３に記載のヒートスプレッダであって、
    前記中央部における厚みが０．５〜１．２ｍｍであり、
    前記中央部における、前記第１の熱伝導層と前記インバー層と前記第２の熱伝導層との厚さの比率が１：１：１〜２：１：２であることを特徴とするヒートスプレッダ。
  5. 請求項１乃至請求項４のいずれか１つに記載のヒートスプレッダであって、
    前記素子搭載面及び前記基板対向面の少なくとも一方の面に、複数の溝部が設けられていることを特徴とするヒートスプレッダ。
  6. 請求項１乃至請求項５のいずれか１つに記載のヒートスプレッダであって、
    前記基板対向面の端部は前記基板から離れるように傾斜する傾斜部を有することを特徴とするヒートスプレッダ。
  7. 半導体素子と、該半導体素子を搭載する基板と、前記半導体素子及び前記基板の間に配置されるヒートスプレッダとを備える半導体装置であって、
    前記ヒートスプレッダは、請求項１乃至請求項６のいずれか１つに記載のヒートスプレッダであることを特徴とする半導体装置。
  8. 半導体装置を搭載した電子機器であって、
    前記半導体装置は、請求項７に記載の半導体装置であることを特徴とする電子機器。
  9. 半導体素子と該半導体素子を搭載する基板との間に介在し、前記半導体素子から発せられた熱を放散させるヒートスプレッダの製造方法であって、
    ヒートスプレッダ材の両面にはんだ箔を圧接する圧接工程と、
    該圧接工程によりはんだ箔が両面に圧接された前記ヒートスプレッダ材を打ち抜いて前記半導体素子が搭載される素子搭載面の周縁部が中央部に対して隆起した前記ヒートスプレッダを成形する成形工程と
    を備えることを特徴とするヒートスプレッダの製造方法。
  10. 請求項９に記載のヒートスプレッダの製造方法であって、
    熱伝導性を有する２つの熱伝導材の間に該熱伝導材よりも線膨張係数が小さいインバー材を挟んで前記ヒートスプレッダ材を製造するヒートプレッダ材製造工程
    を備えることを特徴とするヒートスプレッダの製造方法。
  11. 半導体素子と該半導体素子を搭載する基板との間にヒートスプレッダを備える半導体装置の製造方法であって、
    ヒートスプレッダ材の両面にはんだ箔を圧接する圧接工程と、
    該圧接工程によりはんだ箔が両面に圧接された前記ヒートスプレッダ材を打ち抜いて前記半導体素子が搭載される素子搭載面の周縁部が中央部に対して隆起した前記ヒートスプレッダを成形する成形工程と、
    該成形工程により成形された前記ヒートスプレッダに前記半導体素子を搭載する素子搭載工程と、
    該素子搭載工程により半導体素子が搭載された前記ヒートスプレッダを前記基板に搭載するヒートスプレッダ搭載工程と
    を備えることを特徴とする半導体装置の製造方法。
  12. 半導体素子と該半導体素子を搭載する基板との間にヒートスプレッダを備える半導体装置の製造方法であって、
    ヒートスプレッダ材の両面にはんだ箔を圧接する圧接工程と、
    該圧接工程によりはんだ箔が両面に圧接された前記ヒートスプレッダ材を打ち抜いて前記半導体素子が搭載される素子搭載面の周縁部が中央部に対して隆起した前記ヒートスプレッダを成形する成形工程と、
    該成形工程により成形された前記ヒートスプレッダを前記基板に搭載するヒートスプレッダ搭載工程と、
    該ヒートスプレッダ搭載工程により前記基板へ搭載された前記ヒートスプレッダに前記半導体素子を搭載する素子搭載工程と
    を備えることを特徴とする半導体装置の製造方法。
JP2007261119A 2007-10-04 2007-10-04 ヒートスプレッダ、半導体装置、電子機器、ヒートスプレッダの製造方法、及び半導体装置の製造方法 Pending JP2009094157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007261119A JP2009094157A (ja) 2007-10-04 2007-10-04 ヒートスプレッダ、半導体装置、電子機器、ヒートスプレッダの製造方法、及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007261119A JP2009094157A (ja) 2007-10-04 2007-10-04 ヒートスプレッダ、半導体装置、電子機器、ヒートスプレッダの製造方法、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009094157A true JP2009094157A (ja) 2009-04-30

Family

ID=40665882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007261119A Pending JP2009094157A (ja) 2007-10-04 2007-10-04 ヒートスプレッダ、半導体装置、電子機器、ヒートスプレッダの製造方法、及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009094157A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035219A (ja) * 2009-08-04 2011-02-17 Kobe Steel Ltd 複合放熱板
JP2013069959A (ja) * 2011-09-26 2013-04-18 Nissan Motor Co Ltd パワーモジュールの冷却構造
JP2013161854A (ja) * 2012-02-02 2013-08-19 Mitsubishi Electric Corp 半導体装置の製造方法、半導体装置
WO2013145532A1 (ja) * 2012-03-28 2013-10-03 パナソニック株式会社 樹脂パッケージ
WO2015080161A1 (ja) * 2013-11-29 2015-06-04 株式会社神戸製鋼所 ベース板及びベース板を備えた半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035219A (ja) * 2009-08-04 2011-02-17 Kobe Steel Ltd 複合放熱板
JP2013069959A (ja) * 2011-09-26 2013-04-18 Nissan Motor Co Ltd パワーモジュールの冷却構造
JP2013161854A (ja) * 2012-02-02 2013-08-19 Mitsubishi Electric Corp 半導体装置の製造方法、半導体装置
WO2013145532A1 (ja) * 2012-03-28 2013-10-03 パナソニック株式会社 樹脂パッケージ
JPWO2013145532A1 (ja) * 2012-03-28 2015-12-10 パナソニックＩｐマネジメント株式会社 樹脂パッケージ
US9252090B2 (en) 2012-03-28 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Resin package
WO2015080161A1 (ja) * 2013-11-29 2015-06-04 株式会社神戸製鋼所 ベース板及びベース板を備えた半導体装置
JP2015128154A (ja) * 2013-11-29 2015-07-09 株式会社神戸製鋼所 ベース板及びベース板を備えた半導体装置
KR101922783B1 (ko) * 2013-11-29 2018-11-27 가부시키가이샤 고베 세이코쇼 베이스판, 및 베이스판을 구비한 반도체 장치

Similar Documents

Publication Publication Date Title
JP4450230B2 (ja) 半導体装置
JP4558012B2 (ja) 半導体パッケージ用放熱プレート及び半導体装置
CN1969397A (zh) 热电模块
WO2009084172A1 (ja) 熱電素子
WO2015046040A1 (ja) かしめヒートシンクおよびヒートシンク一体型パワーモジュール
KR101486137B1 (ko) 방열 장치 및 그 제조 방법
JP4989552B2 (ja) 電子部品
JPWO2015029511A1 (ja) 半導体装置およびその製造方法
JP2009094157A (ja) ヒートスプレッダ、半導体装置、電子機器、ヒートスプレッダの製造方法、及び半導体装置の製造方法
JP3779721B1 (ja) 積層回路基板の製造方法
JP2014179394A (ja) 半導体装置
JP6048238B2 (ja) 電子装置
JP6834815B2 (ja) 半導体モジュール
JP2019134018A (ja) 半導体装置
JP4645276B2 (ja) 半導体装置
JP4096776B2 (ja) 半導体装置
JP5793295B2 (ja) 半導体装置
JP2011187477A (ja) 金属ベース回路基板の製造方法及び金属ベース回路基板
JP4860800B2 (ja) パワー回路配線構造の製造方法
JP4961398B2 (ja) 半導体装置
JP5124329B2 (ja) 半導体装置
JP4992302B2 (ja) パワー半導体モジュール
JP2008034722A (ja) 回路基板の製造方法
JP2011233734A (ja) 複合熱伝導部材
JP7359647B2 (ja) パワー半導体装置およびパワー半導体装置の製造方法