JP2013161854A - 半導体装置の製造方法、半導体装置 - Google Patents

半導体装置の製造方法、半導体装置 Download PDF

Info

Publication number
JP2013161854A
JP2013161854A JP2012020772A JP2012020772A JP2013161854A JP 2013161854 A JP2013161854 A JP 2013161854A JP 2012020772 A JP2012020772 A JP 2012020772A JP 2012020772 A JP2012020772 A JP 2012020772A JP 2013161854 A JP2013161854 A JP 2013161854A
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
manufacturing
fixed
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012020772A
Other languages
English (en)
Inventor
Ayumi Maruta
歩 丸田
Hideki Tsukamoto
英樹 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012020772A priority Critical patent/JP2013161854A/ja
Publication of JP2013161854A publication Critical patent/JP2013161854A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】不濡れ領域の発生を抑制して第1部材と第2部材をはんだで接合できる半導体装置の製造方法と半導体装置を提供する。
【解決手段】上面に第1凸部12aを有し下面に第2凸部12bを有するはんだ12の第2凸部12bを、第1部材10の上にのせる工程と、第1凸部12aの上に、第2部材14をのせる工程と、はんだ12を溶融させ、はんだ12により第2部材14を第1部材10に固定する工程と、を備え、はんだ12が溶融することにより第1凸部12aと第2凸部12bがつぶれて、はんだ12の幅が大きくなり、第1部材10と第2部材14の距離が縮まる。
【選択図】図2

Description

本発明は、例えば電力変換などに用いられる半導体装置の製造方法、及び半導体装置に関する。
特許文献1には、板はんだを用いて2つの部材を接合する技術が開示されている。
特開2008−282834号公報
第1部材の所定位置に板はんだをのせて、その板はんだの上に第2部材をのせることがある。そして、はんだを溶融させることで、第2部材を第1部材に固定する。板はんだが第1部材の所定位置からずれた場合、第1部材と第2部材の間にはんだがない領域(不濡れ領域)が生じることがあった。不濡れ領域が生じた場合は修正作業などが必要となる問題があった。
本発明は、上述のような課題を解決するためになされたもので、不濡れ領域の発生を抑制して第1部材と第2部材をはんだで接合できる半導体装置の製造方法と半導体装置を提供することを目的とする。
本発明に係る半導体装置の製造方法は、上面に第1凸部を有し下面に第2凸部を有するはんだの該第2凸部を、第1部材の上にのせる工程と、該第1凸部の上に、第2部材をのせる工程と、該はんだを溶融させ、該はんだにより該第2部材を該第1部材に固定する工程と、を備え、該はんだが溶融することにより該第1凸部と該第2凸部がつぶれて、該はんだの幅が大きくなり、該第1部材と該第2部材の距離が縮まることを特徴とする。
本発明に係る半導体装置は、第1部材と、該第1部材に固定され、先端が該第1部材の外に伸びる針状部と、該針状部を覆うように形成されたはんだと、該はんだによって該第1部材に固定された第2部材と、を備えたことを特徴とする。
本発明に係る他の半導体装置の製造方法は、第1部材に固定された針状部ではんだを刺して、該はんだを該第1部材に固定する工程と、該はんだの上に第2部材をのせる工程と、該はんだを溶融させて、該はんだにより該第2部材を該第1部材に固定する工程と、を備えたことを特徴とする。
本発明に係る他の半導体装置は、平坦面を有する第1部材と、該平坦面上に固定されたはんだと、該はんだを囲むように該平坦面上に固定された固定部材と、該はんだによって該第1部材に固定された第2部材と、を備えたことを特徴とする。
本発明によれば、不濡れ領域の発生を抑制して第1部材と第2部材を接合できる。
本発明の実施の形態1に係る半導体装置の製造方法において、はんだをベース板にのせることを示す図である。 絶縁基板をはんだの上にのせることを示す図である。 はんだを溶融させたことを示す図である。 比較例の半導体装置の製造方法で製造された半導体装置を示す図である。 本発明の実施の形態2に係る半導体装置の製造方法において、はんだ溶融前の状態を示す図である。 はんだを溶融させたことを示す図である。 本発明の実施の形態3に係る半導体装置の製造方法において、はんだ溶融前の状態を示す図である。 はんだを溶融させたことを示す図である。 本発明の実施の形態4に係る半導体装置を示す図である。 本発明の実施の形態5に係る半導体装置の製造方法において、はんだ溶融前の状態を示す図である。 はんだを溶融させたことを示す図である。 比較例の半導体装置の製造方法で製造された半導体装置を示す図である。
実施の形態1.
本発明の実施の形態1に係る半導体装置の製造方法は、図1乃至図4を参照して説明する。図1は、本発明の実施の形態1に係る半導体装置の製造方法において、はんだをベース板にのせることを示す図である。ベース板10は平坦な表面を有している。ベース板10の平坦な表面にはんだ12をのせる。はんだ12は、上面に第1凸部12aを有し下面に第2凸部12bを有している。第1凸部12aと第2凸部12bは、はんだ12を波形にすることで形成されている。この工程では、第2凸部12bをベース板10の上にのせる。
次いで、絶縁基板をはんだの上にのせる。図2は、絶縁基板をはんだの上にのせることを示す図である。絶縁基板14は、静電チャック16により保持されて図2の矢印方向に移動する。そして、はんだ12の第1凸部12aの上に絶縁基板14をのせる。絶縁基板14を第1凸部12aの上にのせた後、静電チャック16を退避させる。なお、図2において、溶融前のはんだ12の幅はX1で表されている。
次いで、はんだを溶融させる。図3は、はんだを溶融させたことを示す図である。この工程では、はんだ12が溶融することにより第1凸部12aと第2凸部12bがつぶれて、ベース板10と絶縁基板14の距離が縮まる。さらに、第1凸部12aと第2凸部12bがつぶれることで、溶融後のはんだ12の幅X2は、溶融前の幅X1よりも大きくなる。溶融して幅が広くなったはんだ12は、絶縁基板14をベース板10に固定する。
以下、実施の形態1の半導体装置の製造方法の意義の説明に先立って、理解を容易にするために、比較例について説明する。図4は、比較例の半導体装置の製造方法で製造された半導体装置を示す図である。比較例の半導体装置の製造方法では板はんだ50を用いてベース板10と絶縁基板14を接合する。板はんだ50は溶融の前後を通して板状である。ところで、はんだをベース板にのせる際にはんだが滑るなどして、はんだがベース板の所定位置からずれることがある。その場合、比較例の半導体装置の製造方法では、ベース板10と絶縁基板14の間にはんだが形成されない不濡れ領域52が生じる。
ところが、本発明の実施の形態1に係る半導体装置の製造方法によれば、不濡れ領域の発生を抑制できる。すなわち、はんだ12の溶融時に第1凸部12aと第2凸部12bがつぶれてはんだ12の幅が大きくなるので、ベース板10と絶縁基板14を大面積で接合することができる。よって、仮に、はんだ12がベース板10の所定位置からずれていても、ベース板10と絶縁基板14の間を確実に接合し不濡れ領域の発生を抑制できる。
本発明の実施の形態1に係る半導体装置の製造方法では、ベース板10と絶縁基板14を接合することとしたが、本発明はこれに限定されない。第1部材と第2部材の間にはんだを介在させて、はんだによりこれらを接合するものであれば本発明の効果を得ることができる。
実施の形態2.
本発明の実施の形態2に係る半導体装置の製造方法は、図5及び図6を参照して説明する。なお、実施の形態1と同じ部分の説明は省略する。
図5は、本発明の実施の形態2に係る半導体装置の製造方法において、はんだ溶融前の状態を示す図である。はんだ60は、上面に第1凸部60aを有し下面に第2凸部60bを有する。第1凸部60aと第2凸部60bは、三角波の形状となるように形成されている。はんだ60の溶融前の幅はX3で表されている。
次いで、はんだ60を溶融させる。図6は、はんだを溶融させたことを示す図である。この工程では、はんだ60を溶融することにより、第1凸部60aと第2凸部60bがつぶれてベース板10と絶縁基板14の距離が縮まる。そして、第1凸部60aと第2凸部60bがつぶれることで、溶融後のはんだ60の幅X4は、溶融前の幅X3よりも大きくなる。絶縁基板14は、溶融して幅が広くなったはんだ60によりベース板10に固定される。
本発明の実施の形態2に係る半導体装置の製造方法によれば、実施の形態1と同様に、不濡れ領域の発生を抑制できる。ところで、はんだの形状は、実施の形態1及び実施の形態2で示したものに限定されず、溶融することで幅が大きくなるものであればよい。なお、本発明の実施の形態2にかかる半導体装置の製造方法は、少なくとも実施の形態1と同程度の変形が可能である。
実施の形態3.
本発明の実施の形態3に係る半導体装置の製造方法は、図7及び図8を参照して説明する。なお、実施の形態1と同じ部分の説明は省略する。
図7は、本発明の実施の形態3に係る半導体装置の製造方法において、はんだ溶融前の状態を示す図である。ベース板10には針状部100が固定されている。針状部100の先端はベース板10の外に伸びている。そして、針状部100の先端にはんだ102を刺して、はんだ102をベース板10に対して固定する。次いで、はんだ102の上に絶縁基板14をのせる。
次いで、はんだ102を溶融させる。図8は、はんだを溶融させたことを示す図である。はんだ102を溶融させると、はんだ102は針状部100を覆うように変形する。そして、絶縁基板14ははんだ102によってベース板10に固定される。
本発明の実施の形態3に係る半導体装置の製造方法によれば、はんだ102を針状部100に刺して固定するので、はんだ102の位置を固定できる。よってはんだ102が所定位置からずれることを防止できる。なお、本発明の実施の形態3にかかる半導体装置の製造方法は、少なくとも実施の形態1と同程度の変形が可能である。
実施の形態4.
本発明の実施の形態4に係る半導体装置は、図9を参照して説明する。なお、実施の形態1と同じ部分の説明は省略する。
図9は、本発明の実施の形態4に係る半導体装置を示す図である。図9Aは、断面図であり、図9Bは絶縁基板14を省略した平面図である。ベース板10は平坦面10aを有している。平坦面10a上にはんだ110が固定されている。さらに、平坦面10a上には固定部材112が固定されている。固定部材112ははんだ110を囲むように形成されている。絶縁基板14は、はんだ110によってベース板10に固定されている。
本発明の実施の形態4に係る半導体装置によれば、はんだ110の位置を固定部材112によって限定できるので、はんだ110をベース板10の所定位置にのせることができる。また、はんだ110は固定部材112で囲まれるので、はんだ110がずれることがない。このように、はんだ110をベース板10の所定位置に位置させることで、不濡れ領域の発生を抑制できる。なお、本発明の実施の形態4かかる半導体装置の製造方法は、少なくとも実施の形態1と同程度の変形が可能である。
実施の形態5.
本発明の実施の形態5に係る半導体装置の製造方法は、図10乃至図12を参照して説明する。なお、実施の形態1と同じ部分の説明は省略する。
図10は、本発明の実施の形態5に係る半導体装置の製造方法において、はんだ溶融前の状態を示す図である。平坦面10aの上にはんだ120がのせられている。固定部材122は、はんだ120を囲むように平坦面10aに固定されている。固定部材122のはんだ120に対向する面は、平坦面10aに対して鋭角をなす斜面122aで形成されている。この鋭角は図10においてθで示されている。
絶縁基板14をはんだ120の上にのせた後に、はんだ120を溶融させる。図11は、はんだを溶融させたことを示す図である。はんだ120を溶融させると、はんだ120は斜面122aに及ぶ。そして、絶縁基板14ははんだ120によってベース板10に固定される。
以下、実施の形態5の半導体装置の製造方法の意義の説明に先立って、理解を容易にするために、比較例について説明する。図12は、比較例の半導体装置の製造方法で製造された半導体装置を示す図である。比較例の固定部材130のうちはんだ132に対向する面(側面)は、平坦面10aに対して90°の角度をなしている。そのため、側面にはんだ132が及ぶと側面にはんだ132が集中し、はんだ132が偏ることがあった。はんだ132に偏りがあると、絶縁基板14の裏面全体にはんだ132を付着させることができない場合があった。
本発明の実施の形態5に係る半導体装置の製造方法によれば、固定部材122は斜面122aを有しているので、はんだ120が斜面122aに及んでもはんだ120がこの部分に偏ることを防止できる。よって、絶縁基板14の裏面全体にはんだ120を付着させることができる。なお、本発明の実施の形態5かかる半導体装置の製造方法は、少なくとも実施の形態1と同程度の変形が可能である。
10 ベース板、 10a 平坦面、 12 はんだ、 12a 第1凸部、 12b 第2凸部、 14 絶縁基板、 16 静電チャック、 50 板はんだ、 52 不濡れ領域、 60 はんだ、 60a 第1凸部、 60b 第2凸部、 100 針状部、 102 はんだ、 110 はんだ、 112 固定部材、 120 はんだ、 122 固定部材、 122a 斜面、 130 固定部材、 132 はんだ

Claims (7)

  1. 上面に第1凸部を有し下面に第2凸部を有するはんだの前記第2凸部を、第1部材の上にのせる工程と、
    前記第1凸部の上に、第2部材をのせる工程と、
    前記はんだを溶融させ、前記はんだにより前記第2部材を前記第1部材に固定する工程と、を備え、
    前記はんだが溶融することにより前記第1凸部と前記第2凸部がつぶれて、前記はんだの幅が大きくなり、前記第1部材と前記第2部材の距離が縮まることを特徴とする半導体装置の製造方法。
  2. 前記第1凸部と前記第2凸部は、前記はんだを波形にすることで形成したことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第1凸部と前記第2凸部は、三角波の形状となるように形成されたことを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 第1部材と、
    前記第1部材に固定され、先端が前記第1部材の外に伸びる針状部と、
    前記針状部を覆うように形成されたはんだと、
    前記はんだによって前記第1部材に固定された第2部材と、を備えたことを特徴とする半導体装置。
  5. 第1部材に固定された針状部ではんだを刺して、前記はんだを前記第1部材に固定する工程と、
    前記はんだの上に第2部材をのせる工程と、
    前記はんだを溶融させて、前記はんだにより前記第2部材を前記第1部材に固定する工程と、を備えたことを特徴とする半導体装置の製造方法。
  6. 平坦面を有する第1部材と、
    前記平坦面上に固定されたはんだと、
    前記はんだを囲むように前記平坦面上に固定された固定部材と、
    前記はんだによって前記第1部材に固定された第2部材と、を備えたことを特徴とする半導体装置。
  7. 前記固定部材の前記はんだに対向する面は、前記平坦面に対して鋭角をなす斜面で形成され、
    前記はんだは前記斜面にまで及ぶことを特徴とする請求項6に記載の半導体装置。
JP2012020772A 2012-02-02 2012-02-02 半導体装置の製造方法、半導体装置 Pending JP2013161854A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012020772A JP2013161854A (ja) 2012-02-02 2012-02-02 半導体装置の製造方法、半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012020772A JP2013161854A (ja) 2012-02-02 2012-02-02 半導体装置の製造方法、半導体装置

Publications (1)

Publication Number Publication Date
JP2013161854A true JP2013161854A (ja) 2013-08-19

Family

ID=49173893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012020772A Pending JP2013161854A (ja) 2012-02-02 2012-02-02 半導体装置の製造方法、半導体装置

Country Status (1)

Country Link
JP (1) JP2013161854A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5791528A (en) * 1980-11-28 1982-06-07 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH03111488U (ja) * 1990-02-28 1991-11-14
JPH03111487U (ja) * 1990-02-28 1991-11-14
JPH06326141A (ja) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法
JP2000151322A (ja) * 1998-11-07 2000-05-30 Tdk Corp チップ型圧電共振部品の製造方法
JP2001298033A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置
JP2004130351A (ja) * 2002-10-10 2004-04-30 Shinko Seiki Co Ltd フラックスを使用しない半田接合方法
JP2009094157A (ja) * 2007-10-04 2009-04-30 Sharp Corp ヒートスプレッダ、半導体装置、電子機器、ヒートスプレッダの製造方法、及び半導体装置の製造方法
JP2010040651A (ja) * 2008-08-01 2010-02-18 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5791528A (en) * 1980-11-28 1982-06-07 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH03111488U (ja) * 1990-02-28 1991-11-14
JPH03111487U (ja) * 1990-02-28 1991-11-14
JPH06326141A (ja) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法
JP2000151322A (ja) * 1998-11-07 2000-05-30 Tdk Corp チップ型圧電共振部品の製造方法
JP2001298033A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置
JP2004130351A (ja) * 2002-10-10 2004-04-30 Shinko Seiki Co Ltd フラックスを使用しない半田接合方法
JP2009094157A (ja) * 2007-10-04 2009-04-30 Sharp Corp ヒートスプレッダ、半導体装置、電子機器、ヒートスプレッダの製造方法、及び半導体装置の製造方法
JP2010040651A (ja) * 2008-08-01 2010-02-18 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP6176524B2 (ja) 蓄電装置及び該蓄電装置の製造方法
JP2009130044A (ja) 半導体装置の製造方法
JP2016052670A (ja) 超音波溶接ホーン、電解コンデンサの製造方法および電解コンデンサ
JP5540791B2 (ja) 電子部品、電子部品を備えたインバータ装置、及び電子部品の接合方法
TWI450658B (zh) 焊接定位結構
JP4722514B2 (ja) 半導体装置および該半導体装置用絶縁基板
JP2012169477A (ja) 半導体装置
JP2013161854A (ja) 半導体装置の製造方法、半導体装置
KR101132146B1 (ko) 밀착성이 우수한 각형 전지
US9595491B2 (en) Apparatus for manufacturing semiconductor device and the semiconductor device
JP2019008952A (ja) ターミナルプレートの製造方法
JP5256518B2 (ja) 半導体装置
JP2012084588A (ja) 電子部品における電極の接続構造
JP2014232832A (ja) 電源装置およびビームリード
JP5729462B1 (ja) 電子部品
JP5090387B2 (ja) リードフレーム
JP5217014B2 (ja) 電力変換装置およびその製造方法
US11037870B2 (en) Electronic module, lead frame and manufacturing method for electronic module
US11264351B2 (en) Method of manufacturing chip module
KR20150060845A (ko) 모듈
JP2009170543A (ja) 電力変換装置およびその製造方法
JP4396568B2 (ja) ハンダ付け構造体の製造方法
JP2019057686A (ja) 電子装置および接合方法
JP6025594B2 (ja) 端子位置決め保持治具
JP2009272525A (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405