JPWO2013145532A1 - 樹脂パッケージ - Google Patents

樹脂パッケージ Download PDF

Info

Publication number
JPWO2013145532A1
JPWO2013145532A1 JP2013520666A JP2013520666A JPWO2013145532A1 JP WO2013145532 A1 JPWO2013145532 A1 JP WO2013145532A1 JP 2013520666 A JP2013520666 A JP 2013520666A JP 2013520666 A JP2013520666 A JP 2013520666A JP WO2013145532 A1 JPWO2013145532 A1 JP WO2013145532A1
Authority
JP
Japan
Prior art keywords
die pad
thin plate
resin
resin package
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013520666A
Other languages
English (en)
Other versions
JP6048893B2 (ja
Inventor
八幡　和宏
和宏 八幡
高史 夘野
高史 夘野
光 池田
光 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2013145532A1 publication Critical patent/JPWO2013145532A1/ja
Application granted granted Critical
Publication of JP6048893B2 publication Critical patent/JP6048893B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

樹脂パッケージ（２００）は、主面に半導体素子（２０３）及び整合回路基板（２０４）が実装されたダイパッド（２０１）と、半導体素子（２０３）及び整合回路基板（２０４）と電気的に接続された少なくとも１つのリード端子（２０２ａ及び２０２ｂ）と、ダイパッド（２０１）の主面及びリード端子の主面の少なくともいずれかに固定された薄板（２０６、２１６ａ及び２１６ｂ）と、半導体素子（２０３）及び整合回路基板（２０４）、及び、薄板（２０６、２１６ａ及び２１６ｂ）を覆うモールド樹脂（２０７）とを備える。

Description

本発明は、樹脂パッケージに関し、特に、高周波電力増幅器用の樹脂パッケージに関する。
樹脂パッケージは、安価に大量に生産できるため、民生用の半導体素子のパッケージとして、最も一般的に使用されている。
例えば、高周波電力増幅器では、半導体チップに効率よく信号を入出力させるために整合回路が必要であり、半導体チップとともにダイパッドに実装されてパッケージに内蔵することが多い。そして、樹脂パッケージは、半導体チップ、整合回路、その他の内蔵部品、それらを接続するワイヤ等を保護するため、樹脂による封止（樹脂モールド）が施されている（例えば、特許文献１〜３を参照）。
また、高周波電力増幅器では、上記した半導体チップ、整合回路等が１つのパッドに実装されるため、ダイパッドサイズ（パッケージサイズ）が大きくなる傾向にある。また、高周波電力増幅器は、発熱量が多いため高い放熱性を必要とし、発生した熱を機器の筐体やヒートシンクに直接放熱するため、多くの場合、ダイパッドの裏面が樹脂から露出した構造をしている。
特開２０００−１９６００６号公報 特開２００９−２１２５４２号公報 特開昭６４−６７９４９号公報
上記のように、高周波電力増幅器は使用により発熱するため、長期使用時、半導体チップ及びその周辺の温度の上昇下降が繰り返されると、使用部材（半導体チップ、整合回路部品、ダイパッド、リードフレーム等）とモールド樹脂との熱膨張係数の差によってモールド樹脂の剥離が生じる。これにより、モールド樹脂に接着された使用部材がダイパッドから剥がれたりワイヤが切断されたりすることで、高周波電力増幅器は故障に至る。特に、高周波電力増幅器では、発熱量が大きく、パッケージサイズも大きいことから、モールド樹脂の剥離が顕著に起こるという問題が生じている。
本発明は、上記課題を鑑み、信頼性に優れた樹脂パッケージを提供することを目的とする。
上記課題を解決するために、本発明に係る樹脂パッケージの一態様は、主面にチップが実装されたダイパッドと、前記チップと電気的に接続された少なくとも１つのリード端子と、前記ダイパッドの主面及び前記リード端子の主面の少なくともいずれかに固定された薄板と、前記チップ及び前記薄板を覆う封止樹脂とを備える。
本発明によると、信頼性に優れた樹脂パッケージを提供することが出来る。
図１は、本発明の基礎となった知見を説明するための樹脂パッケージの概略構成図である。 図２は、本発明の基礎となった知見を説明するための樹脂パッケージの概略構成図である。 図３は、本発明の基礎となった知見を説明するための樹脂パッケージの概略構成図である。 図４は、実施の形態１における樹脂パッケージの概略構成図である。 図５は、実施の形態１における樹脂パッケージの製造工程を示す図である。 図６は、実施の形態１における樹脂パッケージの製造工程を示す図である。 図７は、実施の形態１における樹脂パッケージの製造工程を示す図である。 図８は、実施の形態１における樹脂パッケージの製造工程を示す図である。 図９は、実施の形態１の変形例における樹脂パッケージの製造工程を示す図である。 図１０は、実施の形態１の変形例における樹脂パッケージの製造工程を示す図である。 図１１は、実施の形態１の変形例における樹脂パッケージの製造工程を示す図である。 図１２は、実施の形態１の変形例における樹脂パッケージの製造工程を示す図である。 図１３は、実施の形態２における樹脂パッケージの概略構成図である。
本発明の一態様に係る樹脂パッケージは、主面にチップが実装されたダイパッドと、前記チップと電気的に接続された少なくとも１つのリード端子と、前記ダイパッドの主面及び前記リード端子の主面の少なくともいずれかに固定された薄板と、前記チップ及び前記薄板を覆う封止樹脂とを備える。
この構成によれば、樹脂パッケージは、ダイパッドの主面、リード端子の主面の少なくともいずれかに薄板を備えるので、チップと封止樹脂との密着性を向上し、封止樹脂が剥離しにくい樹脂パッケージを得ることができる。これにより、信頼性（半田耐熱性、長期信頼性）に優れた樹脂パッケージを提供することができる。
また、前記薄板は、前記ダイパッドの主面の、前記チップの周囲に配置されていてもよい。
この構成によれば、チップの周辺まで薄板を設けることができるので、チップと封止樹脂との密着性を向上し、より封止樹脂が剥離しにくい樹脂パッケージを得ることができる。
また、前記薄板は、前記ダイパッドの主面の、前記チップの実装された領域を挟む両側に配置されていてもよい。
この構成によれば、チップの実装された領域を挟む両側に薄板を設けるので、チップと封止樹脂との密着性を向上し、より封止樹脂が剥離しにくい樹脂パッケージを得ることができる。また、チップの実装位置によって薄板の形状が限定されないので汎用性のある樹脂パッケージを提供することができる。
また、前記ダイパッド及び前記薄板のうちの一方の主面に第１の固定用穴が設けられ、前記ダイパッド及び前記薄板のうちの他方の主面に第１の固定用突起が設けられ、前記第１の固定用穴と前記第１の固定用突起は、嵌合していてもよい。
また、前記第１の固定用穴と前記第１の固定用突起は、かしめられていてもよい。
また、前記リード端子及び前記薄板のうちの一方の主面に第２の固定用穴が設けられ、前記リード端子及び前記薄板のうちの他方の主面に第２の固定用突起が設けられ、前記第２の固定用穴と前記第２の固定用突起は、嵌合していてもよい。
この構成によれば、固定用穴と固定用突起が嵌合しているので、封止樹脂が剥離しにくい樹脂パッケージを得ることができる。
また、前記第２の固定用穴と前記第２の固定用突起は、かしめられていてもよい。
この構成によれば、固定用穴と固定用突起がかしめられているので、より封止樹脂が剥離しにくい樹脂パッケージを得ることができる。
また、前記薄板の片側の表面は、粗化されていてもよい。
この構成によれば、薄板の片側の表面は粗化され、粗化された表面が封止樹脂に接触するようにダイパッド及びリード端子の少なくともいずれかに薄板を固定することにより、より封止樹脂が剥離しにくい樹脂パッケージを得ることができる。
また、前記薄板の両側の表面は、粗化されていてもよい。
この構成によれば、より封止樹脂が剥離しにくい樹脂パッケージを得ることができる。
また、前記薄板の表面の粗化は、薄板をダイパッドへ取り付ける前にあらかじめされたものであってもよい。
この構成によれば、より封止樹脂が剥離しにくい樹脂パッケージを得ることができる。
また、前記薄板は、溝および穴の少なくともいずれかを有することにより粗化されていてもよい。
この構成によれば、より封止樹脂が剥離しにくい樹脂パッケージを得ることができる。
また、前記薄板のダイボンド材に対する濡れ性は、前記ダイパッドのダイボンド材に対する濡れ性よりも低くてもよい。
この構成によれば、ダイボンド材に対して封止樹脂が接着しやすいため、より封止樹脂が剥離しにくい樹脂パッケージを得ることができる。
（本発明の基礎となった知見）
はじめに、本発明の基礎となった知見について説明する。図１〜図３は、本発明の基礎となった知見について説明するための樹脂パッケージの概略構成であり、図１〜３に示す樹脂パッケージ１００Ａ、１００Ｂ、１００Ｃは、それぞれダイパッド１０１と、複数のリード端子１０２ａ及び１０２ｂと、ダイパッド１０１の上にダイボンディングされた半導体素子１０３と、整合回路基板１０４、半導体素子１０３、リード端子１０２ａ及び１０２ｂのインナーリード部を接続するボンディングワイヤ１０５とモールド樹脂１０７により構成されている。
上記したように、高周波電力増幅器では、発熱量が大きく、かつ、パッケージサイズも大きいことから、モールド樹脂の剥離が顕著に起こるといった課題が生じている。
このような課題に対し、特許文献１で示されている樹脂パッケージの構造では、ダイパッド周辺に先端がＴ字型に形成された複数の突起と封止樹脂との噛み合わせにより、ダイパッドとモールド樹脂との密着性を確保しているため、噛み合わせた近傍のダイパッドとモールド樹脂の密着力を向上させている。しかし、このような技術であっても、ダイパッドの全面においてモールド樹脂との密着力を向上させることは困難であり、特に大きいダイパッド面積を有する樹脂パッケージにおいては、その傾向は顕著であると思われる。
特許文献２においては、ダイパッドに部品周辺を囲むように溝が設けられ、接着面積を大きくすることでダイパッドと樹脂の接着力を向上させている。
詳細には、図１に示すように、樹脂パッケージ１００Ａにおいて、半導体素子１０３及び整合回路基板１０４等の実装部品の周辺を囲むように、ダイパッド１０１の表面にＶ溝１１０が設けられている。このように、Ｖ溝１１０を設けてダイパッド１０１とモールド樹脂１０７の接着面積を大きくすることで、ダイパッド１０１とモールド樹脂１０７の接着力を向上させている。
この場合、ダイパッド１０１の外周付近にのみにＶ溝１１０を作製することでは半導体素子１０３及び整合回路基板１０４等の外周付近の密着力は向上するものの、ダイパッド１０１全面と樹脂との密着力を向上させることは困難である。
また、図２に示すように、樹脂パッケージ１００Ｂにおいて、実装部品の近傍まで複数のＶ溝１２０を設けることは、密着性を向上させるためには有効であるが、実装部品のサイズ等によってＶ溝１２０を設ける位置が定められることとなり、リードフレームの汎用性が無くなり、コストの大幅な上昇につながる。また、リードフレームの作成後、後工程で選択的にＶ溝１２０を形成しようとすれば、工程の増加により更に大きなコストの上昇つながることになる。
また、特許文献３においては、リードフレームに対し、後工程において全面を粗化、もしくは、一部を選択的に粗化した粗化領域１３０を設けている。全面を粗化する場合には、半導体素子１０３及び整合回路基板１０４の実装部分にも粗化が行われることで、半導体素子１０３及び整合回路基板１０４とダイボンド材との共晶化が妨げられることとなる。また、リード端子１０２ａ及び１０２ｂにも粗化が行われることとなるので、ボンディングワイヤ１０５の良好な接続が阻害される。また、図３に示すように、樹脂パッケージ１００Ｃにおいて半導体素子１０３及び整合回路基板１０４等が実装されている領域や、ボンディングワイヤ１０５を選択的に避け、薬品による化学的加工やサンドブラスト等の物理的加工で粗化するには、マスク工程が必要となり、コストの大幅の上昇を招くことになる。
上記知見から、以下において、安価でかつ信頼性（半田耐熱性、長期信頼性）に優れた樹脂パッケージについて説明する。
（実施の形態１）
以下、本発明の一態様に係る実施の形態１における樹脂パッケージについて、図面を参照しながら説明する。
図４は、本実施の形態における樹脂パッケージ２００の概略構成図であり、（ａ）は樹脂パッケージ２００の上面図、（ｂ）は（ａ）のＡＡ’線における断面図、（ｃ）は（ａ）のＢＢ’線における断面図、（ｄ）は（ａ）のＣＣ’線における断面図である。
図４の（ａ）に示すように、樹脂パッケージ２００は、ダイパッド２０１と、リード端子２０２ａ及び２０２ｂと、半導体素子２０３と、整合回路基板２０４と、ボンディングワイヤ２０５と、薄板２０６と、薄板２１６ａ及び２１６ｂと、モールド樹脂２０７とにより構成される。なお、図４の（ａ）は、モールド樹脂２０７を透視した上面図であり、モールド樹脂２０７は外枠のみを破線で示している。また、半導体素子２０３及び整合回路基板２０４は、本発明におけるチップに相当する。モールド樹脂２０７は、本発明における封止樹脂に相当する。
ダイパッド２０１は、半導体素子２０３と、整合回路基板２０４とを実装するための基板であり、図４の（ｂ）〜（ｄ）に示すように、１ｍｍ厚程度の板状の形状を有している。ダイパッド２０１の主面には、半導体素子２０３と整合回路基板２０４とが実装されている。また、ダイパッド２０１の主面には、後に説明する薄板２０６を固定するための固定用突起２０８が設けられている。なお、固定用突起２０８は、本発明における第１の固定用突起に相当する。
また、リード端子２０２ａ及び２０２ｂは、ダイパッド２０１を挟んで対向するようにダイパッド２０１の外側に設けられている。リード端子２０２ａ及び２０２ｂは、図４の（ｂ）〜（ｄ）に示すように、０．１ｍｍ厚程度の板状の形状を有している。また、リード端子２０２ａ及び２０２ｂには、後に説明する薄板２１６ａ及び２１６ｂをそれぞれ固定するための固定用突起２１８が設けられている。なお、固定用突起２１８は、本発明における第２の固定用突起に相当する。
ダイパッド２０１と、リード端子２０２ａ及び２０２ｂは、例えば銅などの電気抵抗が低く熱伝導率が高い材料で構成される。
薄板２０６は、ダイパッド２０１の主面の、半導体素子２０３と整合回路基板２０４とが実装されていない部分に固定されている。つまり、ダイパッド２０１の上において、半導体素子２０３、整合回路基板２０４の周囲に配置されている。薄板２０６には、ダイパッド２０１に固定されるための固定用穴２０９が設けられ、固定用穴２０９には、ダイパッド２０１の固定用突起２０８が嵌合している。なお、固定用穴２０９は、本発明における第１の固定用穴に相当する。
薄板２１６ａ及び２１６ｂは、リード端子２０２ａ及び２０２ｂの主面に固定されている。薄板２１６ａ及び２１６ｂには、リード端子２０２ａ及び２０２ｂに固定されるための固定用穴２１９がそれぞれ設けられ、固定用穴２１９には、リード端子２０２ａ及び２０２ｂの固定用突起２１８がそれぞれ嵌合している。なお、固定用穴２１９は、本発明における第２の固定用穴に相当する。
薄板２０６、２１６ａ及び２１６ｂは、例えば、銅、真鍮等の金属で構成されている。また、薄板２０６、２１６ａ及び２１６ｂは、例えば、薬品による化学的加工やサンドブラスト等の物理的加工で予め両側の表面の全面が粗化されている。
ボンディングワイヤ２０５は、半導体素子２０３、整合回路基板２０４、リード端子２０２ａ及び２０２ｂを電気的に接続するインナーリードであり、図４の（ｂ）〜（ｄ）に示すように、例えば隣接する半導体素子２０３、整合回路基板２０４、リード端子２０２ａ及び２０２ｂにボンディングされている。ボンディングワイヤ２０５は、例えば金、アルミニウム、銅等で構成されている。
モールド樹脂２０７は、例えばエポキシ樹脂で構成され、図４の（ｂ）〜（ｄ）に示すように、少なくともダイパッド２０１上に実装された半導体素子２０３と整合回路基板２０４と、ボンディングワイヤ２０５と、ダイパッド２０１上に固定された薄板２０６と、リード端子２０２ａ及び２０２ｂ上に固定された薄板２１６ａ及び２１６ｂとを覆うように形成されている。
このとき、図４の（ｃ）に示すように、リード端子２０２ａ及び２０２ｂは、主面および裏面の一部がモールド樹脂２０７に挟まれた構成となっている。また、半導体素子２０３、整合回路基板２０４、ボンディングワイヤ２０５、薄板２０６、薄板２１６ａ及び２１６ｂは、モールド樹脂２０７と密着している。
ダイパッド２０１は、少なくとも主面及び側面の一部がモールド樹脂２０７と密着している。また、ダイパッド２０１の裏面は、モールド樹脂２０７から露出している。ここで、この露出したダイパッド２０１の裏面は、ヒートシンク等へネジ止めまたは半田付けされる。
一般的に、モールド樹脂２０７の材料は、例えば、エポキシ樹脂等が使用される。このため、モールド樹脂２０７は、銅などの金属材料に比べ熱伝導率が２桁以上低く、モールド樹脂２０７を介しての放熱では、高出力時の半導体素子２０３から発生する熱を効果的に放熱することは困難である。しかし、露出したダイパッド２０１の裏面がヒートシンク等へネジ止めまたは半田付けされるにより、樹脂パッケージ２００は、半導体素子２０３から発生した熱をヒートシンク等へ効果的に放熱させることができる。
図５〜図８は本実施の形態における樹脂パッケージ２００の製造工程を示す図である。図５〜図８の各図において、（ａ）は工程毎の樹脂パッケージ２００の断面図、（ｂ）は上面図を示している。なお、（ａ）は、（ｂ）におけるＢＢ’線における断面図である。図４における構成要素と同一の構成要素には同一の符号を用い説明を省略する。
ここでは、例として、４個の樹脂パッケージ２００が一度に形成される工程を表している。
図５の（ａ）及び（ｂ）は、樹脂パッケージ２００におけるリードフレーム２５０の形成工程を示している。リードフレームとは、一般に、半導体素子（半導体チップ）を支持固定し、外部配線との接続をする部品のことをいう。本実施の形態では、リードフレーム２５０は、ダイパッド２０１と、リード端子２０２ａ及び２０２ｂと、リード部２１２で構成される。
詳細には、リードフレーム２５０は、無酸素銅等の銅素地板からなる１ｍｍ厚程度のダイパッド２０１と、０．１ｍｍ厚程度のリード端子２０２ａ及び２０２ｂと、リード部２１２とを有する構成である。リード端子２０２ａ及び２０２ｂと、リード部２１２とは、無酸素銅等の銅素地板を所定の形状の金型を用いて打ち抜き加工することで形成されている。ダイパッド２０１は、リード部２１２にかしめ部２１３によってかしめられている。また、リードフレーム２５０の表面は、以下に説明する半導体素子２０３及び整合回路基板２０４とのダイボンディングによる接続性を向上するために、金メッキが施されている。なお、一般的に、熱は半導体素子２０３からダイパッド２０１の深さ方向に対し４５度の角度で拡がる。高出力な半導体素子２０３の発熱を効果的に放熱するためには、半導体素子２０３で発生した熱をダイパッド２０１で十分に拡げる必要があり、ダイパッド２０１を０．５ｍｍ以上の厚さにする必要がある。
図６の（ａ）及び（ｂ）は、半導体素子２０３及び整合回路基板２０４をダイパッド２０１にダイボンディングする工程を表している。リードフレーム２５０（ダイパッド２０１とリード部２１２とをかしめたものを指す。）の表面は金メッキが施されている。樹脂パッケージ２００では、半導体素子２０３とダイパッド２０１との十分な接続を確保し、効率よく放熱するために、熱伝導率の高いダイボンディング材であるＡｕＳｉやＡｕＳｎとの混晶を用いることによりダイボンディングを行う。例えば、リードフレーム２５０上の半導体素子２０３、整合回路基板２０４をダイボンディングする領域に、ＡｕＳｎペレットをおき、次に半導体素子２０３、整合回路基板２０４を置き、加熱することでダイボンディングを行う。
なお、金は一般的に樹脂との密着性が低いため、金メッキされたダイパッド２０１、リード端子２０２ａ及び２０２ｂとモールド樹脂２０７との密着性を高めるためには何らかの密着性向上手段が必要となる。そこで、以下に示すように、ダイパッド２０１及びリード端子２０２ａ及び２０２ｂの主面に薄板２０６、２１６ａ及び２１６ｂをそれぞれ配置する。
図７の（ａ）及び（ｂ）は、半導体素子２０３及び整合回路基板２０４をダイパッド２０１の上にダイボンディングした後に、ダイパッド２０１の上に薄板２０６を配置し、リードフレーム２５０のリード端子２０２ａ及び２０２ｂの上に薄板２１６ａ及び２１６ｂをそれぞれ配置した状態の樹脂パッケージ２００を示している。
薄板２０６は、開口部を有している。開口部の形状は、半導体素子２０３及び整合回路基板２０４の外形に相似している。そして、半導体素子２０３及び整合回路基板２０４が薄板２０６の開口部内に配置されるように薄板２０６をダイパッド２０１上に配置する。このとき、予めダイパッド２０１に設けられた固定用突起２０８と薄板２０６に設けられた固定用穴２０９とを嵌合させる。これにより、薄板２０６をダイパッド２０１に強固に固定することができる。
また、同様に、薄板２１６ａ及び２１６ｂをリード端子２０２ａ及び２０２ｂ上に配置する。このとき、予めリード端子２０２ａ及び２０２ｂに設けられた固定用突起２１８と薄板２１６ａ及び２１６ｂに設けられた固定用穴２０９とを嵌合させる。これにより、薄板２１６ａ及び２１６ｂをリード端子２０２ａ及び２０２ｂに強固に固定することができる。
このように、薄板２０６、２１６ａ及び２１６ｂをダイパッド２０１、リード端子２０２ａ及び２０２ｂに強固に固定することで、例えば樹脂モールド時に金型をダイパッド２０１及びリード端子２０２ａ及び２０２ｂの周囲において移動させる時に、金型内で、薄板２０６が動いて、ボンディングワイヤ２０５を切断したり、半導体素子２０３や整合回路基板２０４を傷つけることを防ぐことが出来る。
図８の（ａ）及び（ｂ）は、ワイヤボンディングの後、モールド樹脂２０７により樹脂モールドした状態の樹脂パッケージ２００を示している（モールド樹脂２０７は外周のみ図示。）。モールド樹脂２０７は、少なくともダイパッド２０１上に実装された半導体素子２０３と整合回路基板２０４と、ボンディングワイヤ２０５と、ダイパッド２０１上に固定された薄板２０６と、リード端子２０２ａ及び２０２ｂ上に固定された薄板２１６ａ及び２１６ｂとを覆うように形成されている。
この後、個片領域２１４ごとに分離されるように、タイバーカットを行うことで各樹脂パッケージ２００が完成する。モールド樹脂２０７を分割し、かつ粗化された薄板２０６がモールド樹脂２０７と密着し、ダイパッド２０１からモールド樹脂２０７が剥離することを防ぐことが可能となる。
以上、本実施の形態に係る樹脂パッケージ２００によると、ダイパッド２０１の主面、リード端子２０２ａ及び２０２ｂの主面の少なくともいずれかに薄板２０６、薄板２１６ａ及び２１６ｂを備えるので、薄板２０６、薄板２１６ａ及び２１６ｂとモールド樹脂２０７との高い密着性により、モールド樹脂２０７が剥離しにくい樹脂パッケージ２００を得ることができる。これにより、信頼性（半田耐熱性、長期信頼性）に優れた樹脂パッケージを提供することができる。
なお、上記した樹脂パッケージ２００においては、ダイパッド２０１の裏面を露出した例をあげているが、露出していない場合も本実施の形態に係る樹脂パッケージ２００と同様の効果があることは言うまでも無い。ダイパッド２０１の裏面を露出した場合は、樹脂界面すなわちダイパッド２０１の主面が、リフローや周囲環境による温度変化の影響を受けやすいため、本実施の形態の効果が大きくなる。
なお、薄板２０６に、貫通穴があいていると、薄板２０６とモールド樹脂２０７との密着力が向上し、モールド樹脂２０７が、ダイパッド２０１もしくはリード端子２０２ａ及び２０２ｂと剥離することを防ぐことが効果的となる。つまり、上記した薄板２０６、２１６ａ及び２１６ｂの粗化は、薄板２０６、２１６ａ及び２１６ｂに貫通穴を設けた構成であってもよい。また、薄板２０６、２１６ａ及び２１６ｂの粗化は、薄板２０６、２１６ａ及び２１６ｂに溝を設けた構成であってもよい。
また、上記した樹脂パッケージ２００においては、両側の表面の全面が粗化された薄板２０６、２１６ａ及び２１６ｂを用いる例をあげているが、粗化していない薄板２０６、２１６ａ及び２１６ｂを用いた場合も、本願の効果が有効であることは言うまでも無い。また、片側の表面のみを粗化した薄板２０６、２１６ａ及び２１６ｂを用いる構成であっても良い。片側の表面のみを粗化した薄板２０６、２１６ａ及び２１６ｂを用いる場合には、粗化された面がモールド樹脂２０７と接するように薄板２０６、２１６ａ及び２１６ｂをダイパッド２０１、リード端子２０２ａ及び２０２ｂにそれぞれ固定することが好ましい。薄板２０６、２１６ａ及び２１６ｂを粗化することで、モールド樹脂２０７と薄板２０６、２１６ａ及び２１６ｂとの密着度が向上し、モールド樹脂２０７を分割し、ダイパッド２０１からモールド樹脂２０７が剥離することを更に効果的に防ぐことが可能となる。
また、上記した樹脂パッケージ２００では、固定用突起２０８及び２１８と固定用穴２０９及び２１９とをそれぞれ嵌合させる構成であったが、固定用突起２０８及び２１８と固定用穴２０９及び２１９とをそれぞれかしめてもよい。ここで、かしめるとは、固定用穴２０９及び２１９にそれぞれ固定用突起２０８及び２１８を嵌合した後、固定用突起２０８及び２１８の先端を叩き潰して締結することをいう。このように、薄板２０６、２１６ａ及び２１６ｂをダイパッド２０１、リード端子２０２ａ及び２０２ｂに強固に固定することで、例えば樹脂モールド時に金型をダイパッド２０１及びリード端子２０２ａ及び２０２ｂの周囲において移動させる時に、金型内で、薄板２０６が動いて、ボンディングワイヤ２０５を切断したり、半導体素子２０３や整合回路基板２０４を傷つけることを防ぐことが出来る。
（実施の形態１の変形例）
次に、実施の形態１の変形例について説明する。
図９〜図１２は実施の形態１の変形例における樹脂パッケージ２００の製造工程を示す図である。図９〜図１２の各図において、（ａ）は工程毎の樹脂パッケージ２００の断面図、（ｂ）は上面図を示している。なお、（ａ）は、（ｂ）におけるＢＢ’線における断面図である。実施の形態１に係る図４に示す構成要素と同一の構成要素には同一の符号を用い説明を省略する。
本変形例に係る樹脂パッケージ２００は、製造工程において、ダイパッド２０１に半導体素子２０３及び整合回路基板２０４を実装する前に、ダイパッド２０１に薄板２０６を固定する点が、実施の形態１に係る樹脂パッケージ２００と異なっている。
ここでは、例として、４個の樹脂パッケージ２００が一度に形成される工程を表している。
図９の（ａ）及び（ｂ）は、樹脂パッケージ２００におけるリードフレーム２５０の形成工程を示している。この構成は、実施の形態１において図５の（ａ）及び（ｂ）に示した工程と同様であるため、説明を省略する。
図１０の（ａ）及び（ｂ）は、リードフレーム２５０のダイパッド２０１の上に薄板２０６を配置し、リードフレーム２５０のリード端子２０２ａ及び２０２ｂの上に薄板２１６ａ及び２１６ｂをそれぞれ配置した状態の樹脂パッケージ２００の製造工程を示している。薄板２０６は、開口部を有している。開口部の形状は、半導体素子２０３及び整合回路基板２０４の外形に相似している。半導体素子２０３及び整合回路基板２０４をダイパッド２０１にダイボンディングする前に薄板２０６をダイパッド２０１に固定させる。このとき、予めダイパッド２０１に設けられた固定用突起２０８と薄板２０６に設けられた固定用穴２０９とを嵌合させる。これにより、薄板２０６をダイパッド２０１に強固に固定することができる。
これにより、半導体素子２０３、整合回路基板２０４の位置あわせの精度を向上することができる。
また、実施の形態１と同様に、薄板２１６ａ及び２１６ｂをリード端子２０２ａ及び２０２ｂ上に配置する。このとき、予めリード端子２０２ａ及び２０２ｂに設けられた固定用突起２１８と薄板２１６ａ及び２１６ｂに設けられた固定用穴２０９とを嵌合させる。これにより、薄板２１６ａ及び２１６ｂをリード端子２０２ａ及び２０２ｂに強固に固定することができる。
図１１の（ａ）及び（ｂ）は、半導体素子２０３及び整合回路基板２０４をダイパッド２０１にダイボンディングする工程を表している。リードフレーム２５０（ダイパッド２０１とリード部２１２とをかしめたものを指す。）の表面は金メッキが施されている。樹脂パッケージ２００では、半導体素子２０３とダイパッド２０１との十分な接続を確保し、効率よく放熱するために、熱伝導率の高いダイボンディング材であるＡｕＳｉやＡｕＳｎとの混晶を用いることによりダイボンディングを行う。例えば、リードフレーム２５０上の半導体素子２０３、整合回路基板２０４をダイボンディングする領域に、ＡｕＳｎペレットをおき、次に半導体素子２０３、整合回路基板２０４を置き、加熱することでダイボンディングを行う。半導体素子２０３、整合回路基板２０４をダイボンディングする領域は、薄板２０６に形成された開口部内である。
図１２の（ａ）及び（ｂ）は、ワイヤボンディングの後、モールド樹脂２０７により、樹脂モールドした状態の樹脂パッケージ２００を示している。この構成は、実施の形態１において図１２の（ａ）及び（ｂ）に示した工程と同様であるため、説明を省略する。
この後、個片領域２１４ごとに分離されるように、タイバーカットを行うことで各樹脂パッケージ２００が完成する。モールド樹脂２０７を分割し、かつ粗化された薄板２０６がモールド樹脂２０７と密着し、ダイパッド２０１からモールド樹脂２０７が剥離することを防ぐことが可能となる。
以上、本変形例によると、樹脂パッケージ２００は、ダイパッド２０１の主面、リード端子２０２ａ及び２０２ｂの主面の少なくともいずれかに薄板１０６、薄板２１６ａ及び２１６ｂを備えるので、半導体素子２０３及び整合回路基板２０４とモールド樹脂２０７との密着性を向上し、モールド樹脂２０７が剥離しにくい樹脂パッケージを得ることができる。これにより、信頼性（半田耐熱性、長期信頼性）に優れた樹脂パッケージ２００を提供することができる。
さらに、薄板２０６を、半導体素子２０３及び整合回路基板２０４よりも先にダイパッド２０１の主面に固定することで、半導体素子２０３及び整合回路基板２０４をダイパッド２０１の主面の所定位置に、精度よく配置することができる。
なお、薄板２０６、２１６ａ及び２１６ｂは、ダイパッド２０１、リード端子２０２ａ及び２０２ｂに固定される前にあらかじめ粗化されたものであっても良いし、ダイパッド２０１、リード端子２０２ａ及び２０２ｂに固定された後、半導体素子２０３及び整合回路基板２０４を実装する前に粗化されてもよい。この場合、薄板２０６、２１６ａ及び２１６ｂは、ダイパッド２０１、リード端子２０２ａ及び２０２ｂに固定された後、例えばサンドブラスト等の物理的加工で粗化してもよい。
なお、ダイパッド２０１に設けた固定用突起２０８と薄板２０６に設けた固定用穴２０９をかしめることで、半導体素子２０３及び整合回路基板２０４をダイパッド２０１に実装する時のダイパッド２０１と薄板２０６のズレを防ぐことができる。さらに、薄板２０６がダイパッド２０１に固定されることで、更にモールド樹脂２０７が固定され、モールド樹脂２０７の剥離を抑制することが出来る。
また、薄板２０６のダイパッド２０１への固定は、かしめ以外の方法（ダイボンド材による固定や接着剤による固定）であっても良い。さらに、モールド樹脂２０７を分割してダイパッド２０１と薄板２０６との接触面積を増やすことで、モールド樹脂２０７の剥離を抑制する構成であってもよい。
さらに、ダイボンディング材に対する濡れ性が低いＳＵＳやモールド樹脂２０７と同じ樹脂で構成される薄板２０６を用いてもよい。これにより、薄板２０６へのダイボンディング材が付着することによるダイボンディング材の不足や薄板の開口部へのダイボンディング材の吹き上がりによるダイボンディング不良を回避することが可能となる。
このとき、ペレット状のダイボンディング材を用い、薄板２０６の開口部より大きいペレットを用いることで、薄板２０６でペレットを押さえるけることが出来るため、ペレットの折れ曲がり等によって半導体素子２０３及び整合回路基板２０４が浮き上がる実装不良を回避することが可能となる。
（実施の形態２）
次に、実施の形態２について説明する。本実施の形態に係る樹脂パッケージが実施の形態１に示した樹脂パッケージと異なる点は、薄板が、ダイパッドの主面の、チップ（半導体素子及び整合回路基板）の実装された領域を挟む両側に配置されている点である。以下、図１３を参照して説明する。
図１３は、本実施の形態に係る樹脂パッケージの概略構成図であり、（ａ）は樹脂パッケージの上面図、（ｂ）は（ａ）のＡＡ’線における断面図、（ｃ）は（ａ）のＢＢ’線における断面図、（ｄ）は（ａ）のＣＣ’線における断面図である。
図１３の（ａ）に示すように、樹脂パッケージ３００は、ダイパッド３０１と、リード端子３０２ａ及び３０２ｂと、半導体素子３０３と、整合回路基板３０４と、ボンディングワイヤ３０５と、薄板３０６ａ及び３０６ｂと、薄板３１６ａ及び３１６ｂと、モールド樹脂３０７とにより構成される。薄板３１６ａ及び３１６ｂには、リード端子３０２ａ及び３０２ｂに固定されるための固定用穴３１９がそれぞれ設けられ、固定用穴３１９には、リード端子３０２ａ及び３０２ｂの固定用突起３１８がそれぞれ嵌合している。なお、図４の（ａ）は、モールド樹脂３０７を透視した上面図であり、モールド樹脂３０７は外枠のみを破線で示している。また、半導体素子３０３及び整合回路基板３０４は、本発明におけるチップに相当する。モールド樹脂３０７は、本発明における封止樹脂に相当する。
ここで、ダイパッド３０１と、リード端子３０２ａ及び３０２ｂと、半導体素子３０３と、整合回路基板３０４と、ボンディングワイヤ３０５と、薄板３１６ａ及び３１６ｂと、モールド樹脂３０７と、固定用突起３１８と、固定用穴３１９のそれぞれは、図４に示したダイパッド２０１と、リード端子２０２ａ及び２０２ｂと、半導体素子２０３と、整合回路基板２０４と、ボンディングワイヤ２０５と、薄板２１６ａ及び２１６ｂと、モールド樹脂２０７と、固定用突起２１８と、固定用穴２１９のそれぞれと同一であるので説明を省略する。なお、固定用突起３１８及び固定用穴３１９は、本発明における第２の固定用突起及び第２の固定用穴に相当する。
図１３の（ａ）に示すように、薄板３０６ａ及び３０６ｂは、ダイパッド３０１の主面の、半導体素子３０３及び整合回路基板３０４の実装された領域を挟む両側に配置されている。薄板３０６ａ及び３０６ｂには、ダイパッド３０１に固定されるための固定用穴３０９がそれぞれ設けられ、固定用穴３０９のそれぞれには、ダイパッド３０１の固定用突起３０８が嵌合している。なお、固定用突起３０８及び固定用穴３０９は、本発明における第１の固定用突起及び第１の固定用穴に相当する。
薄板３０６ａ及び３０６ｂは、例えば、銅、真鍮等の金属で構成されている。また、薄板３０６ａ及び３０６ｂは、例えば、薬品による化学的加工やサンドブラスト等の物理的加工で予め両側の表面の全面が粗化されている。
このように、樹脂パッケージ３００において、薄板３０６ａ及び３０６ｂは、ダイパッド３０１の主面の、半導体素子３０３及び整合回路基板３０４の実装された領域を挟む両側に配置されるので、半導体素子３０３及び整合回路基板３０４の配置位置によって薄板３０６ａ及び３０６ｂ形状が限定されることがない。したがって、汎用性のある樹脂パッケージ３００を提供することができる。
以上より、本実施の形態に係る樹脂パッケージ３００によると、薄板３０６ａ及び３０６ｂがダイパッド３０１の主面の、半導体素子３０３及び整合回路基板３０４の実装された領域を挟む両側に配置されることにより、実施の形態１に示した樹脂パッケージ２００と同様、薄板３０６ａ及び３０６ｂ、薄板３１６ａ及び２１６ｂと、モールド樹脂２０７との高い密着性により、モールド樹脂３０７が剥離しにくい樹脂パッケージ３００を得ることができる。これにより、信頼性（半田耐熱性、長期信頼性）に優れた樹脂パッケージを提供することができる。また、半導体素子３０３及び整合回路基板３０４の配置位置によって薄板３０６ａ及び３０６ｂの形状が限定されることがない。したがって、汎用性のある樹脂パッケージ３００を提供することができる。
なお、本発明は上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
例えば、上記した薄板は、粗化されたものであってもよいし粗化されていない薄板であってもよい。また、薄板の粗化は、薄板の両側の表面にされてもよいし、片側の表面にされたものであってもよい。また、薄板の粗化は全面にされたものであってもよいし、一部にされたものであってもよい。
また、上記した薄板の粗化は薬品による化学的加工やサンドブラスト等の物理的加工によるものであってもよい。また、薄板に貫通穴、溝を設けた構成であってもよい。
また、上記した樹脂パッケージでは、固定用突起と固定用穴とを嵌合させる構成であったが、固定用突起と固定用穴とをかしめてもよい。
また、薄板は、ダイパッドの主面の、半導体素子及び整合回路基板の周囲に配置されてもよいし、半導体素子及び整合回路基板の実装された領域を挟む両側に配置されてもよい。
また、ダイパッド、リード端子、薄板、モールド樹脂、ボンディングワイヤ等を構成する材料は、上記した材料に限らず、適宜変更してもよい。また、これらの大きさ、形状は、上記したものに限らず適宜変更してもよい。
また、本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。例えば、本発明に係る樹脂パッケージを備えた高周波用回路システムも本発明に含まれる。
本発明の樹脂パッケージは、高周波信号を高出力で扱う移動体通信用の基地局、あるいは電子レンジなどのマイクロ波家電機器等に適用できる。
１００Ａ、１００Ｂ、１００Ｃ、２００、３００ 樹脂パッケージ
１０１、２０１、３０１ ダイパッド
１０２ａ、１０２ｂ、２０２ａ、２０２ｂ、３０２ａ、３０２ｂ リード端子
１０３、２０３、３０３ 半導体素子（チップ）
１０４、２０４、３０４ 整合回路基板（チップ）
１０５、２０５、３０５ ボンディングワイヤ
１０６、２０６、２１６ａ、２１６ｂ、３０６ａ、３０６ｂ、３１６ａ、３１６ｂ 薄板
１０７、２０７、３０７ モールド樹脂（封止樹脂）
２０８、３０８ 固定用突起（第１の固定用突起）
２０９、３０９ 固定用穴（第１の固定用穴）
２１８、３１８ 固定用突起（第２の固定用突起）
２１９、３１９ 固定用穴（第２の固定用穴）

Claims (12)

  1. 主面にチップが実装されたダイパッドと、
    前記チップと電気的に接続された少なくとも１つのリード端子と、
    前記ダイパッドの主面及び前記リード端子の主面の少なくともいずれかに固定された薄板と、
    前記チップ及び前記薄板を覆う封止樹脂とを備える
    樹脂パッケージ。
  2. 前記薄板は、前記ダイパッドの主面の、前記チップの周囲に配置されている
    請求項１に記載の樹脂パッケージ。
  3. 前記薄板は、前記ダイパッドの主面の、前記チップの実装された領域を挟む両側に配置されている
    請求項１に記載の樹脂パッケージ。
  4. 前記ダイパッド及び前記薄板のうちの一方の主面に第１の固定用穴が設けられ、
    前記ダイパッド及び前記薄板のうちの他方の主面に第１の固定用突起が設けられ、
    前記第１の固定用穴と前記第１の固定用突起は、嵌合している
    請求項１〜３のいずれか１項に記載の樹脂パッケージ。
  5. 前記第１の固定用穴と前記第１の固定用突起は、かしめられている
    請求項４に記載の樹脂パッケージ。
  6. 前記リード端子及び前記薄板のうちの一方の主面に第２の固定用穴が設けられ、
    前記リード端子及び前記薄板のうちの他方の主面に第２の固定用突起が設けられ、
    前記第２の固定用穴と前記第２の固定用突起は、嵌合している
    請求項１〜５のいずれか１項に記載の樹脂パッケージ。
  7. 前記第２の固定用穴と前記第２の固定用突起は、かしめられている
    請求項６に記載の樹脂パッケージ。
  8. 前記薄板の片側の表面は、粗化されている
    請求項１〜７のいずれか１項に記載の樹脂パッケージ。
  9. 前記薄板の両側の表面は、粗化されている
    請求項１〜７のいずれか１項に記載の樹脂パッケージ。
  10. 前記薄板の表面の粗化は、薄板をダイパッドへ取り付ける前にあらかじめされたものである
    請求項８または９に記載の樹脂パッケージ。
  11. 前記薄板は、溝および穴の少なくともいずれかを有することにより粗化されている
    請求項８〜１０のいずれか１項に記載の樹脂パッケージ。
  12. 前記薄板のダイボンド材に対する濡れ性は、前記ダイパッドのダイボンド材に対する濡れ性よりも低い
    請求項１〜１１のいずれか１項に記載の樹脂パッケージ。
JP2013520666A 2012-03-28 2013-02-14 樹脂パッケージ Expired - Fee Related JP6048893B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012075061 2012-03-28
JP2012075061 2012-03-28
PCT/JP2013/000817 WO2013145532A1 (ja) 2012-03-28 2013-02-14 樹脂パッケージ

Publications (2)

Publication Number Publication Date
JPWO2013145532A1 true JPWO2013145532A1 (ja) 2015-12-10
JP6048893B2 JP6048893B2 (ja) 2016-12-21

Family

ID=49258859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013520666A Expired - Fee Related JP6048893B2 (ja) 2012-03-28 2013-02-14 樹脂パッケージ

Country Status (4)

Country Link
US (1) US9252090B2 (ja)
JP (1) JP6048893B2 (ja)
CN (1) CN103430305B (ja)
WO (1) WO2013145532A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6591808B2 (ja) * 2015-07-06 2019-10-16 ローム株式会社 パワーモジュールおよびインバータ装置
JP6901197B2 (ja) * 2017-05-09 2021-07-14 住友電工デバイス・イノベーション株式会社 半導体モジュール、及び半導体モジュールの製造方法
CN109509733A (zh) * 2017-09-15 2019-03-22 无锡华润华晶微电子有限公司 一种引线框架

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02106061A (ja) * 1988-10-14 1990-04-18 Dainippon Printing Co Ltd 半導体リードフレームのテーピング方法
JPH10284658A (ja) * 1997-04-04 1998-10-23 Hitachi Ltd 半導体装置及びその製造方法
JP2001024138A (ja) * 1999-07-06 2001-01-26 Hitachi Cable Ltd 複合リードフレーム
JP2005217003A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 半導体素子収納用パッケージ
JP2007134659A (ja) * 2005-11-14 2007-05-31 Sharp Corp リードフレーム、半導体装置、半導体装置の製造方法、および、電子機器
WO2008117385A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 電子装置、電子装置が実装された電子機器、電子装置が装着された物品、および電子装置の製造方法
JP2009094157A (ja) * 2007-10-04 2009-04-30 Sharp Corp ヒートスプレッダ、半導体装置、電子機器、ヒートスプレッダの製造方法、及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3539875A (en) * 1968-09-25 1970-11-10 Philips Corp Hardware envelope with semiconductor mounting arrangements
NL6903229A (ja) * 1969-03-01 1970-09-03
JPS6467949A (en) 1987-09-08 1989-03-14 Mitsui High Tec Lead frame and manufacture thereof
JP3606078B2 (ja) 1998-12-24 2005-01-05 松下電器産業株式会社 半導体装置およびその製造方法
JP3895570B2 (ja) 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP5183583B2 (ja) 2000-12-28 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
WO2007061112A1 (ja) * 2005-11-28 2007-05-31 Dai Nippon Printing Co., Ltd. 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
CN102468403A (zh) * 2010-11-18 2012-05-23 展晶科技(深圳)有限公司 发光二极管封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02106061A (ja) * 1988-10-14 1990-04-18 Dainippon Printing Co Ltd 半導体リードフレームのテーピング方法
JPH10284658A (ja) * 1997-04-04 1998-10-23 Hitachi Ltd 半導体装置及びその製造方法
JP2001024138A (ja) * 1999-07-06 2001-01-26 Hitachi Cable Ltd 複合リードフレーム
JP2005217003A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 半導体素子収納用パッケージ
JP2007134659A (ja) * 2005-11-14 2007-05-31 Sharp Corp リードフレーム、半導体装置、半導体装置の製造方法、および、電子機器
WO2008117385A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 電子装置、電子装置が実装された電子機器、電子装置が装着された物品、および電子装置の製造方法
JP2009094157A (ja) * 2007-10-04 2009-04-30 Sharp Corp ヒートスプレッダ、半導体装置、電子機器、ヒートスプレッダの製造方法、及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN103430305B (zh) 2017-07-21
US20140239470A1 (en) 2014-08-28
WO2013145532A1 (ja) 2013-10-03
JP6048893B2 (ja) 2016-12-21
US9252090B2 (en) 2016-02-02
CN103430305A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
JP2016018866A (ja) パワーモジュール
WO2016092633A1 (ja) 半導体パッケージ
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP6048893B2 (ja) 樹脂パッケージ
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JP2013138087A (ja) 半導体モジュール及びその製造方法
JP6048238B2 (ja) 電子装置
JP6150866B2 (ja) 電力半導体装置
JPWO2015132969A1 (ja) 絶縁基板及び半導体装置
KR20190005736A (ko) 반도체 모듈
US20070147005A1 (en) Heat sink board and manufacturing method thereof
JP6797002B2 (ja) 半導体装置および半導体装置の製造方法
JP2013258354A (ja) モールドパッケージおよびその製造方法
JP4458260B2 (ja) 中空パッケージの製造方法及び半導体パッケージの製造方法
JP2013016766A (ja) パワーモジュールパッケージ及びその製造方法
JP6472568B2 (ja) 半導体装置の製造方法
EP1729342A1 (en) Heat sink board and manufacturing method thereof
JP2017028131A (ja) パッケージ実装体
JP2017069351A (ja) 半導体装置
JP2010219385A (ja) 半導体装置
JP2010087442A (ja) 半導体装置及びその製造方法
JP2017069352A (ja) 半導体装置
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPH05275570A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161111

R151 Written notification of patent or utility model registration

Ref document number: 6048893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees