JPH02106061A - 半導体リードフレームのテーピング方法 - Google Patents

半導体リードフレームのテーピング方法

Info

Publication number
JPH02106061A
JPH02106061A JP25911588A JP25911588A JPH02106061A JP H02106061 A JPH02106061 A JP H02106061A JP 25911588 A JP25911588 A JP 25911588A JP 25911588 A JP25911588 A JP 25911588A JP H02106061 A JPH02106061 A JP H02106061A
Authority
JP
Japan
Prior art keywords
lead frame
film
die pad
semiconductor
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25911588A
Other languages
English (en)
Inventor
Masahiro Fuse
正弘 布施
Hajime Kisanuki
木佐貫　肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP25911588A priority Critical patent/JPH02106061A/ja
Publication of JPH02106061A publication Critical patent/JPH02106061A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体チップを実装するために使用される半
導体リードフレームをテーピングする方法に関する。
（従来の技術） 近年、半導体リードフレームのインナーリード部分が多
ビン化するに伴って、搬送時や工程中等に半導体リード
フレームが変形し、インナーリード同志が接触したり、
インナーリードの先端が上下にばらついたりすることが
ある。
そこで、プラスチックテープでテーピングを行い、半導
体リードフレームのインナーリード部分の変形を防ぐ手
段が採られている。
第３図は、半導体リードフレーム（ａ）を示すものであ
る。
そして、従来はかかる半導体リードフレーム（ａ）のイ
ンナーリード（２０＞の変形を防ぐため、第４図のよう
にインナーリード（２０）の中央部分に互ってプラスチ
ックテープ（１０）を接着している。
そして、第５図のように半導体チップ（３０）を半導体
リードフレーム（ａ）のグイパッド部（２１）上にグイ
ボンドし、半導体チップ（３０）の電極部（３１）とイ
ンナーリード（２０）とをそれぞれワイヤ（２２）で接
続する。
（発明が解決しようとする課題） しかし、半導体チップ（３０）のパッド数が多くなるに
連れてワイヤ（２２）が長くなるので、従来のような、
インナーリード中央部にプラスチツクテープが接着され
た半導体リードフレームにあっては、第６図に示すよう
にワイヤ（２２）同志が接触してショートしたり、ワイ
ヤ（２２）が垂れ下がってダイパッド部分（２１）に接
触してショートを起こすといった問題が発生する。
本発明の目的は、以上の技術的課題を解決し、ワイヤ同
志がショートしたり、垂れ下って、ダイパッド部分とシ
ョートすることのない半導体リードフレームを提供する
ことにある。
（課組を解決するための手段） 以上の技術的を解決するために、リードフレームのダイ
パッド周縁とインナーリード部の先端をフィルムで接続
するようにして半導体リードフレームのテーピング方法
を構成した。
（作用） リードフレームのダイパッド周縁とインナーリード部の
先端をフィルムで接続すると、インナーリード部分はし
っかりと保持され、変形しない。
しかも、半導体チップの電極部と半導体リードフレーム
のインナーリードとの間を接続するワイヤは、フィルム
に当接するので、ふらついてワイヤ同志がショートした
り、垂れ下がってダイパッド部分とショートすることが
ない。
（実施例） 以下、図面を基にして本発明の詳細な説明する。
第１図は、本発明にかかるフィルム（１）が接着された
半導体リードフレーム（ａ）を示している。
半導体リードフレーム（ａ）は、鋼合金、４２アロイな
どの金属からなるものである。
フィルム（１）の下面には接着剤（２）が塗布されてお
り、その接着剤（２）によって、半導体リードフレーム
（ａ）のダイパッド部分（２１）周縁とインナーリード
（２０）先端を接続するようにフィルム（１）が接着固
定されている。
フィルム（１）には、接肴剤付きの、ポリイミド、ＰＥ
Ｔ等からなるプラスチック製フィルムなどが好適に使用
される。
また、フィルム（１）の中央には角形の窓孔（１′）が
穿設されており、フィルム（１）をダイパッド部分（２
１）に接着したときにこの窓孔（１′）からダイパッド
部分（２１）上面が露呈するようになっている。
以上のような半導体リードフレーム（ａ）に半導体チッ
プ（３０）を接続する方法としては、−般にワイヤボン
ディング法が広く利用されている。
第２図に示すように、窓孔（１′）から露呈した半導体
リードフレーム（ａ）のダイパッド部分（２１）上面に
半導体チップ（３０）をダイボンドした後、半導体チッ
プ（３０）の電極部（３１）と半導体リードフレーム（
ａ）のインナーリード（２０）との間を、適当な太さの
金線等からなるワイヤ（２２）でそれぞれ接続するもの
である。
なお、ワイヤボンディング法には、金線を主体とした熱
圧着法、アルミニウム線を主体とした超音波ボンディン
グ法、両者を組み合わせたサーモソニック法などがある
。
以上のように構成されたものにあっては、ダイパッド部
分（２１）周縁とインナーリード（２０）先端を接続す
るようにしてフィルム（１）が固定されているので、イ
ンナーリード（２０）はしっかりと保持され、搬送時や
工程中等においても変形しない。
また、電極部（３１）と半導体リードフレーム（ａ）の
インナーリード（２０）を接続するワイヤ（２２）は、
フィルム（１）上に係止されるので、ワイヤ（３０）同
志がふらついて接触しあったり、ワイヤ（３０）が垂れ
下がってダイパッド部分（４）に接触したりすることが
なく、ショートの心配がない。
（発明の効果） 以上何れにしても本発明によれば、インナーリードをし
っかりと保持して、搬送時や工程中等における変形を防
止することができる。
しかも、電極部とインナーリードを接続するワイヤは、
フィルム上に係止されるので、ワイヤ同志がふらついて
接触しあったり、垂れ下がってダイパッド部分に接触し
たりすることがなく、ショートの心配がない 従って、ワイヤのショートのない信頼性の高い半導体製
品を得ることができる。
【図面の簡単な説明】
第１図（イン、（口獅本発明方法にかかる半導体リード
フレームの平面図と拡大図、 第２図は第１図の半導体リードフレームで構成された半
導体の一部縦断面図、 第３図は半導体リードフレームの平面図、第４図は従来
方法のかかる半導体リードフレームの平面図、 第５．６図は何れも第４図の半導体リードフレームで構
成した半導体の一部縦断面図を表す。 ２２・・・ワイヤ ３０・・・半導体チップ ３１・・・電極部 ａ・・・半導体リードフレーム １．１０・・・フィルム １′・・・窓孔 ２・・・接着剤 ２０・・・インナーリード ２１・・・グイパッド部分 ａｑ祷４手リートす７レーム （ロ） （イン 第　　１　図 弔 図 第 図

Claims (1)

    【特許請求の範囲】
  1. （１）リードフレームのダイパッド周縁とインナーリー
    ド部の先端をフィルムで接続したことを特徴とする半導
    体リードフレームのテーピング方法（２）上記フィルム
    は接着剤付きのプラスチックフィルムであることを特徴
    とする請求項第１項に記載の半導体リードフレームのテ
    ーピング方法
JP25911588A 1988-10-14 1988-10-14 半導体リードフレームのテーピング方法 Pending JPH02106061A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25911588A JPH02106061A (ja) 1988-10-14 1988-10-14 半導体リードフレームのテーピング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25911588A JPH02106061A (ja) 1988-10-14 1988-10-14 半導体リードフレームのテーピング方法

Publications (1)

Publication Number Publication Date
JPH02106061A true JPH02106061A (ja) 1990-04-18

Family

ID=17329525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25911588A Pending JPH02106061A (ja) 1988-10-14 1988-10-14 半導体リードフレームのテーピング方法

Country Status (1)

Country Link
JP (1) JPH02106061A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321208A (ja) * 1996-05-30 1997-12-12 Nec Kyushu Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置
US6037652A (en) * 1997-05-29 2000-03-14 Nec Corporation Lead frame with each lead having a peel generation preventing means and a semiconductor device using same
WO2013145532A1 (ja) * 2012-03-28 2013-10-03 パナソニック株式会社 樹脂パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321208A (ja) * 1996-05-30 1997-12-12 Nec Kyushu Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置
US6037652A (en) * 1997-05-29 2000-03-14 Nec Corporation Lead frame with each lead having a peel generation preventing means and a semiconductor device using same
WO2013145532A1 (ja) * 2012-03-28 2013-10-03 パナソニック株式会社 樹脂パッケージ
JPWO2013145532A1 (ja) * 2012-03-28 2015-12-10 パナソニックＩｐマネジメント株式会社 樹脂パッケージ
US9252090B2 (en) 2012-03-28 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Resin package

Similar Documents

Publication Publication Date Title
US5557842A (en) Method of manufacturing a semiconductor leadframe structure
US5976964A (en) Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
JP2569939B2 (ja) 樹脂封止型半導体装置
JP3535760B2 (ja) 樹脂封止型半導体装置，その製造方法及びリードフレーム
JPH02106061A (ja) 半導体リードフレームのテーピング方法
JPH04120765A (ja) 半導体装置とその製造方法
JPS6124261A (ja) リ−ドフレ−ム
JP3151324B2 (ja) 半導体装置
JPH02122662A (ja) 半導体リードフレーム及びそのテーピング方法
JPH02100356A (ja) 半導体リードフレーム
JPS5948947A (ja) 半導体装置
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JP2954297B2 (ja) 樹脂封止型半導体装置
JPS6123348A (ja) 樹脂封止型半導体装置
JPS5854507B2 (ja) リ−ドフレ−ムの製造方法
JPH01134958A (ja) 半導体装置
JP3013611B2 (ja) 半導体装置の製造方法
JPH02127092A (ja) Ｉｃカードモジユール
JPS61241954A (ja) 半導体装置
JPH06216313A (ja) 樹脂封止半導体装置
JPH11135539A (ja) 半導体装置及びその製造方法
JPH01231333A (ja) 半導体装置の製造方法
KR200295664Y1 (ko) 적층형반도체패키지
JPH02198160A (ja) 樹脂封止半導体装置