JPS6010753A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6010753A JPS6010753A JP11913983A JP11913983A JPS6010753A JP S6010753 A JPS6010753 A JP S6010753A JP 11913983 A JP11913983 A JP 11913983A JP 11913983 A JP11913983 A JP 11913983A JP S6010753 A JPS6010753 A JP S6010753A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- contact hole
- thin film
- film
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかシ、とくにコンタ
クト部分のシリコン基板内に形成され九Ｐ−Ｎ接合をア
ルミニウムが突き抜ける事を防止する半導体装置に関す
るものである。
クト部分のシリコン基板内に形成され九Ｐ−Ｎ接合をア
ルミニウムが突き抜ける事を防止する半導体装置に関す
るものである。
従来、浅いＰ−Ｎ接合を有する半導体装置に用いる金属
配線の形成方法は第１図に示すように、シリコン基板１
上の酸化膜３下に半導体不純物層２が雫成された後所望
の位置にコンタクト孔４を開孔する。次に全面に多結晶
シリコン薄膜を形成した後再び全面、にアルミニウム薄
膜を蒸着する。。
配線の形成方法は第１図に示すように、シリコン基板１
上の酸化膜３下に半導体不純物層２が雫成された後所望
の位置にコンタクト孔４を開孔する。次に全面に多結晶
シリコン薄膜を形成した後再び全面、にアルミニウム薄
膜を蒸着する。。
このアルミニウム薄膜の表面にフォトレジストを箪布し
、所望のパターンを露光焼付し現像を行う。
、所望のパターンを露光焼付し現像を行う。
そしてポストベークを行い、リン酸系エツチング液でア
ルミニウムのエツチングを行った後弗酸、硝酸および酢
酸の混合液によシ多結晶シリコン薄膜をアルミニウムパ
ターンをマスクにエツチング除去して、アルミニウム６
と多結晶シリコン５の二層になった配−パターンを形成
していた。アルミニウムと多結晶シリコンの二層構造に
したのはこれによって熱処理の際、アルミニウム中に多
結晶シリコンが溶解し、飽和してアルミニウムと基板シ
リコンが反応する事々く電気的接続を可能とするためで
ある。
ルミニウムのエツチングを行った後弗酸、硝酸および酢
酸の混合液によシ多結晶シリコン薄膜をアルミニウムパ
ターンをマスクにエツチング除去して、アルミニウム６
と多結晶シリコン５の二層になった配−パターンを形成
していた。アルミニウムと多結晶シリコンの二層構造に
したのはこれによって熱処理の際、アルミニウム中に多
結晶シリコンが溶解し、飽和してアルミニウムと基板シ
リコンが反応する事々く電気的接続を可能とするためで
ある。
しかしながら上記方法は多結晶シリコンのエツチング時
にアンダーカットになりやすく、第２図に示されるよう
にアルミニウム配線６が浮いた状態になる事があり、信
頼性上の問題点を有していた。
にアンダーカットになりやすく、第２図に示されるよう
にアルミニウム配線６が浮いた状態になる事があり、信
頼性上の問題点を有していた。
本発明は、コンタクト孔形成後全面を多結晶シリコン薄
膜で被った後、フォトエツチングによシコンタクト孔部
分のみにこの多結晶シリコン薄膜を残す事により、上記
のような欠点を取シ除き、高い信頼性を有しかつ集積度
の高い半導体装置を提供する事を目的としている。
膜で被った後、フォトエツチングによシコンタクト孔部
分のみにこの多結晶シリコン薄膜を残す事により、上記
のような欠点を取シ除き、高い信頼性を有しかつ集積度
の高い半導体装置を提供する事を目的としている。
次にこの発明の巷徴を良く理解するためにその実施例を
第３図を用いて説明する。
第３図を用いて説明する。
第３図（ａ）はシリコン基板１１上の酸化膜１３下に所
定の半導体不純物層１２を形成した後、フォトエツチン
グによシコンタクト孔１４を開孔した時点の断面図であ
る。第３図（ｂ）は全面を多結晶シリコン膜１５で被っ
た後、コンタクト孔１４部分のみにフォトレジスト膜１
６が残るようマスクを用い露光、現像を行った時の断面
図である。次にポストベークを行った後プラズマエツチ
ングによシ、コンタクト孔部分にのみ多結晶シリコン１
７を残す。フォトレジスト膜１６はプラズマエツチング
後に除去する（第３図（Ｃ））。
定の半導体不純物層１２を形成した後、フォトエツチン
グによシコンタクト孔１４を開孔した時点の断面図であ
る。第３図（ｂ）は全面を多結晶シリコン膜１５で被っ
た後、コンタクト孔１４部分のみにフォトレジスト膜１
６が残るようマスクを用い露光、現像を行った時の断面
図である。次にポストベークを行った後プラズマエツチ
ングによシ、コンタクト孔部分にのみ多結晶シリコン１
７を残す。フォトレジスト膜１６はプラズマエツチング
後に除去する（第３図（Ｃ））。
その後第３図（ｄ）に示されるように全面にアルミ止つ
ム薄膜１８を蒸着した後フォトレジスト膜１９を塗布し
く第３図（ｅ））、フォトエツチングによ）所望のアル
ミニウム配線パターン２ｏを形成する（第３図（ｆ））
。
ム薄膜１８を蒸着した後フォトレジスト膜１９を塗布し
く第３図（ｅ））、フォトエツチングによ）所望のアル
ミニウム配線パターン２ｏを形成する（第３図（ｆ））
。
以上の実施例から明らか々ように本発明によればコンタ
クト部に関してはアルミニウムと多結晶シリコンの二層
構造となっておシ、アルミニウムのシリコン基板への突
き抜けを防止することができかつコンタクト部分以外に
関してはアルミニウムのみの一層構造であるため、下地
多結晶シリコンのアンダーカットによるアルミニウム配
線の浮いた状態になる事を防ぐととができるため、集積
度が高くかつ信頼性の高い半導体装置を製造することが
できる。
クト部に関してはアルミニウムと多結晶シリコンの二層
構造となっておシ、アルミニウムのシリコン基板への突
き抜けを防止することができかつコンタクト部分以外に
関してはアルミニウムのみの一層構造であるため、下地
多結晶シリコンのアンダーカットによるアルミニウム配
線の浮いた状態になる事を防ぐととができるため、集積
度が高くかつ信頼性の高い半導体装置を製造することが
できる。
第１図は従来の半導体装置のコンタクト部の断面図であ
り、第２図は従来の製造方法で生じやすい多結晶シリコ
ンのアンダーカットでアルミニウム配線が浮いた状態を
示したものであシ、第３図（ａ）及至第３図（ｆ）は、
本発明による実施例のコンタクト形成方法を工程順に示
した断面図である。 なお図において、１．１１・・・・・・シリコン基板、
２．１２・・・・・・半導体不純物層、３．１３・・・
・・・シリ゛コン酸化膜、４，１４・・・・・・コンタ
クト孔、５，１５゜１７・・・・・・多結晶シリコン膜
、６．２０・・・・・・アルミニウム配線、１６．１９
・・・・・・フォトレジスト膜、１８・・・・・・アル
ミニウム蒸着膜、である。 ５−
り、第２図は従来の製造方法で生じやすい多結晶シリコ
ンのアンダーカットでアルミニウム配線が浮いた状態を
示したものであシ、第３図（ａ）及至第３図（ｆ）は、
本発明による実施例のコンタクト形成方法を工程順に示
した断面図である。 なお図において、１．１１・・・・・・シリコン基板、
２．１２・・・・・・半導体不純物層、３．１３・・・
・・・シリ゛コン酸化膜、４，１４・・・・・・コンタ
クト孔、５，１５゜１７・・・・・・多結晶シリコン膜
、６．２０・・・・・・アルミニウム配線、１６．１９
・・・・・・フォトレジスト膜、１８・・・・・・アル
ミニウム蒸着膜、である。 ５−
Claims (1)
- 絶縁膜にコンタクト孔を開孔した後、全面を多結晶シリ
コン薄膜で被う工程と、フォトエツチングによシ前記コ
ンタクト孔部分のみに前記多結晶シリコン薄膜を残す工
程と、全面をアルミニウム薄膜で被い該アルミニウム薄
膜を残余せる前記シリコン薄膜に接続する形で、形状形
成する工程とを有する事を特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11913983A JPS6010753A (ja) | 1983-06-30 | 1983-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11913983A JPS6010753A (ja) | 1983-06-30 | 1983-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010753A true JPS6010753A (ja) | 1985-01-19 |
Family
ID=14753892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11913983A Pending JPS6010753A (ja) | 1983-06-30 | 1983-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010753A (ja) |
-
1983
- 1983-06-30 JP JP11913983A patent/JPS6010753A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS6010753A (ja) | 半導体装置の製造方法 | |
| JPS5912020B2 (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPS5982723A (ja) | 半導体装置の製造方法 | |
| JP2567838B2 (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JP2570709B2 (ja) | エツチング方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH0220139B2 (ja) | ||
| JPS6020904B2 (ja) | 半導体装置の製造方法 | |
| JPH0469948A (ja) | 半導体装置の製造方法 | |
| JPS60198862A (ja) | 半導体集積回路装置 | |
| JPH02105519A (ja) | 半導体集積回路の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS6064435A (ja) | 半導体装置の製造方法 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPS62140432A (ja) | 半導体装置の製造方法 | |
| JPS58197853A (ja) | 半導体装置の製造方法 | |
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 |