JPH0220139B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） この発明は、多層配線の半導体装置におけるス
ルーホール工程のグリツドライン上のレジストパ
ターンの剥離を防止できるようにした半導体装置
の製造方法に関する。

（従来技術） 基板上に形成される半導体集積回路（IC）は
通常マスク合わせ時における操作性と能率の向上
のため、またスクライブ工程において各チツプご
とに分割しやすくするために各マスク層において
50〜100μm程度のグリツドラインが設けてある。
そして、エツチングによつてシリコン基板の片面
だけ熱酸化膜が除去されると熱酸化膜とシリコン
基板の熱膨張係数の差によつてウエハがそるため
に歪が発生し、この歪が基板内部に結晶欠陥を誘
発し、半導体集積回路の歩留りを落とす一因とな
る。

このため、裏面の酸化膜をエツチング除去する
ときは表面のグリツドライン上の酸化膜をエツチ
ング除去することにより、ウエハのそりを防止し
ている。

このように、グリツドラインは半導体集積回路
には必要欠くべからざるものであるが、従来構造
のグリツドラインを多層配線構造の半導体集積回
路に適用すると、１層配線と２層配線を分離する
ために設ける層間絶縁膜をエツチングしてスルー
ホールを形成する場合に不都合が生じる。

すなわち、従来のスルーホール形成後のグリツ
ドラインの断面図を第１図に示す。この第１図に
おいて、１はシリコン基板、２は熱酸化膜、３は
CVD法などにより形成された層間絶縁膜、４は
グリツドライン、５は１層アルミ、６は１層アル
ミ上に形成されたスルーホールである。

この第１図のグリツドライン４では、弗酸系を
主成分とするエツチヤントでエツチングするスル
ーホールエツチング終点付近においてグリツドラ
イン４上の層間絶縁膜３が除去され、シリコン基
板１が露出するために、グリツドライン４と電気
的に同電位にある１層アルミ５とで局部電池を形
成し、電気化学反応によつてスルーホール６内の
１層アルミ５が急速にエツチングされる。

この結果、ときには１層アルミ５が消失するな
ど工程制御が難かしいという欠点を有していた。

このような欠点を改良するため、第２図に示す
ようなグリツドラインが提案されてたいる。この
第２図において、１〜３は第１図と同じ構成であ
り、熱酸化膜２のグリツドライン４１を細く例え
ば20μmで形成し、グリツドライン４１上の層間
絶縁膜３が残るようにスルーホールマスクのグリ
ツドライン４２を形成している。第３図はこれを
表面から見た図である。

この結果、スルーホールエツチング時にはグリ
ツドライン４１上でシリコン基板１が露出するこ
とはなく、局部電池化学反応が起こりにくいため
に、スルーホールエツチングの制御が容易にな
り、多層配線の歩留りを向上できる。

しかしながら、近年ICの高性能化、多機能化
に対する要求が強くなるにつれ高集積度であるに
かかわらず、チツプサイズが必然的に大きくな
り、その結果第３図に示すように、グリツドライ
ンの中心部に細くかつ長いパターンを形成する場
合、かかるパターンのレジストが現像、リンス、
水洗時などの外力によつて所定の位置よりずれた
り、はがれたりするという欠点を有していた。

特に、感度がよく、微細化に有効なポジタイプ
のレジストは密着性が劣るために、顕著であつ
た。

（発明の目的） この発明は、上記従来の欠点を除去するために
なされたもので、レジストパターンの位置ずれお
よび剥離を防止できる半導体装置の製造方法を提
供することを目的とする。

（発明の構成） この発明の半導体装置の製造方法は、シリコン
基板上に設けられた熱酸化膜と、該熱酸化膜上に
層間絶縁膜を介して複数の配線層が形成される多
層配線構造の半導体装置の製造方法において、上
記熱酸化膜のグリツドライン領域を除去する工程
と、該グリツドライン領域を含む上記熱酸化膜上
に層間絶縁膜を形成する工程と、該層間絶縁膜上
にレジストを塗布した後、該レジストを選択的に
エツチングして、上記熱酸化膜のグリツドライン
領域を被い、且つ上記熱酸化膜のグリツドライン
領域の両側に断続的にブリツジを有するレジスト
パターンを形成する工程と、該レジストパターン
をマスクとして、上記層間絶縁膜を選択的にエツ
チングし、上記層間絶縁膜のグリツドラインを形
成する工程とを含むものである。

（実施例） 以下、この発明の半導体装置の製造方法の実施
例について図面に基づき説明する。

第４図ａないし第４図ｃはその一実施例の工程
説明図である。

この実施例の説明に際し、層間絶縁膜３を形成
するまでは、第２図と全く同じであるので省略す
る。層間絶縁膜３をCVD法などにより形成した
後、レジストを全面に塗布し、第４図ａに示され
るように、スルーホール形成のためのマスクを使
用してスルーホールを形成するためのホトリソグ
ラフイ（以下スルーホールホトという）を行な
う。これにより層間絶縁膜３を選択的に露出する
レジストパターン１０を形成する。

スルーホールホト後のグリツドラインの第４図
ａのＡ−A′断面図を第４図ｂに示し、また、第
４図ａのＢ−B′断面図を第４図ｃに示す。

この第４図ｂ、第４図ｃにおいて、１〜３は第
１図と同じであり、１０はスルーホールホトでパ
ターンニングされたレジストである。このレジス
トパターン１０は、第４図ｂから明らかなよう
に、スルーホールホトによるグリツドラインの中
央部（レジストライン）が熱酸化膜２でできた細
いグリツドライン４１をおおうように、細くかつ
長いパターンで形成されるが、第４図ｃで示され
るように一定の間隔でチツプ本体のパターンとブ
リツジしてあるために、この細いレジストライン
の密着力が補強される。

その結果、レジストラインがその現像時あるい
はエツチング時に外力を受けて所定の位置よりず
れたりあるいははがれたりするのを防止できる。

続いて、レジストパターン１０をマスクとし
て、層間絶縁膜３を選択的にウエツトエツチング
し、層間絶縁膜３のスルーホールを形成する。こ
のとき、第２図の場合と同様にグリツドライン４
１下のシリコン基板１が露出することもないの
で、安定したスルーホールエツチを行なうことが
でき、多層配線工程の歩留りを向上できる。

（発明の効果） 以上のように、この発明の半導体装置の製造方
法によれば、スルーホール工程のグリツドライン
上の細くかつ長いレジストパターンは一定の間隔
でブリツジされるように形成されているため、レ
ジストパターンが所定の位置よりずれたりはがれ
たりすることはなくすべての多層配線のICに利
用できる。

【図面の簡単な説明】

第１図は従来のスルーホール形成後のグリツド
ラインの断面図、第２図は第１図のグリツドライ
ンを改良した従来のグリツドラインを示す断面
図、第３図は第２図のグリツドラインを表面より
見た平面図、第４図ａないし第４図ｃはそれぞれ
この発明の半導体装置の製造方法の実施例の工程
説明図である。 １……シリコン基板、２……熱酸化膜、３……
層間絶縁膜、４……グリツドライン、５……１層
アルミ、６……スルーホール、１０……レジス
ト、４１……熱酸化膜の細いグリツドライン、４
２……層間絶縁膜のグリツドライン。

Claims (1)

1. 【特許請求の範囲】 １ シリコン基板上に設けられた熱酸化膜と、該
   熱酸化膜上に層間絶縁膜を介して複数の配線層が
   形成される多層配線構造の半導体装置の製造方法
   において、 上記熱酸化膜のグリツドライン領域を除去する
   工程と、 該グリツドライン領域を含む上記熱酸化膜上に
   層間絶縁膜を形成する工程と、 該層間絶縁膜上にレジストを塗布した後、該レ
   ジストを選択的にエツチングして、上記熱酸化膜
   のグリツドライン領域を被い、且つ上記熱酸化膜
   のグリツドライン領域の両側に断続的にブリツジ
   を有するレジストパターンを形成する工程と、 該レジストパターンをマスクとして、上記層間
   絶縁膜を選択的にエツチングし、上記層間絶縁膜
   のグリツドラインを形成する工程とを含むことを
   特徴とする半導体装置の製造方法。