JPS58202555A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58202555A JPS58202555A JP8597882A JP8597882A JPS58202555A JP S58202555 A JPS58202555 A JP S58202555A JP 8597882 A JP8597882 A JP 8597882A JP 8597882 A JP8597882 A JP 8597882A JP S58202555 A JPS58202555 A JP S58202555A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- etching
- mask
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路の製造方法に係シ、特に配線の
形成方法に関する。
形成方法に関する。
従来、半導体集積回路の配線材料としてＭが最も広く使
用されているが、近年素子の高密度化に伴い、エミッタ
′接合が次第に浅くなりつつあり、シリコン表面に直接
Ａ１を被着しコンタクト全敗る方法では、素子製造工程
の加熱工程において、Ｓｉと態の相互拡散が生じ、接合
特性の劣化等素子特性に悪影響を及ばず。この問題に対
してはＳｉとＭの相互拡散を妨げるｗ、ＭＯｌ ｃｒｌ
’ｒｉ等のバリアメタルヲ８１とＭの間に挾みこむ方
法が最も有効である。また高密度集積回路においては配
線パターンの微細化が進みドライエツチングが配線パタ
ーン形成の主流になシつつおる。この為、前記のバリア
メタルとＭからなる層状金属をドライエツチングを用い
て同一パターンに加工する場合、バリアメタルとＭのエ
ツチングレートの違いからエツチング終了後において （１）Ｍ層の断面が逆台形形状となる。
用されているが、近年素子の高密度化に伴い、エミッタ
′接合が次第に浅くなりつつあり、シリコン表面に直接
Ａ１を被着しコンタクト全敗る方法では、素子製造工程
の加熱工程において、Ｓｉと態の相互拡散が生じ、接合
特性の劣化等素子特性に悪影響を及ばず。この問題に対
してはＳｉとＭの相互拡散を妨げるｗ、ＭＯｌ ｃｒｌ
’ｒｉ等のバリアメタルヲ８１とＭの間に挾みこむ方
法が最も有効である。また高密度集積回路においては配
線パターンの微細化が進みドライエツチングが配線パタ
ーン形成の主流になシつつおる。この為、前記のバリア
メタルとＭからなる層状金属をドライエツチングを用い
て同一パターンに加工する場合、バリアメタルとＭのエ
ツチングレートの違いからエツチング終了後において （１）Ｍ層の断面が逆台形形状となる。
（１１）下層バリアメタルのオーバーエッチによる上層
Ｍのオーバーハングが生ずる。
Ｍのオーバーハングが生ずる。
等の問題が生ずる。このため、核層状金属を多層配線の
１層目に用い、絶縁膜を介して２層目配線全形成する場
合前記（１） （１１）によ如、２層目の配線金属が１
層目を横ぎる箇所において、２層目配線のカバレノシネ
良及び断線が生じ、多層配線の実現に対し大きな障害と
なる。
１層目に用い、絶縁膜を介して２層目配線全形成する場
合前記（１） （１１）によ如、２層目の配線金属が１
層目を横ぎる箇所において、２層目配線のカバレノシネ
良及び断線が生じ、多層配線の実現に対し大きな障害と
なる。
本発明は、上記欠点を除きバリアメタルとＭからなる層
状配線金属をパターンニングする工程において上層金属
をエツチングする際に使用した耐エツチング被膜金マス
クとして下層金属を電解液中にて陽極化成することによ
υ、下層金属を金属酸化膜に変換し配線を分離する半導
体装置の製造方法に関するものである。
状配線金属をパターンニングする工程において上層金属
をエツチングする際に使用した耐エツチング被膜金マス
クとして下層金属を電解液中にて陽極化成することによ
υ、下層金属を金属酸化膜に変換し配線を分離する半導
体装置の製造方法に関するものである。
なお本発明の方法によれば、上層金属と下層金属は同時
に化成され酸化物、つまシ絶縁物に変換されるため、上
層金属のエツチングに際しエツチング残りは問題となら
ず、上層金属のドライエツチング条件が緩和される。
に化成され酸化物、つまシ絶縁物に変換されるため、上
層金属のエツチングに際しエツチング残りは問題となら
ず、上層金属のドライエツチング条件が緩和される。
次に本発明ｔ−実際の集積回路の配線全形成する工程へ
適用しながら述べる。
適用しながら述べる。
第１図乃至第５図は各々本発明の一実施例を説明するた
めの主な製造工程における断面図である。
めの主な製造工程における断面図である。
まず第１図のようにＮ！シリコンウェハーＩＫＰ型ペー
ス領域２． Ｎ型エミッタ領域３．Ｎｕコレクター領域
４を設け、ウェハー表面を絶縁膜５で覆い、通常のフォ
トリソグラフィーによシコレクタ、ベース、エミッタの
コンタクト窓６．７．８ を開口する。次に第２図のよ
うにバリアメタルとしてＷ（タングステン）層９を約０
．１μｍの厚さに形成し、その上に配線金属としてＭ層
１０を約０．８μｍに形成しその後通常のフォ） ＩＪ
ソゲラフイーによシＭ層１０の上に配線形成のためのフ
ォトレジスト１１を約１．０μｍの厚さに形成する。次
に第３図のようにフォトレジスト１１を耐エツチングマ
スクにしてＭ層１０ｆｃｃｔ４ガスプラズマによシトラ
イエツチングする。この場合前述のようにＭ層１０のド
ライエツチングはアンダーエツチングでも差し支えなく
、Ｕ層１０の断面は逆台形形状とはならない。次にフォ
トレジスト１１全マスクとし、電解液（エチレングリコ
ール：ホｆｌｅｌ１３：１混合液又はクエン酸第２アン
モニウム３％水溶液）中にて、１４０〜１６０Ｖ５分間
の陽極化成を行う事によりｗ層１１はタングステン酸化
物１２に変換される（第４図）。同時に、Ｍ層の側面も
第４図のようにアルミナ１３に変換される。
ス領域２． Ｎ型エミッタ領域３．Ｎｕコレクター領域
４を設け、ウェハー表面を絶縁膜５で覆い、通常のフォ
トリソグラフィーによシコレクタ、ベース、エミッタの
コンタクト窓６．７．８ を開口する。次に第２図のよ
うにバリアメタルとしてＷ（タングステン）層９を約０
．１μｍの厚さに形成し、その上に配線金属としてＭ層
１０を約０．８μｍに形成しその後通常のフォ） ＩＪ
ソゲラフイーによシＭ層１０の上に配線形成のためのフ
ォトレジスト１１を約１．０μｍの厚さに形成する。次
に第３図のようにフォトレジスト１１を耐エツチングマ
スクにしてＭ層１０ｆｃｃｔ４ガスプラズマによシトラ
イエツチングする。この場合前述のようにＭ層１０のド
ライエツチングはアンダーエツチングでも差し支えなく
、Ｕ層１０の断面は逆台形形状とはならない。次にフォ
トレジスト１１全マスクとし、電解液（エチレングリコ
ール：ホｆｌｅｌ１３：１混合液又はクエン酸第２アン
モニウム３％水溶液）中にて、１４０〜１６０Ｖ５分間
の陽極化成を行う事によりｗ層１１はタングステン酸化
物１２に変換される（第４図）。同時に、Ｍ層の側面も
第４図のようにアルミナ１３に変換される。
次にフォトレジスト１１を０□プラズマにて除去するこ
とにより、第５図のように金属酸化物１２゜１３によシ
分離された、Ｍ層１０とバリアメタル９との層状金属同
一パターン配線が実現される。
とにより、第５図のように金属酸化物１２゜１３によシ
分離された、Ｍ層１０とバリアメタル９との層状金属同
一パターン配線が実現される。
以上詳細に説明したように、本発明によれば、バリアメ
タルと成のような層状金属層ｔｎ度良く同一形状にパタ
ーンニングできるのでその効果は大きい。
タルと成のような層状金属層ｔｎ度良く同一形状にパタ
ーンニングできるのでその効果は大きい。
第１図乃至第５図は各々本発明の一実施例を説明するた
めの主な製造工程における断面図である。 なお図において、１・・・・・・Ｎ型シリコンウェハー
、２・・・・・・Ｐ型ベース領域、３・・・・・・Ｎ型
エミッタ領域、４・・・・・・Ｎ型コレクタコンタクト
領域、５・・・・・・絶縁 ５− 膜、６，７．８・・・・・・コンタクト用窓、９・・・
・・・Ｗ層、１０Ｍ層、１１・・・・・・プラズマ窒化
膜、１２・・・・・・フォトレジスト、１３・・・・・
・Ｗ２Ｏ，，１４・・・・・・ＡＬ２０３、である。 −６＝
めの主な製造工程における断面図である。 なお図において、１・・・・・・Ｎ型シリコンウェハー
、２・・・・・・Ｐ型ベース領域、３・・・・・・Ｎ型
エミッタ領域、４・・・・・・Ｎ型コレクタコンタクト
領域、５・・・・・・絶縁 ５− 膜、６，７．８・・・・・・コンタクト用窓、９・・・
・・・Ｗ層、１０Ｍ層、１１・・・・・・プラズマ窒化
膜、１２・・・・・・フォトレジスト、１３・・・・・
・Ｗ２Ｏ，，１４・・・・・・ＡＬ２０３、である。 −６＝
Claims (1)
- 拡散領域を有する半導体基板の主表面上に絶縁膜全形成
し該絶縁膜を選択開口してコンタクト用窓を設ける工程
と、前記コンタクト用窓と前記絶縁膜上に互いに種類の
異なる金属層を複数層設ける工程と、前記複数層の金属
層の上層をパターンニングされた耐エツチング被膜をマ
スクとしエツチングする工程と、前記耐エツチング被膜
をマスクとし下層金属を、電解液中にて陽極化成し該金
属層を金属酸化物に変換して配線の分離全行なう工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8597882A JPS58202555A (ja) | 1982-05-21 | 1982-05-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8597882A JPS58202555A (ja) | 1982-05-21 | 1982-05-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58202555A true JPS58202555A (ja) | 1983-11-25 |
Family
ID=13873796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8597882A Pending JPS58202555A (ja) | 1982-05-21 | 1982-05-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58202555A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266519A (en) * | 1991-11-12 | 1993-11-30 | Nec Corporation | Method for forming a metal conductor in semiconductor device |
| US5275973A (en) * | 1993-03-01 | 1994-01-04 | Motorola, Inc. | Method for forming metallization in an integrated circuit |
-
1982
- 1982-05-21 JP JP8597882A patent/JPS58202555A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266519A (en) * | 1991-11-12 | 1993-11-30 | Nec Corporation | Method for forming a metal conductor in semiconductor device |
| US5275973A (en) * | 1993-03-01 | 1994-01-04 | Motorola, Inc. | Method for forming metallization in an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198385A (en) | Photolithographic formation of die-to-package airbridge in a semiconductor device | |
| JPS58202555A (ja) | 半導体装置の製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JPH04217324A (ja) | 半導体装置の製造方法 | |
| JPS59205735A (ja) | 半導体装置の製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH08107112A (ja) | 半導体装置の配線形成方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPS5976447A (ja) | 多層配線方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPS5921043A (ja) | 半導体装置の製造方法 | |
| JPS62200746A (ja) | 半導体装置 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPS58120A (ja) | 半導体装置の製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60251645A (ja) | 半導体基板の多層配線形成方法 | |
| JPH07111265A (ja) | 配線の形成方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPS60202954A (ja) | 半導体装置の製造方法 | |
| JPS59152645A (ja) | 集積回路の製造方法 |