CN106449456A - 一种检测多晶硅栅极刻蚀能力的方法 - Google Patents
一种检测多晶硅栅极刻蚀能力的方法 Download PDFInfo
- Publication number
- CN106449456A CN106449456A CN201610924433.5A CN201610924433A CN106449456A CN 106449456 A CN106449456 A CN 106449456A CN 201610924433 A CN201610924433 A CN 201610924433A CN 106449456 A CN106449456 A CN 106449456A
- Authority
- CN
- China
- Prior art keywords
- polysilicon gate
- wafer
- area
- polysilicon
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Abstract
本发明提供了一种检测多晶硅栅极刻蚀能力的方法，包括：第一步骤：在晶圆的衬底上生长一层产品上使用的栅极多晶硅层；第二步骤：将整个晶圆等面积划分为多个区域，其中第一区域中的多晶硅栅极间距为产品上最小的多晶硅栅极间距，其他每个区域中的多晶硅栅极之间的距离分别依次递减预定比例；第三步骤：将晶圆按照多晶硅栅极的刻蚀工艺完成刻蚀，然后在对刻蚀完的晶圆进行高剂量的离子注入；第四步骤：对离子注入之后晶圆进行电子束的快速检测以确定有残留的位置。
Description
技术领域
本发明涉及半导体制造领域，具体涉及大规模集成电路生产过程中在线对多晶硅栅极刻蚀的能力进行快速和准确的检测；更具体地说，本发明涉及一种检测多晶硅栅极刻蚀能力的方法。
背景技术
一颗芯片的制作工艺往往包含几百步的工序，主要的工艺模块可以分为光刻、刻蚀、离子注入、薄膜生长和清洗等几大部分，在实际的生产过程中任何环节的微小错误都将导致整个芯片最终电学性能的失效。
随着器件关键尺寸的不断缩小，其对工艺控制的要求就越来越严格，所以在生产过程中为能及时的发现和解决问题都配置有光学和电子的缺陷检测设备对产品进行在线的检测。
不管是光学和电子的缺陷检测，其工作的基本原理都是通过设备获得几个芯片的信号，然后再进行数据的比对，如图1表示为相邻的3个芯片，通过对3个芯片的图形数据进行同时采集，然后通过B芯片和A芯片的比较得出有信号差异的位置如图2所示，再通过B芯片和C芯片的比较得出有信号差异的位置如图3所示，那么这两个对比结果中差异信的相同位置就是B芯片上侦测到的缺陷的位置，如图4表示的是在水平方向的相邻芯片的比较，图5表示的是在垂直方向的相邻芯片的比对。在芯片器件金属互连之前的基本结构中，多晶硅栅极刻蚀工艺是整个环节中最关键的工序，如何微小的刻蚀残留都会导致器件性能的失效。由于入射检测光对微小的多晶硅栅极残留物(如图6所示)在反射检测光信号接收上基本没有差异，所以在线对于这类多晶硅栅极残留物的侦测是非常困难的。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在线对多晶硅栅极刻蚀的能力进行快速和准确的检测的方法。
为了实现上述技术目的，根据本发明，提供了一种检测多晶硅栅极刻蚀能力的方法，包括：
第一步骤：在晶圆的衬底上生长一层产品上使用的栅极多晶硅层；
第二步骤：将整个晶圆等面积划分为多个区域，其中第一区域中的多晶硅栅极间距为产品上最小的多晶硅栅极间距，其他每个区域中的多晶硅栅极之间的距离分别依次递减预定比例；
第三步骤：将晶圆按照多晶硅栅极的刻蚀工艺完成刻蚀，然后在对刻蚀完的晶圆进行高剂量的离子注入；
第四步骤：对离子注入之后晶圆进行电子束的快速检测以确定有残留的位置。
优选地，所述预定比例介于10％至2％之间。
优选地，所述预定比例是5％。
优选地，在第二步骤：将整个晶圆等面积划分为自上而下的第一区域、第二区域、第三区域和第四区域。
优选地，第一区域中的多晶硅栅极间距为产品上最小的多晶硅栅极间距，第二区域中的多晶硅栅极之间的距离相对于第一区域递减预定比例，第三区域中的多晶硅栅极之间的距离相对于第二区域递减预定比例，第四区域中的多晶硅栅极之间的距离相对于第三区域递减预定比例。
优选地，在第三步骤中，通过离子注入的能量控制离子注入的预定深度。
优选地，离子在多晶硅栅极上的深度为衬底整体高度介于二分之一至四分之一之间。
优选地，离子在多晶硅栅极上的深度为衬底整体高度的三分之一。
利用本发明，可以对产品多晶硅形成的刻蚀工艺进行在线快速和准确地检测，可以快速和准确地确定产品多晶硅栅极刻蚀过程中的微小的残留物的位置，并通过晶圆上不同区域缺陷数量的分析得出刻蚀的工艺窗口。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了相邻的3个芯片组。
图2示意性地示出了B芯片和A芯片的数据比较图。
图3示意性地示出了B芯片和C芯片的数据比较图。
图4示意性地示出了水平方向缺陷检测的示意图。
图5示意性地示出了垂直方向缺陷检测的示意图。
图6示意性地示出了多晶硅栅极残留的显微示意图。
图7示意性地示出了根据本发明优选实施例的检测多晶硅栅极刻蚀能力的方法的晶圆上生长一层栅极多晶硅层示意图。
图8示意性地示出了根据本发明优选实施例的检测多晶硅栅极刻蚀能力的方法的晶圆按照多晶硅栅极间距进行划分的示意图。
图9示意性地示出了根据本发明优选实施例的检测多晶硅栅极刻蚀能力的方法的离子注入到栅极和晶圆上示意图。
图10示意性地示出了缺陷栅极在电场下的色阶差异的示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
根据本发明优选实施例的检测多晶硅栅极刻蚀能力的方法包括：
第一步骤：在晶圆的衬底100上生长一层产品上使用的栅极多晶硅层200，如图7所示；
第二步骤：将整个晶圆等面积划分为多个区域，其中第一区域中的多晶硅栅极间距为产品上最小的多晶硅栅极间距，其他每个区域中的多晶硅栅极之间的距离分别依次递减预定比例，优选地所述预定比例介于10％至2％之间，例如所述预定比例是5％；
例如，如图8所示，在第二步骤：将整个晶圆等面积划分为自上而下的第一区域11、第二区域12、第三区域13和第四区域14，其中第一区域11中的多晶硅栅极间距为产品上最小的多晶硅栅极间距，第二区域12中的多晶硅栅极之间的距离相对于第一区域11递减预定比例，第三区域13中的多晶硅栅极之间的距离相对于第二区域12递减预定比例，第四区域14中的多晶硅栅极之间的距离相对于第三区域13递减预定比例。
第三步骤：将晶圆按照多晶硅栅极的刻蚀工艺完成刻蚀，然后在对刻蚀完的晶圆进行高剂量的离子注入以形成离子注入区300，如图9所示；其中，通过离子注入的能量控制离子注入的预定深度；
优选地，离子在多晶硅栅极上的深度大致为衬底整体高度介于二分之一至四分之一之间。
优选地，离子在多晶硅栅极上的深度大致为衬底整体高度的三分之一。
第四步骤：对离子注入之后晶圆进行电子束的快速检测以确定有残留的位置和晶圆的数量分布。具体地，如果在刻蚀开的位置有微小的多晶硅残留物，将会被离子注入打穿而与晶圆的衬底形成同一个导电体。此时，在一定的电场下有多晶硅残留物的栅极相对于其他正常的图形将呈现为比较亮的颜色(如图10所示)。由于多晶硅栅极的尺寸很多，那么在实际的缺陷检测中可以利用最大电子束缺陷检测倍率进行快速的扫描，这样就可以非常快速和准确地确认有缺陷的位置，然后再通过在晶圆上不同多晶硅栅极间距区域的缺陷的数量的分析可以得出多晶硅刻蚀的能力和工艺窗口。
例如，通过本发明，将晶圆按照本法明中提到的电路分布将晶圆划分为4个面积，最终通过电子束的快速缺陷检测发现，在栅极基准间距的晶圆区域也有一定数量的缺陷存在，而且缺陷的数量随着栅极之间的距离变小而急剧增加，那么说明该栅极刻蚀的能力和工艺窗口不足。
由此，利用本发明，可以对产品多晶硅形成的刻蚀工艺进行在线快速和准确地检测，可以快速和准确地确定产品多晶硅栅极刻蚀过程中的微小的残留物的位置，并通过晶圆上不同区域缺陷数量的分析得出刻蚀的工艺窗口。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。
Claims (8)
1.一种检测多晶硅栅极刻蚀能力的方法，其特征在于包括：
第一步骤：在晶圆的衬底上生长一层产品上使用的栅极多晶硅层；
第二步骤：将整个晶圆等面积划分为多个区域，其中第一区域中的多晶硅栅极间距为产品上最小的多晶硅栅极间距，其他每个区域中的多晶硅栅极之间的距离分别依次递减预定比例；
第三步骤：将晶圆按照多晶硅栅极的刻蚀工艺完成刻蚀，然后在对刻蚀完的晶圆进行高剂量的离子注入；
第四步骤：对离子注入之后晶圆进行电子束的快速检测以确定有残留的位置。
2.根据权利要求1所述的检测多晶硅栅极刻蚀能力的方法，其特征在于，所述预定比例介于10％至2％之间。
3.根据权利要求1或2所述的检测多晶硅栅极刻蚀能力的方法，其特征在于，所述预定比例是5％。
4.根据权利要求1或2所述的检测多晶硅栅极刻蚀能力的方法，其特征在于，在第二步骤：将整个晶圆等面积划分为自上而下的第一区域、第二区域、第三区域和第四区域。
5.根据权利要求4所述的检测多晶硅栅极刻蚀能力的方法，其特征在于，第一区域中的多晶硅栅极间距为产品上最小的多晶硅栅极间距，第二区域中的多晶硅栅极之间的距离相对于第一区域递减预定比例，第三区域中的多晶硅栅极之间的距离相对于第二区域递减预定比例，第四区域中的多晶硅栅极之间的距离相对于第三区域递减预定比例。
6.根据权利要求1或2所述的检测多晶硅栅极刻蚀能力的方法，其特征在于，在第三步骤中，通过离子注入的能量控制离子注入的预定深度。
7.根据权利要求6所述的检测多晶硅栅极刻蚀能力的方法，其特征在于，离子在多晶硅栅极上的深度为衬底整体高度介于二分之一至四分之一之间。
8.根据权利要求6所述的检测多晶硅栅极刻蚀能力的方法，其特征在于，离子在多晶硅栅极上的深度为衬底整体高度的三分之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610924433.5A CN106449456A (zh) | 2016-10-24 | 2016-10-24 | 一种检测多晶硅栅极刻蚀能力的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610924433.5A CN106449456A (zh) | 2016-10-24 | 2016-10-24 | 一种检测多晶硅栅极刻蚀能力的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106449456A true CN106449456A (zh) | 2017-02-22 |
Family
ID=58176048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610924433.5A Pending CN106449456A (zh) | 2016-10-24 | 2016-10-24 | 一种检测多晶硅栅极刻蚀能力的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449456A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179118A (ja) * | 1986-01-31 | 1987-08-06 | Yamaguchi Nippon Denki Kk | 半導体装置の製造方法 |
| CN103871922A (zh) * | 2014-02-21 | 2014-06-18 | 上海华力微电子有限公司 | 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法 |
| CN103887195A (zh) * | 2014-02-21 | 2014-06-25 | 上海华力微电子有限公司 | 采用离子击穿检测多晶硅底部刻蚀不足缺陷的方法 |
| CN103887283A (zh) * | 2014-03-27 | 2014-06-25 | 上海华力微电子有限公司 | 多晶硅残留监测结构 |
| CN204315570U (zh) * | 2015-01-07 | 2015-05-06 | 中芯国际集成电路制造(北京)有限公司 | Eeprom工艺中的多晶硅残留监测结构 |
| CN104716066A (zh) * | 2015-03-20 | 2015-06-17 | 上海华力微电子有限公司 | 一种侦测图形底部光刻胶残留的缺陷检测方法 |
-
2016
- 2016-10-24 CN CN201610924433.5A patent/CN106449456A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179118A (ja) * | 1986-01-31 | 1987-08-06 | Yamaguchi Nippon Denki Kk | 半導体装置の製造方法 |
| CN103871922A (zh) * | 2014-02-21 | 2014-06-18 | 上海华力微电子有限公司 | 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法 |
| CN103887195A (zh) * | 2014-02-21 | 2014-06-25 | 上海华力微电子有限公司 | 采用离子击穿检测多晶硅底部刻蚀不足缺陷的方法 |
| CN103887283A (zh) * | 2014-03-27 | 2014-06-25 | 上海华力微电子有限公司 | 多晶硅残留监测结构 |
| CN204315570U (zh) * | 2015-01-07 | 2015-05-06 | 中芯国际集成电路制造(北京)有限公司 | Eeprom工艺中的多晶硅残留监测结构 |
| CN104716066A (zh) * | 2015-03-20 | 2015-06-17 | 上海华力微电子有限公司 | 一种侦测图形底部光刻胶残留的缺陷检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102944196B (zh) | 一种检测半导体圆形接触孔圆度的方法 | |
| CN104122272B (zh) | 半导体器件缺陷的光学检测方法 | |
| CN104022050A (zh) | 一种晶圆批次中重复位置缺陷的检测方法 | |
| US20120245861A1 (en) | Methods and apparatus for optimization of inspection speed by generation of stage speed profile and selection of care areas for automated wafer inspection | |
| CN103489808B (zh) | 一种可按照离子注入区域分类的电子束缺陷检测方法 | |
| CN103915361A (zh) | 芯片缺陷的检测方法 | |
| CN104716066B (zh) | 一种侦测图形底部光刻胶残留的缺陷检测方法 | |
| CN103344660B (zh) | 一种按照电路图形进行缺陷检测的电子显微镜分析方法 | |
| CN102832152A (zh) | 一种在线检测接触孔的方法 | |
| CN102436149A (zh) | 确定光刻工艺窗口的方法 | |
| CN106449456A (zh) | 一种检测多晶硅栅极刻蚀能力的方法 | |
| CN103500720A (zh) | 电子束缺陷扫描仪匹配度测试结构及测试方法 | |
| CN104078379A (zh) | 一种通孔刻蚀不足的检测方法 | |
| US10222202B2 (en) | Three dimensional structure fabrication control using novel processing system | |
| CN102402126B (zh) | 一种用于检测光刻过程中照明条件的结构及其检测方法 | |
| US8487644B2 (en) | Method and pattern carrier for optimizing inspection recipe of defect inspection tool | |
| CN104134619A (zh) | 通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法 | |
| US20070051948A1 (en) | Test structure and method for detecting and studying crystal lattice dislocation defects in integrated circuit devices | |
| JP7113078B2 (ja) | 視野サイズ削減による不要漏洩光低減 | |
| CN104241157B (zh) | 一种对图形结构刻蚀能力的检测方法 | |
| US8143076B2 (en) | Manufacture of defect cards for semiconductor dies | |
| CN110416103B (zh) | 一种残胶标准片及其制备方法 | |
| US10102615B2 (en) | Method and system for detecting hotspots in semiconductor wafer | |
| CN104716067B (zh) | 一种检测接触孔过度刻蚀的方法 | |
| CN106098583B (zh) | 针对多晶硅氧化物栅极缺失的电子束扫描检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170222 |