JP4866843B2 - 集積回路デバイスを試験する方法、システム及びプログラム - Google Patents

集積回路デバイスを試験する方法、システム及びプログラム Download PDF

Info

Publication number
JP4866843B2
JP4866843B2 JP2007515536A JP2007515536A JP4866843B2 JP 4866843 B2 JP4866843 B2 JP 4866843B2 JP 2007515536 A JP2007515536 A JP 2007515536A JP 2007515536 A JP2007515536 A JP 2007515536A JP 4866843 B2 JP4866843 B2 JP 4866843B2
Authority
JP
Japan
Prior art keywords
devices
group
retest
type
retesting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007515536A
Other languages
English (en)
Other versions
JP2008500737A (ja
JP2008500737A5 (ja
Inventor
アキコ・エフ・バルキウナス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008500737A publication Critical patent/JP2008500737A/ja
Publication of JP2008500737A5 publication Critical patent/JP2008500737A5/ja
Application granted granted Critical
Publication of JP4866843B2 publication Critical patent/JP4866843B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B07SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07CPOSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34Sorting according to other particular properties
    • B07C5/344Sorting according to other particular properties according to electric or electromagnetic properties
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、再試験プロセスを最適化する、製造後に集積回路デバイスをウェハ/プローブ試験する方法およびシステムを提示する。
あらゆる試験設備は、大容量製品に関する容量を扱うのに十分なツールを有していないという問題を扱っている。この問題を軽減するための選択肢は、より多くのテスタを購入するか、試験サイクル・タイムを削減する(生産性を向上させる)ことである。新しいテスタは多額のコストがかかり、リード・タイムが長いので、プローブ・データ解析を使用して生産性を向上させることが最も費用対効果の高い解決策である。
本発明は、製造後に集積回路デバイスをウェハ/プローブ試験する方法およびシステムを提示する。本発明は、初期グループのデバイス(例えば集積回路チップ)を試験して、試験に不合格となった初期不合格グループ(initial failing group)のデバイスを生成することで始まる。初期不合格グループ内のデバイスは、故障のタイプで識別される。次いで、本発明は、初期不合格グループ内のデバイスを再試験して、再試験に合格した再試験合格グループ(retestedpassing group)のデバイスを識別する。
次に、本発明は再試験合格グループ内のデバイスを分析し、それによって、初期試験に不合格となった不合格デバイスが再試験に合格する尤度に関する統計を故障のタイプに従って本発明で生成することが可能となる。次いで、本発明は、これらの統計を評価して、どのタイプの故障が所定のしきい値より高い再試験合格率を有するかを判定する。これにより、本発明は、再試験が承認されるタイプの欠陥を列挙する最適化再試験テーブルを含むデータベースを生成する。
本発明はまた、所定の低い需要を有するタイプのデバイスも識別することができる。例えば、あるタイプのデバイスには、もはや強い需要がない可能性があり、こうしたタイプのデバイスを再試験するためのコストに値しない可能性がある。したがって、1つの選択肢では、本発明は、低い需要を有する品目タイプのリストをデータベースに追加して、そのような低需要品目を再試験することを防ぐことができる。
さらに、あるタイプの欠陥が、不適切な試験に関係することが知られていることがある。試験失敗の一因は、不十分な試験セットアップおよび十分ではない/欠陥のあるプローブ・ハードウェアを含む理由による、不良のプローブ接点(probe contact)または十分ではないプローブ接点である。不適切な試験誤りをなくすために、本発明は、試験誤りに関連するタイプの欠陥を、再試験が承認されるタイプの欠陥に追加することができる。
次いで、最適化再試験テーブル・データベース内の情報を使用して、本発明は、追加のグループのデバイスを試験し、追加の不合格グループのデバイスを生成する。本発明は、再試験が承認されたタイプの欠陥のうちの1つを有するデバイスだけを再試験し、需要の低いタイプのデバイスを再試験しない。このプロセスは、所定の再試験合格率より高い欠陥だけについて再試験することによってデバイスの再試験を最適化する。
本発明のシステムは、テスタ(例えばプローブ型テスタ)、データベース、およびプロセッサを含む。データベースは、再試験を承認されたタイプの欠陥の最適化再試験テーブルを含む。やはり、再試験を承認されたタイプの欠陥は、どのタイプの故障が(当初試験に不合格となった後で)所定のしきい値より高い再試験合格率を有するかについての以前に取得した統計に基づく。さらに、不適切な試験の結果として生じる欠陥タイプが、再試験を承認されたタイプの欠陥の中に含められる。やはり、需要の低いデバイス・タイプは再試験されないことがある。プロセッサは、デバイスのグループを試験するようにテスタに指示し、需要の低いデバイス・タイプを試験することなく、再試験が承認されたタイプの欠陥のうちの1つを有する追加の不合格グループ内のデバイスのみを再試験する。
したがって、本発明では、ウェハ試験で収集されたデータが解析され、歩留まりを犠牲にすることなく、再試験に関する制限および規則が最適化される。不合格デバイスを再試験して、適切に機能するデバイスを廃棄するのを回避することは重要である。すべての不合格デバイスを再試験するのではなく、どのデバイスを試験するかを最適化することにより、かなりの試験コストが節約される。
以下の説明および添付の図面と共に考慮するときに本発明の上記およびその他の態様および目的をより良く理解するであろう。しかし、以下の説明は、本発明の好ましい実施形態およびその多数の特定の詳細を示しているが、限定ではなく例示として取り上げたに過ぎないことを理解されたい。本発明の精神から逸脱することなく、本発明の範囲内で多くの変更および修正を行うことができ、本発明はそのようなすべての修正を含む。
図面を参照しながら、以下の詳細な説明から本発明をより良く理解するであろう。
添付の図面に示され、以下の説明で詳述される非限定的な実施形態を参照しながら、本発明および本発明の様々な特徴および有利な詳細をより完全に説明する。図面に示されている特徴は必ずしも原寸に比例しないことに留意されたい。本発明を不必要に不明瞭にしないように、周知の構成要素および処理技法の説明を省略する。本明細書で使用する例は、本発明を実施することのできる方式の理解を容易にし、さらに、当業者が本発明を実施することを可能にするためのものに過ぎない。したがって、本発明の範囲を限定するものとして例を解釈すべきではない。
あらゆるマイクロエレクトロニクス・ウェハ試験設備は、大容量製品に関する容量を扱うのに十分なツールを有していないという問題を扱っている。この問題を軽減するための選択肢は、より多くのテスタを購入することであるが、これは非常にコストがかかる可能性があり、リード・タイムが長くなる。本発明は、再試験するチップの数を最小限に抑え、顧客に出荷可能な部品数を最大にすることによって再試験を最適化する新しいプロセスである。本発明は、生産性を向上させ、試験サイクル・タイムを短縮し、再試験率も最適化する。
本発明は、再試験プロセスを実施して、ウェハ試験で良好なチップの数を最大にする。追加の配送可能なチップを回復するのに第2通過試験(pass test)が必要である。従来の方法は、第1通過試験に不合格となったすべてのデバイスを再試験する。1つのタイプの欠陥である、TestGenerated Yield Loss(TGYL)は、試験操作で誘発された可能性のある故障(すなわち、例えば接触不良種類(contact fail sort)、オペレータ・セットアップ問題、または不良プローブ)を含む。
本発明の流れ全体を図1に示す。項目100では、本発明は、初期試験を実施し、第1通過(firstpass)試験結果に不合格であったすべてのデバイスを再試験する。試験(第1通過)結果および再試験(第2通過(second pass))結果を図2にスプレッドシート形式で示す。これらのテーブル(スプレッドシート)は、試験したロットおよびウェハ(最初の2列)、試験したウェハのエリアのXおよびY座標(次の2列)、および試験したエリアの名前(サフィックス列)を特定する。「種類」と題する列は、欠陥のタイプすなわち種類を指す。試験プロセス中に識別される異なるタイプの欠陥に異なる番号が与えられる。最終列は、欠陥タイプの短い説明である。「1」欠陥とは、エリアまたはデバイスが試験に不合格でなかったことを意味し、「良好」であることを意味する。
図1の項目102では、本発明は、図3に示す再試験解析データセットを作成し、第1(図2)および第2通過(図3)試験結果のデータを単一のテーブルとして組み合わせる。第1通過および第2通過で見られる異なるタイプの欠陥を識別するのに別々の列が使用されることに留意されたい。第1試験に合格した項目は、第2通過列に示されるアスタリスクで示されるように、再試験されない。
項目104では、本発明は、図5に示される第2通過ステータス頻度解析(secondpass status frequency analysis)を実行する。図5では、本発明は、番号(種類)および説明によって各タイプの欠陥を列挙し、こうした欠陥のうちのいくつが見つかったかを示す。「不良」列は、再試験中に繰り返された故障数をカウントし、恐らくは真の欠陥を示す。「Cat 2 Good」列中の数は、何らかの欠陥を有し、恐らくは機能が限られているか、または速度/性能が低下しているが、動作するには十分良好であるデバイス数を表す。例えば、生成されたデバイスのうちの多く(チップまたはチップの区画)が冗長な部分を有し、または最高の速度で動作する(または最高の性能を実現する)ためにデバイスはすべてのエリアが正しく形成される必要がある。しかし、デバイスの一部が欠陥を有し、デバイスの残りの部分は欠陥がないことがある。ある顧客は、こうした性能の低いデバイスまたは部分的に欠陥のあるデバイスが受け入れられると理解し、そのようなデバイスを低いコストで受け取ることがある。したがって、「category 2 good」デバイスは、完全に欠陥のない「良好な」デバイスには及ばないが、category 2 goodデバイスには(需要は低いが)まだある程度の需要がある。「良好」列は、第2通過試験で復活したデバイス数を示す。「合計」列は、第1試験中に発生したそのタイプの欠陥の合計数である。したがって、図5に示すように、あるタイプの欠陥(例えば種類2、3など)では、かなりの数のデバイスが良好またはcategory 2 goodであると再試験され、これにより、こうしたタイプの欠陥を再試験することが再試験のコストに値することになる。一方、他のタイプの欠陥(例えば種類21、22、40など)はそれほど高い再試験合格率を有さず(または再試験合格率がゼロであり)、そのようなタイプの欠陥ではデバイスを再試験する価値がない可能性がある。
次に、項目106では、本発明は、履歴データから、図6に示すTGLY故障種類(TGLYfail sort)を得る。TGLYタイプの故障に通常関連しない欠陥のタイプを図7に示す。図面に示す種類は、1つの特定のタイプのデバイスおよびその関連する故障の一例に過ぎず、本発明はこの例に限定されず、どんなタイプの試験および不適切な試験の結果として生じる一般に周知の欠陥にも適用可能である。
項目108では、本発明は、種類回復データセット(sort recoverydataset)を作成する。その一例を図8に示す。図8は、TGLYデータを含むことを除いて図5と似ている。項目110では、本発明は、図9に示す製品供給/需要情報を得る。「良好」のレーティングを有するタイプのデバイスは需要が高く、category 2のレーティング(Cat 2 Good)を有するデバイスは需要が低いと判定される。デバイスのタイプの需要が高いか、それとも需要が低いかを判定する基準は、デバイスごと、産業ごとに変化し、上記で議論したように、デバイスがどれほど欠陥を有するかに基づく。
項目112では、本発明は、TGYL情報を図8に示す情報に追加することにより、図10に示す最適化再試験テーブルを作成する。さらに、最適化再試験テーブルは、初期試験故障時に各タイプの欠陥の再試験が承認されるかどうかを特定する「再試験種類」列を含む。本発明は、こうした統計を評価して、どのタイプの故障が所定のしきい値より高い再試験合格率を有するかを判定し、そうしたタイプの欠陥に、承認されたものとして再試験種類列中に「Y」と符号を付ける。さらに、TGYLタイプの欠陥も再試験を承認することができ、その再試験合格率の如何に関わらず、再試験種類列中に「Y」を与える。望まれるなら、所定のしきい値より高い合格率を有する需要の高いタイプのデバイス(「良好列」)のみを再試験し、需要の低いデバイス(Cat 2 Good列)を再試験しない。
図11に示すように、本発明のシステムは、テスタ150(例えばプローブ型テスタ)、データベース160、およびプロセッサ170を含む。データベース160は、再試験が承認されるタイプの欠陥の最適化再試験テーブルを含む。やはり、再試験が承認されるタイプの欠陥は、どのタイプの故障が(当初試験に不合格となった後で)所定のしきい値より高い再試験合格率を有するかについての以前に取得した統計に基づく。さらに、不適切な試験の結果として生じる欠陥タイプが、再試験を承認されたタイプの欠陥の中に含められる。やはり、需要の低いデバイス・タイプは再試験されないことがある。プロセッサ170は、デバイスのグループを試験するようにテスタ150に指示し、需要の低いデバイス・タイプを試験することなく、再試験を承認されたタイプの欠陥のうちの1つを有する追加の不合格グループ内のデバイスのみを再試験する。
別の言い方をすれば、このシステムは、初期グループのデバイスを試験して、試験に不合格であった初期不合格グループのデバイスを生成する手段(テスタ150)であって、初期不合格グループ内のデバイスが故障のタイプで識別される手段と、初期不合格グループ内のデバイスを再試験して、再試験に合格した再試験合格グループのデバイスを識別する手段(テスタ150)と、再試験合格グループ内のデバイスを解析して、不合格デバイスが再試験に合格する尤度に関する統計を故障のタイプに従って生成する手段(プロセッサ170)と、統計を評価して、どのタイプの故障が所定のしきい値より高い再試験合格率を有するかを判定し、再試験を承認されたタイプの欠陥を生成し、それを格納する手段(データベース160)に格納し、追加のグループのデバイスを試験して、追加のグループの試験に不合格であった追加の不合格グループのデバイスを生成する手段と、再試験を承認されたタイプの欠陥のうちの1つを有する追加の不合格グループ内のデバイスのみを再試験する手段(テスタ150)とを含む。
本発明を実施する代表的ハードウェア環境を図12に示す。図12は、少なくとも1つのプロセッサすなわち中央演算処理装置(CPU)11を有する、本発明による情報処理/コンピュータ・システムの典型的なハードウェア構成を示す。CPU11は、ランダム・アクセス・メモリ(RAM)14と、読取り専用メモリ(ROM)16と、ディスク・ユニット21やテープ・ドライブ40などの周辺装置をバス12に接続する入出力(I/O)アダプタ18と、キーボード24、マウス26、スピーカ28、マイクロフォン32、またはタッチ・スクリーン装置(図示せず)などの他のユーザ・インターフェース装置、あるいはそれらの組合せをバス12に接続するユーザ・インターフェース・アダプタ22と、情報処理システムをデータ処理ネットワークに接続する通信アダプタ34と、バス12をディスプレイ装置38に接続するディスプレイ・アダプタ36とにシステム・バス12を介して相互接続される。ディスクまたはテープ・ユニットで読取り可能なプログラム記憶装置が、コンピュータ・システム上にロードされる本発明を操作する命令をやはりロードするのに使用される。
したがって、本発明では、ウェハ試験で収集されたデータが解析され、歩留まりを犠牲にすることなく、再試験に関する制限および規則が最適化される。不合格デバイスを再試験して、適切に機能するデバイスを廃棄するのを回避することは重要である。すべての不合格デバイスを再試験しないことにより、かなりの試験コストが節約される。再試験するデバイス数を削減することにより、フロントエンド・ハードウェアのタッチダウン(touchdown)数も削減される。
本発明の方法は、初期グループのデバイス(例えば集積回路チップ)を試験して、試験に不合格となった初期不合格グループのデバイスを生成することで始まる。初期不合格グループ内のデバイスは、故障のタイプで識別される。次いで、本発明は、初期不合格グループ内のデバイスを再試験して、再試験に合格した再試験合格グループのデバイスを識別する。次に、本発明は再試験合格グループ内のデバイスを分析し、それによって、初期試験に不合格となった不合格デバイスが再試験に合格する尤度に関する統計を故障のタイプに従って本発明で生成することが可能となる。次いで、本発明は、これらの統計を評価して、どのタイプの故障が所定のしきい値より高い再試験合格率を有するかを判定する。これにより、本発明は、再試験が承認されるタイプの欠陥を列挙する最適化再試験テーブルを含むデータベース160を生成する。
本発明はまた、所定の低い需要を有するタイプのデバイスも識別することができる。例えば、ある数の欠陥を有するデバイスには、もはや強い需要がない可能性があり、こうしたタイプのデバイスを再試験するためのコストに値しない可能性がある。したがって、1つの選択肢では、本発明は、需要の低い品目タイプのリストをデータベース160に追加して、そのような低需要品目を再試験することを防ぐことができる。
さらに、あるタイプの欠陥が、不適切な試験に関係することが知られていることがある。試験失敗の一因は、不十分な試験セットアップおよび十分ではない/欠陥のあるプローブ・ハードウェアを含む理由による、不良のプローブ接点または十分ではないプローブ接点である。不適切な試験誤りをなくすために、本発明は、試験誤りに関連するタイプの欠陥を、再試験が承認されるタイプの欠陥に追加することができる。
次いで、最適化再試験テーブル・データベース160内の情報を使用して、本発明は、追加のグループのデバイスを試験し、追加の不合格グループのデバイスを生成する。本発明は、再試験が承認されたタイプの欠陥のうちの1つを有するデバイスだけを再試験し、需要の低いタイプのデバイスを再試験しないことがある。このプロセスは、所定の再試験合格率より高い欠陥だけについて再試験することによってデバイスの再試験を最適化する。
上記で示した例では、本発明は、すべての不合格デバイスを再試験するのと比較して、チップ再試験率を最大80%低減した。本発明は、新しいテスタに関する過度のコストを浪費することなく、かつ顧客配送可能品(customer deliverable)に影響を及ぼすことなく(すなわち、歩留まり損失なし)実施することができる。
試験能力問題(test capacity issue)を軽減するためにテスタを購入/リースすることに対する本発明のいくつかの利点により、テスタ購入/リース/保守コストを節約することができる。一例として、新しいテスタを得る際のリード・タイムが3〜6カ月であるのに対して、本発明は、実装するのにかかる期間は1カ月未満である。本発明は試験時のコストを節約し、それによって試験能力問題を軽減する。本発明は、試験サイクル・タイムを短縮する(再試験するチップが少ない)ことにより、顧客への配送時間を向上させる。再試験は、顧客配送可能デバイスに回復することが判明している欠陥タイプに対してのみ実施される。したがって、本発明は、顧客配送可能部品の数を増加させる。本発明は、第1通過試験中に非定型TGYL故障種類と分類された部品を回復することができる。
本発明を好ましい実施形態によって説明したが、添付のクレームの精神および範囲内で本発明を修正して実施できることを当業者は理解されよう。
本発明の好ましい方法を示す流れ図である。 本発明の態様を示すテーブルである。 本発明の態様を示すテーブルである。 本発明の態様を示すテーブルである。 本発明の態様を示すテーブルである。 本発明の態様を示すテーブルである。 本発明の態様を示すテーブルである。 本発明の態様を示すテーブルである。 本発明の態様を示すテーブルである。 本発明の態様を示すテーブルである。 本発明のシステム実施形態である。 本発明が動作することのできる概略ハードウェア図である。

Claims (15)

  1. 製造後に集積回路デバイスを試験する方法であって、
    初期グループのデバイスを試験して、前記初期グループの前記試験に不合格であった初期不合格グループのデバイスを生成することであって、前記初期不合格グループ内の前記デバイスが、故障のタイプによって識別されること、
    前記初期不合格グループ内の前記デバイスを再試験して、前記再試験に合格した再試験合格グループのデバイスを識別すること、
    前記再試験合格グループ内の前記デバイスを解析して、不合格デバイスが再試験に合格する尤度に関する統計を故障の前記タイプに従って生成すること、
    前記統計を評価して、どのタイプの故障が所定のしきい値より高い再試験合格率を有するかを判定し、再試験を承認されたタイプの欠陥を生成すること、
    追加のグループのデバイスを試験して、前記追加のグループの前記試験に不合格であった追加の不合格グループのデバイスを生成すること、および
    再試験を承認されたタイプの欠陥のうちの1つを有する前記追加の不合格グループ内のデバイスのみを再試験すること
    を含む方法。
  2. 製造後に集積回路デバイスを試験する方法であって、
    初期グループのデバイスを試験して、前記初期グループの前記試験に不合格となった初期不合格グループのデバイスを生成することであって、前記不合格グループ内の前記デバイスが故障のタイプで識別されること
    前記初期不合格グループ内の前記デバイスを再試験して、前記再試験に合格した再試験合格グループのデバイスを識別すること、
    前記再試験合格グループ内の前記デバイスを解析して、不合格デバイスが前記再試験に合格する尤度に関する統計を故障の前記タイプに従って生成すること、
    前記統計を評価して、どのタイプの故障が所定のしきい値より高い再試験合格率を有するかを判定し、再試験が承認されたタイプの欠陥を生成すること、
    追加のグループのデバイスを試験して、前記追加のグループの前記試験に不合格であった追加の不合格グループのデバイスを生成すること、
    所定の低い需要を有するタイプのデバイスを識別すること、および
    前記所定の低い需要を有するタイプのデバイスを再試験することなく、再試験が承認された前記タイプの欠陥のうちの1つを有する前記追加の不合格グループ内のデバイスのみを再試験すること
    を含む方法。
  3. 試験誤りに関連するタイプの欠陥を、再試験が承認された前記タイプの欠陥に追加することをさらに含む請求項1または2に記載の方法。
  4. 前記試験プロセスがプローブ型試験を含む請求項1または2のいずれかに記載の方法。
  5. 前記デバイスが集積回路チップを含む請求項1または2のいずれかに記載の方法。
  6. 前記初期グループのデバイスと前記追加のグループのデバイスが、同一のタイプのデバイスを含む請求項1または2に記載の方法。
  7. 製造後に集積回路デバイスを試験するシステムであって、
    デバイスを試験するように適合されたテスタと、
    再試験が承認されたタイプの欠陥を含むデータベースであって、再試験が承認された前記タイプの欠陥が、当初試験に不合格となった後にどのタイプの故障が所定のしきい値より高い再試験合格率を有するかについての以前に取得した統計に基づくデータベースと、
    前記テスタおよび前記データベースと通信するプロセッサであって、デバイスのグループを試験するように前記テスタに指示し、試験に不合格であった不合格グループのデバイスを生成するように適合されたプロセッサとを備え、
    前記プロセッサがさらに、再試験が承認された前記タイプの欠陥のうちの1つを有する前記追加の不合格グループ内のデバイスのみを再試験するように前記テスタに指示するように適合されるシステム。
  8. 前記データベースが、再試験が承認された前記タイプの欠陥内に、試験誤りに関連するタイプの欠陥を含む請求項に記載のシステム。
  9. 前記タイプの欠陥の前記統計が、試験されるのと同一のタイプのデバイスに関係する請求項に記載のシステム。
  10. 製造後に集積回路デバイスを試験するシステムであって、
    初期グループのデバイスを試験して、初期不合格グループのデバイスを生成する手段であって、前記初期不合格グループ内の前記デバイスが故障のタイプで識別される手段と、
    前記初期不合格グループ内の前記デバイスを再試験して、再試験合格グループのデバイスを識別する手段と、
    前記再試験合格グループ内の前記デバイスを解析して、不合格デバイスが前記再試験に合格する尤度に関する統計を故障の前記タイプに従って生成する手段と、
    前記統計を評価して、どのタイプの故障が所定のしきい値より高い再試験合格率を有するかを判定し、再試験が承認されたタイプの欠陥を生成する手段と、
    追加のグループのデバイスを試験して、追加の不合格グループのデバイスを生成する手段と、
    再試験が承認された前記タイプの欠陥のうちの1つを有する前記追加の不合格グループ内のデバイスのみを再試験する手段と
    を備えるシステム。
  11. 製造後に集積回路デバイスを試験するプログラムであって、
    コンピュータに、
    初期グループのデバイスを試験して、前記初期グループの前記試験に不合格となった初期不合格グループのデバイスを生成する手順あって、前記不合格グループ内の前記デバイスが故障のタイプで識別される前記手順と、
    前記初期不合格グループ内の前記デバイスを再試験して、前記再試験に合格した再試験合格グループのデバイスを識別する手順と、
    前記再試験合格グループ内の前記デバイスを解析して、不合格デバイスが前記再試験に合格する尤度に関する統計を故障の前記タイプに従って生成する手順と、
    前記統計を評価して、どのタイプの故障が所定のしきい値より高い再試験合格率を有するかを判定し、再試験が承認されたタイプの欠陥を生成する手順と、
    追加のグループのデバイスを試験して、前記追加のグループの前記試験に不合格であった追加の不合格グループのデバイスを生成する手順と、
    所定の低い需要を有するタイプのデバイスを識別する手順と、
    前記所定の低い需要を有するタイプのデバイスを再試験することなく、再試験が承認された前記タイプの欠陥のうちの1つを有する前記追加の不合格グループ内のデバイスのみを再試験する手順とを実行させるためのプログラム。
  12. 試験誤りに関連するタイプの欠陥を、再試験が承認された前記タイプの欠陥に追加することをさらに含む請求項11に記載のプログラム。
  13. 前記試験がプローブ型試験を含む請求項11に記載のプログラム。
  14. 前記デバイスが集積回路チップを含む請求項11に記載のプログラム。
  15. 前記初期グループのデバイスと前記追加のグループのデバイスが、同一のタイプのデバイスを含む請求項11に記載のプログラム。
JP2007515536A 2004-05-25 2005-05-25 集積回路デバイスを試験する方法、システム及びプログラム Expired - Fee Related JP4866843B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/709,729 US7253650B2 (en) 2004-05-25 2004-05-25 Increase productivity at wafer test using probe retest data analysis
US10/709,729 2004-05-25
PCT/US2005/019267 WO2005116671A2 (en) 2004-05-25 2005-05-25 Increase productivity at wafer test using probe retest data analysis

Publications (3)

Publication Number Publication Date
JP2008500737A JP2008500737A (ja) 2008-01-10
JP2008500737A5 JP2008500737A5 (ja) 2008-06-26
JP4866843B2 true JP4866843B2 (ja) 2012-02-01

Family

ID=35426510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007515536A Expired - Fee Related JP4866843B2 (ja) 2004-05-25 2005-05-25 集積回路デバイスを試験する方法、システム及びプログラム

Country Status (6)

Country Link
US (5) US7253650B2 (ja)
EP (1) EP1769257B1 (ja)
JP (1) JP4866843B2 (ja)
KR (1) KR100998388B1 (ja)
CN (1) CN100587507C (ja)
WO (1) WO2005116671A2 (ja)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253650B2 (en) * 2004-05-25 2007-08-07 International Business Machines Corporation Increase productivity at wafer test using probe retest data analysis
JP4064955B2 (ja) * 2004-09-30 2008-03-19 株式会社東芝 半導体装置及びその製造方法
US7190050B2 (en) * 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7492179B2 (en) * 2006-04-10 2009-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for reducing testing times on integrated circuit dies
US7699996B2 (en) * 2007-02-28 2010-04-20 International Business Machines Corporation Sidewall image transfer processes for forming multiple line-widths
JP2009206306A (ja) * 2008-02-28 2009-09-10 Seiko Epson Corp 半導体装置の製造方法及び電気光学装置の製造方法
JP4518180B2 (ja) * 2008-04-16 2010-08-04 ソニー株式会社 半導体装置、および、その製造方法
US8716786B2 (en) 2008-06-17 2014-05-06 Infineon Technologies Ag Semiconductor device having different fin widths
US20100070211A1 (en) * 2008-09-12 2010-03-18 Analog Devices, Inc. Rolling average test
KR101019048B1 (ko) * 2008-11-20 2011-03-07 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US8324036B2 (en) * 2009-11-09 2012-12-04 International Business Machines Corporation Device having and method for forming fins with multiple widths for an integrated circuit
US8617937B2 (en) 2010-09-21 2013-12-31 International Business Machines Corporation Forming narrow fins for finFET devices using asymmetrically spaced mandrels
US8633076B2 (en) * 2010-11-23 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for adjusting fin width in integrated circuitry
US9472550B2 (en) 2010-11-23 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Adjusted fin width in integrated circuitry
US8513131B2 (en) 2011-03-17 2013-08-20 International Business Machines Corporation Fin field effect transistor with variable channel thickness for threshold voltage tuning
US20130022240A1 (en) * 2011-07-19 2013-01-24 Wolters William C Remote Automated Planning and Tracking of Recorded Data
US8673165B2 (en) * 2011-10-06 2014-03-18 International Business Machines Corporation Sidewall image transfer process with multiple critical dimensions
US8557675B2 (en) 2011-11-28 2013-10-15 Globalfoundries Inc. Methods of patterning features in a structure using multiple sidewall image transfer technique
US8669186B2 (en) 2012-01-26 2014-03-11 Globalfoundries Inc. Methods of forming SRAM devices using sidewall image transfer techniques
US8816436B2 (en) 2012-05-16 2014-08-26 International Business Machines Corporation Method and structure for forming fin resistors
US8735296B2 (en) 2012-07-18 2014-05-27 International Business Machines Corporation Method of simultaneously forming multiple structures having different critical dimensions using sidewall transfer
US9053390B2 (en) * 2012-08-14 2015-06-09 Kla-Tencor Corporation Automated inspection scenario generation
US8741701B2 (en) * 2012-08-14 2014-06-03 International Business Machines Corporation Fin structure formation including partial spacer removal
US9311201B2 (en) 2012-08-22 2016-04-12 International Business Machines Corporation Real-time rule engine for adaptive testing of integrated circuits
US8669167B1 (en) * 2012-08-28 2014-03-11 International Business Machines Corporation Techniques for metal gate workfunction engineering to enable multiple threshold voltage FINFET devices
US9190346B2 (en) 2012-08-31 2015-11-17 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9817928B2 (en) 2012-08-31 2017-11-14 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
KR101953240B1 (ko) 2012-09-14 2019-03-04 삼성전자 주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
US9177820B2 (en) * 2012-10-24 2015-11-03 Globalfoundries U.S. 2 Llc Sub-lithographic semiconductor structures with non-constant pitch
US8962421B2 (en) * 2012-11-15 2015-02-24 GlobalFoundries, Inc. Methods for fabricating integrated circuits including semiconductive resistor structures in a FinFET architecture
US8822320B2 (en) 2012-11-20 2014-09-02 International Business Machines Corporation Dense finFET SRAM
US8889561B2 (en) * 2012-12-10 2014-11-18 Globalfoundries Inc. Double sidewall image transfer process
US20140167162A1 (en) 2012-12-13 2014-06-19 International Business Machines Corporation Finfet with merge-free fins
US8847324B2 (en) 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
US9379018B2 (en) 2012-12-17 2016-06-28 Synopsys, Inc. Increasing Ion/Ioff ratio in FinFETs and nano-wires
US20140230052A1 (en) * 2013-02-11 2014-08-14 Motorola Mobility Llc System and method for testing a secured manufactured device
US9023695B2 (en) * 2013-03-14 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning features of a semiconductor device
US9494650B2 (en) * 2013-03-15 2016-11-15 International Business Machines Corporation Efficient method of retesting integrated circuits
US9711368B2 (en) * 2013-04-15 2017-07-18 United Microelectronics Corp. Sidewall image transfer process
US8999791B2 (en) * 2013-05-03 2015-04-07 International Business Machines Corporation Formation of semiconductor structures with variable gate lengths
US9040371B2 (en) 2013-08-07 2015-05-26 International Business Machines Corporation Integration of dense and variable pitch fin structures
TWI472778B (zh) * 2013-08-30 2015-02-11 Chroma Ate Inc System - level IC test machine automatic retest method and the test machine
TWI498573B (zh) * 2013-11-05 2015-09-01 King Yuan Electronics Co Ltd 半導體晶片重測系統及其重測方法
US8975129B1 (en) * 2013-11-13 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9502408B2 (en) 2013-11-14 2016-11-22 Globalfoundries Inc. FinFET device including fins having a smaller thickness in a channel region, and a method of manufacturing same
KR20150058597A (ko) 2013-11-18 2015-05-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI500945B (zh) * 2013-12-17 2015-09-21 Primax Electronics Ltd 電路板之測試系統
US9633906B2 (en) 2014-01-24 2017-04-25 International Business Machines Corporation Gate structure cut after formation of epitaxial active regions
US9196612B2 (en) 2014-03-26 2015-11-24 International Business Machines Corporation Semiconductor device including merged-unmerged work function metal and variable fin pitch
US9305845B2 (en) * 2014-09-04 2016-04-05 International Business Machines Corporation Self-aligned quadruple patterning process
US9209279B1 (en) * 2014-09-12 2015-12-08 Applied Materials, Inc. Self aligned replacement fin formation
US9269627B1 (en) 2014-09-30 2016-02-23 International Business Machines Corporation Fin cut on SIT level
US9536739B2 (en) * 2014-10-28 2017-01-03 International Business Machines Corporation Self-cut sidewall image transfer process
US9525041B2 (en) 2015-02-12 2016-12-20 United Microelectronics Corp. Semiconductor process for forming gates with different pitches and different dimensions
US9601345B2 (en) 2015-03-27 2017-03-21 International Business Machines Corporation Fin trimming in a double sit process
KR102170701B1 (ko) * 2015-04-15 2020-10-27 삼성전자주식회사 반도체 장치 제조 방법
CN107735864B (zh) 2015-06-08 2021-08-31 美商新思科技有限公司 衬底和具有3d几何图形上的2d材料沟道的晶体管
US9484264B1 (en) * 2015-07-29 2016-11-01 International Business Machines Corporation Field effect transistor contacts
US9786563B2 (en) 2015-11-23 2017-10-10 International Business Machines Corporation Fin pitch scaling for high voltage devices and low voltage devices on the same wafer
KR102546233B1 (ko) * 2016-01-25 2023-06-22 에스케이하이닉스 주식회사 웨이퍼 테스트 장치 및 그 테스트 방법
US9852917B2 (en) * 2016-03-22 2017-12-26 International Business Machines Corporation Methods of fabricating semiconductor fins by double sidewall image transfer patterning through localized oxidation enhancement of sacrificial mandrel sidewalls
US9691775B1 (en) * 2016-04-28 2017-06-27 Globalfoundries Inc. Combined SADP fins for semiconductor devices and methods of making the same
US9793271B1 (en) 2016-04-29 2017-10-17 International Business Machines Corporation Semiconductor device with different fin pitches
US10026615B2 (en) 2016-05-12 2018-07-17 International Business Machines Corporation Fin patterns with varying spacing without Fin cut
US9859174B1 (en) 2016-06-24 2018-01-02 International Business Machines Corporation Sidewall image transfer structures
US9978608B2 (en) * 2016-09-21 2018-05-22 Globalfoundries Inc. Fin patterning for a fin-type field-effect transistor
US9870942B1 (en) * 2017-01-19 2018-01-16 Globalfoundries Inc. Method of forming mandrel and non-mandrel metal lines having variable widths
US10529833B2 (en) * 2017-08-28 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with a fin and gate structure and method making the same
US10573528B2 (en) 2017-12-14 2020-02-25 Tessera, Inc. Two-color self-aligned double patterning (SADP) to yield static random access memory (SRAM) and dense logic
CN108362704A (zh) * 2018-01-30 2018-08-03 上海霖研精密自动化机械有限公司 一种双面影像检测设备
TWI639846B (zh) * 2018-02-12 2018-11-01 黃彥凱 晶圓再驗之方法
US10475791B1 (en) 2018-05-31 2019-11-12 Globalfoundries Inc. Transistor fins with different thickness gate dielectric
US10497576B1 (en) 2018-08-20 2019-12-03 Globalfoundries Inc. Devices with slotted active regions
CN109444703A (zh) * 2018-10-15 2019-03-08 上海华虹宏力半导体制造有限公司 超级结器件的测试方法
KR20200054407A (ko) 2018-11-09 2020-05-20 삼성전자주식회사 반도체 소자의 제조 방법
US10910081B2 (en) * 2018-12-17 2021-02-02 Micron Technology, Inc. Management of test resources to perform reliability testing of memory components
US11101015B2 (en) 2018-12-17 2021-08-24 Micron Technology, Inc. Multi-dimensional usage space testing of memory components
CN109765479B (zh) * 2019-01-28 2021-10-01 合肥京东方视讯科技有限公司 一种电路板缺件检测装置和方法
CN110031746B (zh) * 2019-04-19 2020-09-18 中国南方电网有限责任公司 芯片测试远程监控方法、装置、计算机设备和存储介质
US11037937B2 (en) 2019-11-20 2021-06-15 Globalfoundries U.S. Inc. SRAM bit cells formed with dummy structures
CN112024450A (zh) * 2020-08-28 2020-12-04 苏州富强科技有限公司 用于键盘检测的协同检测方法及系统、检测机构
CN115983191A (zh) * 2022-11-28 2023-04-18 海光集成电路设计(北京)有限公司 测试点验证方法及相关装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08220172A (ja) * 1995-02-14 1996-08-30 Sharp Corp 検査装置
JP2001083211A (ja) * 1999-09-14 2001-03-30 Matsushita Electronics Industry Corp 半導体検査装置および半導体検査方法
JP2004055837A (ja) * 2002-07-19 2004-02-19 Nec Kyushu Ltd プローバ装置及び半導体装置の検査方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669031B2 (ja) * 1984-07-17 1994-08-31 日本電気株式会社 半導体装置
JPS6457729A (en) 1987-08-28 1989-03-06 Seiko Epson Corp Semiconductor device
JPH0574878A (ja) 1991-09-13 1993-03-26 Nec Yamagata Ltd ウエーハの試験方法
US5726920A (en) * 1995-09-29 1998-03-10 Advanced Micro Devices, Inc. Watchdog system having data differentiating means for use in monitoring of semiconductor wafer testing line
US5764650A (en) * 1996-08-02 1998-06-09 Micron Technology, Inc. Intelligent binning for electrically repairable semiconductor chips
US5867505A (en) * 1996-08-07 1999-02-02 Micron Technology, Inc. Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit
US6078189A (en) * 1996-12-13 2000-06-20 International Business Machines Corporation Dynamic test reordering
US6043101A (en) * 1997-01-15 2000-03-28 Texas Instruments Incorporated In-situ multiprobe retest method with recovery recognition
US6100486A (en) * 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
JP4018254B2 (ja) * 1998-08-20 2007-12-05 株式会社アドバンテスト 電子部品の試験方法
US6265232B1 (en) * 1998-08-21 2001-07-24 Micron Technology, Inc. Yield based, in-line defect sampling method
US6240329B1 (en) * 1998-11-09 2001-05-29 Chin-Yang Sun Method and apparatus for a semiconductor wafer inspection system using a knowledge-based system
JP4017285B2 (ja) * 1999-06-02 2007-12-05 松下電器産業株式会社 パターン欠陥検出方法
CZ299516B6 (cs) 1999-07-02 2008-08-20 F. Hoffmann-La Roche Ag Konjugát erythropoetinového glykoproteinu, zpusobjeho výroby a použití a farmaceutická kompozice sjeho obsahem
US6670719B2 (en) * 1999-08-25 2003-12-30 Micron Technology, Inc. Microelectronic device package filled with liquid or pressurized gas and associated method of manufacture
US6274395B1 (en) * 1999-12-23 2001-08-14 Lsi Logic Corporation Method and apparatus for maintaining test data during fabrication of a semiconductor wafer
US6507800B1 (en) * 2000-03-13 2003-01-14 Promos Technologies, Inc. Method for testing semiconductor wafers
US6499118B1 (en) * 2000-05-17 2002-12-24 Teradyne, Inc. Redundancy analysis method and apparatus for ATE
US6277704B1 (en) * 2000-05-24 2001-08-21 Micron Technology, Inc. Microelectronic device fabricating method, method of forming a pair of conductive device components of different base widths from a common deposited conductive layer
US20040006447A1 (en) * 2000-06-22 2004-01-08 Jacky Gorin Methods and apparatus for test process enhancement
US6618682B2 (en) * 2001-04-20 2003-09-09 International Business Machines Corporation Method for test optimization using historical and actual fabrication test data
EP1273923A1 (en) * 2001-07-03 2003-01-08 Koninklijke Philips Electronics N.V. Testing a batch of electrical components
US6789032B2 (en) * 2001-12-26 2004-09-07 International Business Machines Corporation Method of statistical binning for reliability selection
US7027946B2 (en) * 2002-01-30 2006-04-11 Texas Instruments Incorporated Broadside compare with retest on fail
US7045466B2 (en) * 2002-06-27 2006-05-16 Cornell Research Foundation, Inc. Three dimensional high aspect ratio micromachining
US7214991B2 (en) * 2002-12-06 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS inverters configured using multiple-gate transistors
US6987269B2 (en) * 2002-12-16 2006-01-17 Axcelis Technologies, Inc. Apparatus and process for measuring light intensities
US6956256B2 (en) * 2003-03-04 2005-10-18 Micron Technology Inc. Vertical gain cell
WO2004095570A2 (de) * 2003-04-17 2004-11-04 X-Fab Semiconductor Foundries Ag Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren
US7017429B2 (en) * 2003-04-30 2006-03-28 Infineon Technologies Richmond, Lp Continuous test flow method and apparatus
US6872647B1 (en) * 2003-05-06 2005-03-29 Advanced Micro Devices, Inc. Method for forming multiple fins in a semiconductor device
US6894326B2 (en) * 2003-06-25 2005-05-17 International Business Machines Corporation High-density finFET integration scheme
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US6943405B2 (en) * 2003-07-01 2005-09-13 International Business Machines Corporation Integrated circuit having pairs of parallel complementary FinFETs
US6812119B1 (en) * 2003-07-08 2004-11-02 Advanced Micro Devices, Inc. Narrow fins by oxidation in double-gate finfet
US7335934B2 (en) * 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
US7355253B2 (en) * 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
US7354990B2 (en) * 2003-08-26 2008-04-08 General Electric Company Purified polymeric materials and methods of purifying polymeric materials
KR100555518B1 (ko) * 2003-09-16 2006-03-03 삼성전자주식회사 이중 게이트 전계 효과 트랜지스터 및 그 제조방법
US6998332B2 (en) * 2004-01-08 2006-02-14 International Business Machines Corporation Method of independent P and N gate length control of FET device made by sidewall image transfer technique
US6875703B1 (en) * 2004-01-20 2005-04-05 International Business Machines Corporation Method for forming quadruple density sidewall image transfer (SIT) structures
US7224029B2 (en) * 2004-01-28 2007-05-29 International Business Machines Corporation Method and structure to create multiple device widths in FinFET technology in both bulk and SOI
US7180134B2 (en) * 2004-01-30 2007-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and structures for planar and multiple-gate transistors formed on SOI
US7115947B2 (en) * 2004-03-18 2006-10-03 International Business Machines Corporation Multiple dielectric finfet structure and method
US7253650B2 (en) * 2004-05-25 2007-08-07 International Business Machines Corporation Increase productivity at wafer test using probe retest data analysis
US20050263801A1 (en) * 2004-05-27 2005-12-01 Jae-Hyun Park Phase-change memory device having a barrier layer and manufacturing method
US7208815B2 (en) * 2004-05-28 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof
US7422946B2 (en) * 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7298004B2 (en) * 2004-11-30 2007-11-20 Infineon Technologies Ag Charge-trapping memory cell and method for production
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7087966B1 (en) * 2005-05-18 2006-08-08 International Business Machines Corporation Double-Gate FETs (field effect transistors)
EP1764827A1 (en) * 2005-09-16 2007-03-21 Interuniversitair Microelektronica Centrum ( Imec) Recursive spacer defined patterning
US7323374B2 (en) * 2005-09-19 2008-01-29 International Business Machines Corporation Dense chevron finFET and method of manufacturing same
US7071429B1 (en) * 2005-09-23 2006-07-04 Anderson Richard P Linear adjustment operator for pressure control of paint pumps
US7265059B2 (en) * 2005-09-30 2007-09-04 Freescale Semiconductor, Inc. Multiple fin formation
US7719058B2 (en) * 2005-10-12 2010-05-18 Seliskar John J Mixed-signal semiconductor platform incorporating fully-depleted castellated-gate MOSFET device and method of manufacture thereof
US7547947B2 (en) * 2005-11-15 2009-06-16 International Business Machines Corporation SRAM cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08220172A (ja) * 1995-02-14 1996-08-30 Sharp Corp 検査装置
JP2001083211A (ja) * 1999-09-14 2001-03-30 Matsushita Electronics Industry Corp 半導体検査装置および半導体検査方法
JP2004055837A (ja) * 2002-07-19 2004-02-19 Nec Kyushu Ltd プローバ装置及び半導体装置の検査方法

Also Published As

Publication number Publication date
US20070288190A1 (en) 2007-12-13
EP1769257A4 (en) 2012-08-08
EP1769257A2 (en) 2007-04-04
EP1769257B1 (en) 2013-12-11
CN1954224A (zh) 2007-04-25
JP2008500737A (ja) 2008-01-10
KR20070017167A (ko) 2007-02-08
US20050267706A1 (en) 2005-12-01
CN100587507C (zh) 2010-02-03
US20070284669A1 (en) 2007-12-13
US20070292996A1 (en) 2007-12-20
US20080270057A1 (en) 2008-10-30
US7253650B2 (en) 2007-08-07
US7573284B2 (en) 2009-08-11
US7763531B2 (en) 2010-07-27
US7463047B2 (en) 2008-12-09
KR100998388B1 (ko) 2010-12-03
WO2005116671A2 (en) 2005-12-08
WO2005116671A3 (en) 2006-10-26

Similar Documents

Publication Publication Date Title
JP4866843B2 (ja) 集積回路デバイスを試験する方法、システム及びプログラム
US6055463A (en) Control system and method for semiconductor integrated circuit test process
US8190953B2 (en) Method and system for selecting test vectors in statistical volume diagnosis using failed test data
US8689066B2 (en) Integrated circuit test optimization using adaptive test pattern sampling algorithm
JP2008500737A5 (ja)
CN107705819A (zh) 一种存储芯片分类方法、分类装置及分类系统
US20160377678A1 (en) Method and apparatus for generating featured test pattern
US7474979B1 (en) Integrated circuit device test system and method
CN104063307A (zh) 一种软件测试方法和系统
US20100145646A1 (en) Predicting Wafer Failure Using Learned Probability
EP1403651B1 (en) Testing integrated circuits
JP2012185895A (ja) 半導体集積回路、故障診断システム、および、故障診断方法
JPH0574909A (ja) ウエハテスト方法
CN115641903A (zh) Fpga存储单元失效分析方法、装置、电子设备以及存储介质
TWI686810B (zh) 記憶體晶片超頻測試方法
US20120109561A1 (en) Wafer test apparatus, wafer test method, and program
KR100940414B1 (ko) 사이트 차이를 감소시키는 웨이퍼 테스트 방법
US11152236B2 (en) System for and method of manufacture using multimodal analysis
JP2009105151A (ja) 半導体テスト装置
US6970806B1 (en) Method and system for testing articles of manufacture
JP2008028271A (ja) 半導体集積回路装置のテスト方法、および半導体集積回路装置の検査装置
CN116467194A (zh) 确定测试用例不稳定性的方法和装置
JP2007033072A (ja) 診断装置及び診断方法
JP2004171659A (ja) 半導体メモリの救済解析装置
JPH08114652A (ja) 半導体集積回路の試験方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees