JP2009105151A - 半導体テスト装置 - Google Patents
半導体テスト装置 Download PDFInfo
- Publication number
- JP2009105151A JP2009105151A JP2007274075A JP2007274075A JP2009105151A JP 2009105151 A JP2009105151 A JP 2009105151A JP 2007274075 A JP2007274075 A JP 2007274075A JP 2007274075 A JP2007274075 A JP 2007274075A JP 2009105151 A JP2009105151 A JP 2009105151A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- test
- specific category
- chip
- storing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】歩留まりを低下させることなく、不再現性不良による不良品の市場流出を防止でき、さらには不再現性不良の解析を可能にするテスト方法を提供すること。
【解決手段】ウエハ上のアドレス、カテゴリ値等を保存するウエハマップと、テストすべきウエハが不再現性不良の可能性がある製品を記憶した特定カテゴリ対象製品であるか否かの検索手段と、該当する場合、この製品毎に特定カテゴリ値が記憶された特定カテゴリマスタファイルを検索して、特定カテゴリ値を決定する手段と、テストすべきウエハの過去のテスト結果を記憶するウエハマップを検索して、特定カテゴリ値を有するチップアドレスを抽出して記憶する手段と、チップ毎にテストを行うテスト装置と、ウエハマップのチップアドレスに対応するチップのテスト結果記憶領域とを備え、この領域には、過去のテスト結果を記憶し、ウエハマップを別途記憶することを特徴とする半導体テスト装置。
【選択図】図2
【解決手段】ウエハ上のアドレス、カテゴリ値等を保存するウエハマップと、テストすべきウエハが不再現性不良の可能性がある製品を記憶した特定カテゴリ対象製品であるか否かの検索手段と、該当する場合、この製品毎に特定カテゴリ値が記憶された特定カテゴリマスタファイルを検索して、特定カテゴリ値を決定する手段と、テストすべきウエハの過去のテスト結果を記憶するウエハマップを検索して、特定カテゴリ値を有するチップアドレスを抽出して記憶する手段と、チップ毎にテストを行うテスト装置と、ウエハマップのチップアドレスに対応するチップのテスト結果記憶領域とを備え、この領域には、過去のテスト結果を記憶し、ウエハマップを別途記憶することを特徴とする半導体テスト装置。
【選択図】図2
Description
本発明は、半導体テスト装置に関し、特にウエハのテストを行う装置に関する。
通常、製造された半導体製品は、その全てが良品ではなく、中には不良品が含まれる。このため、市場に出荷する前にその製品が良品であるか、不良品であるかをテストしなければならない。この半導体装置のテストは、1枚のウエハに対して複数回行われる場合がある。
また、この半導体製品のテストは通常、複数のテスト工程からなる。このような一連のテスト工程において、例えば不安定な製造工程を経て製造されたウエハに対して一連のテストを行うと、テスト項目によっては、テストを行う毎に合格と判断されたり不合格と判断されたりする、いわゆる不再現性不良が生じるチップが存在する場合がある。
このように不再現性不良が生じると、本来は不良品であったにも関わらず、最終的なテストで良品と判断されてしまう場合が生じ、これによって市場に不良品が流出するという問題がある。
そこで今までは、不再現性不良が生じる可能性のあるテスト項目のテストが行われた直後に、不良と判断されたチップには手動でインク等を打点していた。こうすることで、再度同じテストが行われ、その結果良品と判断されても、インクが打点されたチップを不良品して扱うことが可能であるために、不再現性不良による不良品の市場への流出を防止することが可能になる。
しかし、手動でインクを打点するために、インクの打点ミスによる不良品の市場への流出および製品歩留まりの低下、さらには、テスト時間が長くなることによるスループットの低下も招いていた。
そこで、不良品の市場への流出が防止でき、さらにテスト時間を短くできる半導体装置のテスト方法が知られている。(特許文献1)
この半導体装置のテスト方法は、過去に不良品と判断されてしまったチップに対しては再テストが行われず、過去のテスト結果により良品と判断されたチップのみに再テストを行うという方法である。
この半導体装置のテスト方法は、過去に不良品と判断されてしまったチップに対しては再テストが行われず、過去のテスト結果により良品と判断されたチップのみに再テストを行うという方法である。
こうすることで、一度不良品と判断されてしまった場合のチップに対しては再テストが行われずに常に不良品として扱われ続けるため、不再現性不良が生じたチップが市場に流出することを防ぐことが可能である。さらに、一度不良品と判断されたチップに対しては再テストが行われないため、テスト時間が短縮され、スループットの向上が実現できる。
しかし、このテスト方法では、不再現性不良以外の原因によって偶然不良と判断されてしまったチップも含めて、全て不良品として扱われることになる。このため、製品歩留まりが低下するという問題がある。
さらに、このテスト方法においては、テスト結果をその都度同一ファイルに上書きするものである。通常、製品歩留まりの向上のため、不良製品の原因の解析を欠かすことはできない。しかし、このテスト方法においては、テスト毎のテスト結果が残されないため、不再現性不良の原因解析を行うことができないという問題もある。
特開平7−302819号公報
本発明の課題は、製品歩留まりを低下させることなく、不再現性不良による不良品の市場流出を防止でき、さらには不再現性不良の解析を行うことを可能にする半導体テスト装置を提供することにある。
本発明の半導体テスト装置は、チップ毎にウエハ上の位置を示すアドレス、テストデータ、およびカテゴリ値からなる前記テスト装置によるテスト結果を保存するウエハマップと、テストすべきウエハが不再現性不良の発生が予想される製品を記憶した特定カテゴリ対象製品に該当するか否かについて検索する手段と、前記テストすべきウエハが特定カテゴリ対象製品に該当する場合、前記特定カテゴリ対象製品毎に前記不再現性不良が発生することが予想される特定カテゴリ値が記憶された特定カテゴリマスタファイルを検索して、特定カテゴリ値を決定する手段と、前記テストすべきウエハに対して行われた過去のテスト結果を記憶するウエハマップを検索して、この過去のテスト結果を記憶するウエハマップから、前記特定カテゴリ値を決定する手段により決定された特定カテゴリ値を有するチップアドレスを抽出して記憶する手段と、ウエハに含まれるチップ毎にテストを行うテスト装置と、前記ウエハマップの前記チップアドレスに対応するチップのテスト結果記憶領域とを備え、この領域には、前記過去のテスト結果を記憶するとともに、前記ウエハマップを別途記憶するようにしたことを特徴とするものである。
本発明によれば、製品歩留まりを低下させることなく、不再現性不良による不良品の市場流出を防止でき、さらには不再現性不良の解析を行うことを可能にする半導体テスト装置を提供できる。
以下、本発明の実施形態について図面を用いて説明する。図1は、本発明の実施形態である半導体テスト装置を示している。
この半導体テスト装置は、不再現性不良の発生が予想される製品を記憶した特定カテゴリ対象製品ファイル11と、特定カテゴリ対象製品毎に不再現性不良が発生することが予想される特定カテゴリ値が記憶された特定カテゴリマスタファイル12と、ウエハに含まれるチップ毎にテストを行うテスト装置13と、チップ毎にウエハ上の位置を示すアドレス、テストデータ、およびカテゴリ値からなるテスト装置13によるテスト結果を保存するウエハマップ14と、テストすべきウエハが前記特定カテゴリ対象製品に該当するか否かについて特定カテゴリ対象製品ファイル11を検索する手段111と、テストすべきウエハが特定カテゴリ対象製品に該当する場合、特定カテゴリマスタファイル12を検索して、特定カテゴリ値を決定する手段112と、テストすべきウエハに対して行われた過去のテスト結果を記憶するウエハマップ15を検索して、この過去のテスト結果を記憶するウエハマップ15から、特定カテゴリ値を決定する手段112により決定された特定カテゴリ値を有するチップのアドレスを抽出して記憶するチップアドレスファイル16とを備え、ウエハマップ14のチップアドレスファイル16に対応するチップのテスト結果記憶領域には、過去のテスト結果を記憶するとともに、ウエハマップ14を別途記憶するようにしたことを特徴とする。
次に、上記に示すウエハテスト特定カテゴリ不良保持装置の動作について、図2を用いて説明する。図2は、ウエハテスト特定カテゴリ不良保持装置の動作を示すフローチャートを示している。
はじめに、本実施形態による半導体テスト装置にテストすべきウエハが入力されると、特定カテゴリ対象ファイル検索手段111によって特定カテゴリ対象製品ファイル11を検索し、特定カテゴリ対象製品かどうかを判断する。(ステップ1)
ここで特定カテゴリとは、製造する製品毎に定められた一連のテスト項目の中で、不再現性不良の発生が予想されるテスト項目郡のことである。ここでは一例として、テスト項目は全部で100項目あるものとし、その中で10〜20項目までのテスト項目を、特定カテゴリであるとする。また、特定カテゴリ対象製品ファイルとは、製造される製品をテストするテスト項目郡のなかに、不再現性不良の発生が予想されるテスト項目があるか否かが、製品毎に示されている。このファイル11を検索することにより、テストすべきウエハが特定カテゴリ対象製品であるか否かが判断される。
ここで特定カテゴリとは、製造する製品毎に定められた一連のテスト項目の中で、不再現性不良の発生が予想されるテスト項目郡のことである。ここでは一例として、テスト項目は全部で100項目あるものとし、その中で10〜20項目までのテスト項目を、特定カテゴリであるとする。また、特定カテゴリ対象製品ファイルとは、製造される製品をテストするテスト項目郡のなかに、不再現性不良の発生が予想されるテスト項目があるか否かが、製品毎に示されている。このファイル11を検索することにより、テストすべきウエハが特定カテゴリ対象製品であるか否かが判断される。
テストすべきウエハが特定カテゴリ対象製品ではない場合は、通常のテスト工程によってテストされることとなる。
一方、特定カテゴリ対象製品であると判断された場合には、特定カテゴリ値決定手段112によって、特定カテゴリマスタファイル12を検索し、テストすべきウエハの特定カテゴリ値が決定される。(ステップ2)
特定カテゴリマスタファイル12には、特定カテゴリ対象製品毎に定められた特定カテゴリ値が記憶されており、このファイル12を検索することによって、テストすべきウエハの特定カテゴリ値が決定する。先に示した例でいえば、テストすべきウエハの特定カテゴリ値は10〜20である。すなわち特定カテゴリ値とは、製品毎に定められた特定カテゴリを示す値である。
特定カテゴリマスタファイル12には、特定カテゴリ対象製品毎に定められた特定カテゴリ値が記憶されており、このファイル12を検索することによって、テストすべきウエハの特定カテゴリ値が決定する。先に示した例でいえば、テストすべきウエハの特定カテゴリ値は10〜20である。すなわち特定カテゴリ値とは、製品毎に定められた特定カテゴリを示す値である。
次に、テストすべきウエハについて、過去のテスト結果を示すウエハマップ15がテスト装置13に保存されているか否かを判断する。(ステップ3)
このウエハマップ15には、テストすべきウエハに含まれる各チップがテストされた各テスト項目におけるテストデータおよび、カテゴリ値が記録されている。ここでカテゴリ値とは、一連のテスト項目によるテストの結果、どこまで合格できたのかを示す値である。例えば、先の例のようにテスト項目が100項目あるとし、これらのテスト項目の中で79番目のテスト項目まで合格し、80番目のテストで不合格と判断されていれば、示されるカテゴリ値は80である。
このウエハマップ15には、テストすべきウエハに含まれる各チップがテストされた各テスト項目におけるテストデータおよび、カテゴリ値が記録されている。ここでカテゴリ値とは、一連のテスト項目によるテストの結果、どこまで合格できたのかを示す値である。例えば、先の例のようにテスト項目が100項目あるとし、これらのテスト項目の中で79番目のテスト項目まで合格し、80番目のテストで不合格と判断されていれば、示されるカテゴリ値は80である。
テストすべきウエハについて、過去のテスト結果を示すウエハマップ15がテスト装置13に保存されていない場合、このテストすべきウエハはテスト装置13によってテストされる。
一方、過去のテスト結果を示すウエハマップ15がテスト装置13に保存されている場合、チップアドレスファイル作成手段113によって、このウエハマップ15に保存されたカテゴリ値が、製品毎に定められた特定カテゴリ値に一致するチップの、ウエハ上での位置情報を示すアドレスを記憶したチップアドレスファイル16を作成する。(ステップ4)
次に、テストすべきウエハはテスト装置13によって、製品毎に定められた一連のテスト項目のテストが行われる。(ステップ5)
次に、テストすべきウエハに対する一連のテストを終了したら、そのテスト結果をウエハマップ14として、テスト装置13に保存する。(ステップ6)
最後に、テストすべきウエハが再テストであった場合には、不再現性不良保持手段114によって、ステップ4で作成したチップアドレスファイル16に記憶されたアドレスでのカテゴリ値を、過去のテスト結果を示すウエハマップ15に記録されたカテゴリ値に置き換える。(ステップ7)
すなわち、テストすべきウエハに対して、チップアドレスファイル16に記憶されたアドレスでのカテゴリ値を、特定カテゴリ値に置き換えることになる。このステップにより、不再現性不良を生ずる可能性のあるテスト工程の結果が一度不合格と判定された場合には、再度テストした結果合格と判断されても、不合格として扱われるようになる。
次に、テストすべきウエハはテスト装置13によって、製品毎に定められた一連のテスト項目のテストが行われる。(ステップ5)
次に、テストすべきウエハに対する一連のテストを終了したら、そのテスト結果をウエハマップ14として、テスト装置13に保存する。(ステップ6)
最後に、テストすべきウエハが再テストであった場合には、不再現性不良保持手段114によって、ステップ4で作成したチップアドレスファイル16に記憶されたアドレスでのカテゴリ値を、過去のテスト結果を示すウエハマップ15に記録されたカテゴリ値に置き換える。(ステップ7)
すなわち、テストすべきウエハに対して、チップアドレスファイル16に記憶されたアドレスでのカテゴリ値を、特定カテゴリ値に置き換えることになる。このステップにより、不再現性不良を生ずる可能性のあるテスト工程の結果が一度不合格と判定された場合には、再度テストした結果合格と判断されても、不合格として扱われるようになる。
以上のテスト工程によって、不再現性不良を保持したウエハマップ17が得られる。
さらに、一回毎のテスト結果が全て保存されるため、これらのテスト結果を用いて、不再現性不良の解析を行うことも可能である。
11:特定カテゴリ対象ファイル、12:特定カテゴリマスタファイル、13:テスト装置、14:ウエハマップ、15:過去のテスト結果を示すウエハマップ、16:チップアドレスファイル、17:不再現性不良を保持したウエハマップ、111:特定カテゴリ対象製品ファイル検索手段、112:特定カテゴリ値決定手段、113:チップアドレスファイル作成手段、114:不再現性不良保持手段。
Claims (3)
- チップ毎にウエハ上の位置を示すアドレス、テストデータ、およびカテゴリ値からなるテスト装置によるテスト結果を保存するウエハマップと、
テストすべきウエハが不再現性不良の発生が予想される製品を記憶した特定カテゴリ対象製品に該当するか否かについて検索する手段と、
前記テストすべきウエハが特定カテゴリ対象製品に該当する場合、前記特定カテゴリ対象製品毎に前記不再現性不良が発生することが予想される特定カテゴリ値が記憶された特定カテゴリマスタファイルを検索して、特定カテゴリ値を決定する手段と、
前記テストすべきウエハに対して行われた過去のテスト結果を記憶するウエハマップを検索して、この過去のテスト結果を記憶するウエハマップから、前記特定カテゴリ値を決定する手段により決定された特定カテゴリ値を有するチップアドレスを抽出して記憶する手段と、
ウエハに含まれるチップ毎にテストを行うテスト装置と、
前記ウエハマップの前記チップアドレスに対応するチップのテスト結果記憶領域とを備え、
この領域には、前記過去のテスト結果を記憶するとともに、前記ウエハマップを別途記憶するようにしたことを特徴とする半導体テスト装置。 - 前記テストすべきウエハに対して行われた過去のテスト結果を記憶するウエハマップから、前記特定カテゴリ値を決定する手段により決定された特定カテゴリ値を有するチップアドレスを抽出して記憶するチップアドレスファイルを作成する手段を備えることを特徴とする請求項1に記載の半導体テスト装置。
- 前記ウエハマップ上の前記チップアドレスに対応するチップのテスト結果記憶領域には、前記過去のテスト結果を記憶する不再現性不良保持手段を備えることを特徴とする請求項1または2に記載の半導体テスト装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007274075A JP2009105151A (ja) | 2007-10-22 | 2007-10-22 | 半導体テスト装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007274075A JP2009105151A (ja) | 2007-10-22 | 2007-10-22 | 半導体テスト装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009105151A true JP2009105151A (ja) | 2009-05-14 |
Family
ID=40706565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007274075A Pending JP2009105151A (ja) | 2007-10-22 | 2007-10-22 | 半導体テスト装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009105151A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013161061A1 (ja) * | 2012-04-27 | 2013-10-31 | 富士機械製造株式会社 | ダイ実装システムのウエハマップ管理装置及びダイ実装方法 |
-
2007
- 2007-10-22 JP JP2007274075A patent/JP2009105151A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013161061A1 (ja) * | 2012-04-27 | 2013-10-31 | 富士機械製造株式会社 | ダイ実装システムのウエハマップ管理装置及びダイ実装方法 |
JPWO2013161061A1 (ja) * | 2012-04-27 | 2015-12-21 | 富士機械製造株式会社 | ダイ実装システムのウエハマップ管理装置及びダイ実装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6154714A (en) | Method for using wafer navigation to reduce testing times of integrated circuit wafers | |
US6950771B1 (en) | Correlation of electrical test data with physical defect data | |
JP2008500737A (ja) | プローブ再試験データ解析を使用するウェハ試験での生産性向上 | |
US20080208492A1 (en) | System and Method for Early Qualification of Semiconductor Devices | |
US7474979B1 (en) | Integrated circuit device test system and method | |
US6920596B2 (en) | Method and apparatus for determining fault sources for device failures | |
US20130016895A1 (en) | Method and system for defect-bitmap-fail patterns matching analysis including peripheral defects | |
KR20020065920A (ko) | 반도체 디바이스에 대한 결함 비트 맵을 디스플레이하기위해 리던던시 데이터를 사용하는 방법 | |
WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
JP5067266B2 (ja) | Jtag機能付き集積回路ボード | |
JP2009105151A (ja) | 半導体テスト装置 | |
JPH0574909A (ja) | ウエハテスト方法 | |
KR20000057025A (ko) | 페일 정보 입력 장치,반도체 메모리 시험 장치 및 반도체메모리 해석 방법 | |
JP4868727B2 (ja) | 自動検査レシピ作成装置及び作成方法 | |
JP5140905B2 (ja) | 半導体装置の試験システム及び試験方法 | |
US20120109561A1 (en) | Wafer test apparatus, wafer test method, and program | |
Farrugia et al. | A memory volume diagnostics methodology to facilitate production yield learning with embedded memories | |
JP4291286B2 (ja) | メモリ救済方法、メモリテスト装置、プログラム、及び、記録媒体 | |
US7464308B2 (en) | CAM expected address search testmode | |
JP3771074B2 (ja) | 半導体不良解析システムおよび方法 | |
US7467363B2 (en) | Method for SRAM bitmap verification | |
JPH06310581A (ja) | 半導体記憶装置の検査方法、及び検査装置 | |
JP2007258312A (ja) | 半導体装置の固有情報保存方法 | |
Ngow et al. | Automated nets extraction for digital logic physical failure analysis on IP-secure products | |
CN113030692A (zh) | 测试系统和测试方法 |