JP3960872B2 - プローバ装置及び半導体装置の検査方法 - Google Patents
プローバ装置及び半導体装置の検査方法 Download PDFInfo
- Publication number
- JP3960872B2 JP3960872B2 JP2002211494A JP2002211494A JP3960872B2 JP 3960872 B2 JP3960872 B2 JP 3960872B2 JP 2002211494 A JP2002211494 A JP 2002211494A JP 2002211494 A JP2002211494 A JP 2002211494A JP 3960872 B2 JP3960872 B2 JP 3960872B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- wafer
- probe
- chip
- cleaning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップの検査技術に関し、特に半導体ウェハに配列された所望の機能を有する複数のチップをウェハ状態で検査するプローバ装置及びプローバ装置を用いて検査する半導体装置の検査方法に関する。
【０００２】
【従来の技術】
半導体装置（以下、ＬＳＩとする）の電気的検査を行う代表的な工程として、各種素子や配線の形成を行うウェハ処理工程終了後にウェハ上に形成された各ＬＳＩチップをウェハ状態のままで検査を実施する工程（以下、Ｇ／Ｗ工程と称する）と、個々のパッケージ（以下、ＰＫＧとする）に組み立て後に検査を実施する工程（以下、選別工程と称する）がある。
【０００３】
そして、いずれの工程の電気的検査においても、検査装置は正確な検査のために、ウェハ状態或いはＰＫＧ状態いずれの場合でも、被検査ＬＳＩの各端子とＬＳＩテスタの対応する各端子とが安定した電気的接続状態を実現するように構成されているが、近年の多端子化したＬＳＩの測定や並列測定等の際に、一部の端子の接触抵抗のバラツキ等の測定系のバラツキが原因で、本来良品であるＬＳＩを不良品と誤判定する場合がある。
【０００４】
通常、個々のＰＫＧに組み立てられたＬＳＩの電気的検査を行う選別工程では、不良判定されたＬＳＩを集めて再検査を実施することは可能であり、例えば特開２０００−２５８４９６号公報には、誤判定により不良品とされたものを、再検査により救済できる可能性を向上した検査方法及び検査装置を開示している。
【０００５】
一方、Ｇ／Ｗ工程の場合は、検査対象のチップは物理的にウェハ上で一体となり結合しているので、判定結果が不良品となっている不良品判定チップのみを分離して集めることはできない。この問題を解決する方法として、Ｇ／Ｗ工程の本検査でチップの良品又は不良品の判定結果と共に当該チップのウェハ上での位置情報を併せた検査結果を記録しておき、本検査終了後に記録された検査結果を読み出して不良品判定チップのみ再検査するようにしたウェハの試験方法が、特開昭５９−１２７８４４号公報や特開平５−７４８７８号公報（以下、公知例とする）に開示されている。
【０００６】
図１１及び図１２は、それぞれ公知例に開示された本検査及び再検査のフローチャートである。図１１を参照すると、この公知例のウェハの試験方法では、先ず本検査（１回目の検査）で被検査ウェハ内の全チップの検査を行い、チップ毎の良品又は不良品の判定結果及び当該ウェハ内でのアドレス情報を記憶装置に記憶させる。次に、２回目の検査では、図１２を参照すると、被検査ウェハを検査装置にローディングした後、予め当該被検査ウェハの前の試験結果を読み取り、不良品判定チップのみ検査を実施している。
【０００７】
【発明が解決しようとする課題】
近年、半導体ＩＣはいっそうの高速化が進み、電気的特性検査においても、より高度な測定精度が要求されている。その為、従来では顕在化していなかった検査装置と半導体ＩＣ間の僅かな接触抵抗の変動や、同時に複数個測定するときの微細なばらつきの影響が顕著となるに至っている。このような場合、本来の実力は良品であるにもかかわらず、検査結果は良品の範囲に至らず、不良判定されてしまう場合がある。
【０００８】
上述した従来のウェハの試験方法では、単に不良品判定チップの再検査を実施することはできるが、例えば検査中に変動する接触抵抗が原因で不良判定となった場合の対策等、不良判定が誤ってなされた原因に応じた処置を施すことについては何も考慮されていなかった。
【０００９】
Ｇ／Ｗ工程の電気的検査では、チップの検査数が増大するにつれて検査用プローブとチップの電極との間の接触抵抗が増大する傾向がある。これは例えばチップの電極材料（錫（Ｓｎ）を主成分とする半田、アルミニウム（Ａｌ）銅（Ｃｕ）等の場合が多い）屑が検査用プローブに付着し、後に酸化物となり絶縁体として機能し、接触抵抗が増大する要因となるからである。したがって再検査の良品率向上を実現するには、再検査の実施前に検査用プローブを清掃することにより接触抵抗増大の要因である金属酸化物を除去することは非常に重要である。
【００１０】
又、近年は、一つのチップ内の複数の電極にそれぞれ接触する複数の探針からなるプローブブロック（以下、ＰＢとする）を複数個有し、複数のチップに同時に接触して複数チップを同時に検査するようにした並列測定用プローブを検査用プローブとして用いられることも多いが、この場合例えばＰＢ毎の不良判定比率や不良内容の偏りの有無等を確認し、その結果に応じた処理を施して再検査を実施する等の方法が、誤判定による不良判定品を救済するためには重要である。
【００１１】
本発明は、本来は良品であるにもかかわらず測定系の揺らぎ等により誤って不良品と判定されたチップを、再検査により救済できる可能性を向上するプローバ装置及び半導体装置の検査方法を提供しようとするものである。
【００１２】
【課題を解決するための手段】
そのため、本発明によるプローバ装置は、複数の前記チップが配列されたウェハを挿入したキャリアを装填するキャリア収納部と、検査実行時に被検査ウェハを載置する検査ステージと、前記ウェハを所望の場所に搬送して載置するウェハ搬送部と、所定の電気的試験装置（以下、ＬＳＩテスタとする）に接続し且つ前記被検査ウェハ内の前記チップの電極に接触する検査用プローブと、前記ＬＳＩテスタにより実行される前記チップの第１の電気的検査の良品又は不良品の判定結果を含む第１検査結果を当該被検査ウェハ上での位置情報と共に記録する記憶部と、前記被検査ウェハ内の全てのチップの前記第１の電気的検査が終了した時点で前記被検査ウェハを一時的に保持する測定後バッファ部と、前記被検査ウェハ内の全てのチップの前記第１検査結果に基づいて当該被検査ウェハ内の再検査対象チップを選択する選択部と、前記再検査対象チップに対して前記ＬＳＩテスタにより第２の電気的検査を実行し第２検査結果を取得すると共にこの第２検査結果に基づき前記第１検査結果の内容を修正する再検査制御部と、を少なくとも備えることを特徴とする。
【００１３】
このとき、所定の位置に保持された前記検査用プローブを清掃する清掃用ウェハを更に備え、前記選択部は前記再検査対象チップの選択処理の実施と並行して、当該被検査ウェハを前記測定後バッファに移動させると共に前記清掃用ウェハを前記検査ステージに載置させ、更に前記検査用プローブの清掃処理を実施するようにしてもよい。
【００１４】
又、ウェハプローバが所定の位置に設けられた前記検査用プローブを清掃するプローブ清掃部を更に備えている場合は、前記選択部が前記再検査対象チップの選択処理の実施と並行して、前記検査用プローブを前記プローブ清掃部に移動させ、前記検査用プローブの清掃処理を実施するようにすることもできる。
【００１５】
又、前記検査用プローブが、一つの前記チップ内の複数の電極にそれぞれ接触する複数の探針からなるプローブブロック（以下、ＰＢとする）を複数個有し、複数の前記チップに同時に接触して複数の前記チップを同時に検査するようにした並列測定用プローブであるとき、前記第１検査結果が各チップに接触した前記ＰＢのＰＢ位置情報を含み、
前記第１検査結果に基づいて前記ＰＢ毎の良品率を算出し、このＰＢ毎良品率が最大のＰＢを最適ＰＢとして選択するプローブ選択部を更に備え、
前記再検査制御部は前記再検査対象チップに前記最適ＰＢを接触させて前記第２の電気的検査を実行する構成にするのが好ましい。
【００１６】
又、前記第１検査結果が前記チップ毎の不良内容情報を含み、前記選択部は不良品の前記不良内容情報に基づいて前記再検査対象チップを選択するのが望ましい。
【００１７】
又、本発明の半導体装置の検査方法は、所定のプローバ装置とこのプローバ装置に接続した所定の電気的試験装置（以下、ＬＳＩテスタとする）を用いて半導体ウェハに配列された所望の機能を有する複数のチップをウェハ状態で検査する方法であって、
複数のチップが配列されたウェハを挿入したキャリアをプローバ装置に供給しキャリア収納部に装填するキャリア供給ステップと、
前記キャリアから第１の電気的検査の対象となる被検査ウェハを取り出して搬送し、検査ステージに載置するウェハ搭載ステップと、
前記検査ステージに載置された前記被検査ウェハ内の全チップについて、前記ＬＳＩテスタに接続した検査用プローブを各前記チップの電極に接触させて第１の電気的検査を実施し、各前記チップ毎の良品又は不良品の判定結果を含む第１検査結果を当該被検査ウェハ上での位置情報と共に所定の記憶部に記録する第１検査ステップと、
前記被検査ウェハ内の全チップの前記第１の電気的検査を終了した後で前記被検査ウェハ内の全チップの前記第１検査結果に基づいて当該被検査ウェハ内の再検査対象チップを選択するチップ選択ステップと、
前記再検査対象チップに対して前記ＬＳＩテスタにより第２の電気的検査を実行し第２検査結果を取得する第２検査ステップと、
前記第２検査結果に基いて前記記憶部に記録された前記第１検査結果の内容を修正し、当該被検査ウェハの検査結果を確定する検査結果確定ステップと、
を少なくとも含むことを特徴とする。
【００１８】
このとき、前記プローバ装置が、前記被検査ウェハを前記検査ステージから一時的に移動させて保持する測定後バッファ部と、所定の位置に保持された前記検査用プローブを清掃する清掃用ウェハを更に備え、
前記被検査ウェハ内の全チップの前記第１の電気的検査を終了した時点で当該被検査ウェハを前記検査ステージから前記測定後バッファ部に移動させる仮移動ステップと、
仮移動ステップの後で前記清掃用ウェハを前記検査ステージに載置し、前記検査プローブの清掃を実施させる第１清掃ステップと、
前記第１清掃ステップの後で前記清掃用ウェハを前記検査ステージから除去し、前記測定後バッファ部に保持されている前記被検査ウェハを前記検査ステージに再び載置するウェハ再搭載ステップと、を更に含み、
前記仮移動ステップ、前記第１清掃ステップ及び前記再搭載ステップは前記チップ選択ステップと並行して実施され、前記第２検査ステップは前記ウェハ再搭載ステップの後で実施する構成とすることができる。
【００１９】
又、前記プローバ装置が、所定の位置に設けられた前記検査用プローブを清掃するプローブ清掃用部を更に備えるときは、
前記被検査ウェハ内の全チップの前記第１の電気的検査を終了した時点で、前記検査プローブを前記プローブ清掃部に移動させて前記検査用プローブの清掃を実施させる第２清掃ステップを更に含み、
前記第２清掃ステップは前記チップ選択ステップと並行して実施され、前記第２検査ステップは前記第２清掃ステップ及び前記チップ選択ステップの双方が終了した後で実施する構成としてもよい。
【００２０】
又、前記検査用プローブが複数のＰＢを有し、複数の前記チップを同時に検査するようにした並列測定用プローブであるときは、前記第１検査結果が各チップに接触した前記ＰＢのＰＢ位置情報を含み、
前記被検査ウェハ内の全チップの前記第１の電気的検査を終了した時点で、前記第１検査結果に基づいて前記ＰＢ毎の良品率を算出し、このＰＢ毎良品率が最大のＰＢを最適ＰＢとして選択するプローブ選択ステップを更に備え、
前記第２検査ステップは、前記再検査対象チップに前記最適ＰＢを接触させて前記第２の電気的検査を実行する構成とするのが好ましい。
【００２１】
又、前記第１検査結果は前記チップ毎の不良内容情報を含み、前記チップ選択ステップは不良品の前記不良内容情報に基づいて前記再検査対象チップを選択する構成となっているのが望ましい。
【００２２】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
図１は本発明によるプローバ装置の一実施形態を示す概略的な斜視図である。図１を参照すると、本実施形態のプローバ装置１０は、複数のチップが配列されたウェハ３を挿入したキャリア１を装填するキャリア収納部１１と、検査部１２に設けられた検査実行時に被検査ウェハを載置する検査ステージ１３と、ウェハ３を所望の場所に搬送して載置するウェハ搬送部１４と、図示されていない所定の電気的試験装置（以下、ＬＳＩテスタとする）に接続し且つ被検査ウェハ内の各チップの電極に接触する検査用プローブ１５と、被検査ウェハ内の全てのチップの本検査が終了した時点で被検査ウェハを一時的に保持する測定後バッファ部１６と、プローバ装置１０全体を制御する制御ユニット１７と、各種設定条件の入力等を行う操作パネル１９を備えている。又、制御ユニット１７は、ＬＳＩテスタにより実行されるチップの第１の電気的検査である本検査の良品又は不良品の判定結果を含む第１検査結果を被検査ウェハ上での位置情報と共に記録する記憶部１７ａと、被検査ウェハ内の全てのチップの前記第１検査結果に基づいて当該被検査ウェハ内の再検査対象チップを選択する選択部１７ｂと、再検査対象チップに対してＬＳＩテスタにより第２の電気的検査である再検査を実行し第２検査結果を取得すると共にこの第２検査結果に基づき第１検査結果の内容を修正する再検査制御部１７ｃを少なくとも備えている。尚、上記構成において、記憶部１７ａは、例えば半導体記憶装置やハードディスク装置等により容易に構成でき、選択部１７ｂ及び再検査制御部１７ｃはマイクロコントローラ（ＭＣＵ）とその処理プログラムにより構成することができる。
【００２３】
キャリア１をプローバ装置１０のキャリア収納部１１へ供給すると、搬送部１４がキャリア１よりウェハ３を１枚ずつ取り出し、検査部１２にある検査ステージ１３へ供給する。ここで、図示されていないＬＳＩテスタに接続した検査用プローブ１５をチップ上の電極に接触させて良品か不良品を判定する。図２は、検査用プローブ１５が、一つのチップ内の複数の電極にそれぞれ接触する複数の探針からなるプローブブロック（以下、ＰＢとする）を複数個有し、複数のチップに同時に接触して複数のチップを同時に検査するようにした並列測定用プローブの場合の一例の模式的な拡大斜視図で、４個のＰＢ１５ａ，ＰＢ１５ｂ，ＰＢ１５ｃ，ＰＢ１５ｄを備えており、一度に４チップの電気的検査が可能である。検査結果は記憶部１７ａに保持され、ウェハ３上にある全てのチップの検査が終了し、搬送部１４によりキャリア１への収納が開始されると、図示されていない複数の各プローバ装置間を接続するホストコンピューターに転送される。図３は、被検査ウェハ３の検査結果を説明するための図で、（ａ），（ｂ）及び（ｃ）はそれぞれウェハ３の第１検査結果における良品又は不良品の判定結果の一例を模式的に示す図、検査用プローブ１５が並列測定用プローブの場合の一例のＰＢ配置図及び不良品判定チップの第１検査結果に含まれる情報の一部を示す一覧表の例である。尚、図３（ａ）では、良品判定チップ及び不良品判定チップを、それぞれ“Ｐ”及び“Ｆ”で表示している。検査部１２で検査中は、検査結果は当該プローバ装置１０の記憶部１７ａに保持されており、個々のチップの検査結果は図３に示すようにＸとＹからなるアドレス毎に記憶されているので、プローバ装置１０は電気的検査にて不良判定となったチップを認識することは可能である。
【００２４】
次に、このプローバ装置１０による半導体装置の検査方法をプローバ装置１０の動作と共に説明する。図４は、プローバ装置１０による半導体装置の検査方法の第１の実施形態のフローチャートである。又、図５乃至図７は、それぞれ図４のチップ選択ステップＰ４、プローブ清掃ステップＰ５及び再検査ステップＰ７の詳細フローチャートの例である。尚、図６の（ａ）及び（ｂ）は、それぞれ清掃用ウェハを使用する場合及びプローバ装置１０がプローブ清掃部１８を備えている場合のフローチャートである。
【００２５】
図４乃至図７を参照すると、本実施形態の半導体装置の検査方法は、
複数のウェハ３を挿入したキャリア１をプローバ装置１０に供給しキャリア収納部に装填するキャリア供給ステップＰ１と、
キャリア１から本検査の対象となる被検査ウェハを取り出して搬送し、検査部１２の検査ステージ１３に載置するウェハ搭載ステップＰ２と、
検査ステージ１３に載置された被検査ウェハ３内の全チップについて、ＬＳＩテスタに接続した検査用プローブ１５を各チップ上の電極に接触させて本検査を実施（Ｐ３１）し、各チップ毎の良品又は不良品の判定結果をを含む第１検査結果を取り込む（Ｐ３２）と共に当該被検査ウェハ上での位置情報であるチップアドレスも取り込んで（Ｐ３３）、これらを記憶部１７ａに記録（Ｐ３４）する第１検査ステップＰ３と、
被検査ウェハ内の全チップの第１検査ステップＰ３を終了した後で被検査ウェハ内の全チップの第１検査結果（以下、単にウェハの第１検査結果と略す）に基づいて当該被検査ウェハ内の再検査対象チップを選択するチップ選択ステップＰ４と、
検査用プローブ１５の清掃処理を行うプローブ清掃ステップＰ５と、
ＬＳＩテスタにより再検査対象チップの再検査を実施して必要な処理を行う再検査ステップＰ７と、を含み構成される。尚、チップ選択ステップＰ４とプローブ清掃ステップＰ５は、並行して処理が進められ、双方のステップが終了した後、再検査ステップＰ７を実施する。又、キャリア１に複数のウェハ３が挿入されている場合は、ウェハ搭載ステップＰ２乃至再検査ステップＰ７を全てのウェハについて繰り返せばよい。
【００２６】
チップ選択ステップＰ４は、具体的には先ず本検査の結果が不良判定のチップの不良内容に基づいて再検査対象チップを選択するかを判断（Ｐ４１）し、不良内容に基づく再検査対象チップの選択処理をしない場合は、全ての不良品判定チップを再検査対象に指定（Ｐ４８）する。選択処理を行う場合は、本検査の結果が不良品判定チップの第１検査結果を取得（Ｐ４２）し、不良内容を確認（Ｐ４３）し、当該チップを再検査対象にするか判定（Ｐ４４）し、再検査対象にしない場合は当該チップの第１検査結果をそのまま保持し、再検査対象にする場合は当該チップの第１検査結果に再検査対象であることを表す情報を付加する或いは例えば再検査制御部１７ｃが保持する再検査テーブルのような一覧リストに当該チップを登録する等して再検査対象チップに指定（Ｐ４５）する処理を、当該被検査ウェハ３の本検査の結果が不良判定の全チップについて施す。
【００２７】
又、プローブ清掃ステップＰ５は、被検査ウェハ３の本検査を終了すると、先ず搬送部１４により当該ウェハ３を検査ステージ１３から測定後バッファ部１６に移動（仮移動ステップＰ５１）し、次にプローバ装置１０内の所定の場所に保管されている清掃用ウェハ（図示せず）を検査ステージ１３に載置（Ｐ５２）して検査用プローブ１５に付着しているチップの電極材料屑を除去する等の清掃を実施（第１清掃ステップＰ５３）し、次に清掃用ウェハを所定の位置に移動（Ｐ５４）させた後、測定後バッファ部１６に移動させてあった本検査済みウェハ３を再び検査ステージ１３に移動（ウェハ再搭載ステップＰ５５）させて処理を終了する。
【００２８】
再検査ステップＰ７は、先ず最初の再検査対象チップのチップアドレスを取得（Ｐ７１）し、次にこのチップアドレスに応じて所定の検査用プローブ１５を移動させてこの再検査対象チップに接触（Ｐ７２）させた後、チップの検査を実施（第２検査ステップＰ７３）する。次に、検査結果を取り込み（Ｐ７４）、この再検査結果を記憶部１７ａに書き込んで（検査結果確定ステップＰ７５）当該チップの第１検査結果を修正する。尚、第１検査結果の修正に際しては、必要に応じて第１検査結果の内容を保持したまま再検査結果の内容（不良項目等）を追加することもできる。次に、全ての再検査対象チップの再検査処理が終了したか判定（Ｐ７６）し、未了であれば次の再検査対象チップのチップアドレスを取得（Ｐ７７）し、Ｐ７２〜Ｐ７６を繰り返す。全ての再検査対象チップの再検査処理が終了したら、当該ウェハ３を搬送部１４によりキャリア１への収納すると共に、当該ウェハ３の検査結果を確定して図示されていない複数の各プローバ間を接続するホストコンピューターに転送（Ｐ７８）する。
【００２９】
尚、プローバ装置１０に検査用プローブ清掃部１８を設けて検査用プローブ１５をプローブ清掃部１８に移動させることができる場合は、ウェハ３を検査ステージ１３に載置したままで、ソフトプログラム的に検査用プローブ１５をプローブ清掃部１８に移動（Ｐ５１ａ）させて検査用プローブ１５の清掃を実施（Ｐ５２ａ）することができるので、この場合は測定後バッファ部１６を設けなくてもよい。逆に、プローバ装置１０の構成上の制約等により測定後バッファ部１６を設けることができない場合は、検査用プローブ清掃部１８を設けてソフトプログラム的に検査用プローブ１５をこの検査用プローブ清掃部１８に移動させることができるようにするのが望ましい。
【００３０】
次に１枚のウェハ３を検査ステージ１３に載置した後のプローバ装置１０の具体的動作を説明する。
【００３１】
先ず、検査部１２の検査ステージ１３に載置したウェハ３について第１検査ステップ３を実施する。具体的にはウェハ３上の全てのチップに対して本検査を実施（Ｐ３１）し、個々のチップ毎に良品又は不良品判定結果を取り込む（Ｐ３２）と共にチップアドレスも取り込み（Ｐ３３）を記憶部１７ａへ書き込み（Ｐ３４）を行う。ウェハ３上の全チップの本検査の結果である第１検査結果は記憶部１７ａに保持されており、プローバ内に保持した状態である。
【００３２】
全チップの本検査後、チップ選択ステップＰ４で第１検査結果に基づいてウェハ３内の再検査対象チップを選択すると共にプローブ清掃ステップＰ５で検査用プローブ１５の清掃処理を並行して行う。
【００３３】
先ず、ウェハ３の第１検査結果が図３に示す状態である場合を例にして、チップ選択ステップＰ４を具体的に説明する。又、図３（ｃ）は、記憶部１７ａに記録されている各不良品判定チップの不良内容の例を示す一覧表である。この場合、不良品判定チップはＦ１乃至Ｆ６の６つであり、それぞれのアドレスはＦ１：（Ｘ＝３，Ｙ＝２）、Ｆ２：（Ｘ＝３，Ｙ＝４）、Ｆ３：（Ｘ＝６，Ｙ＝４）、Ｆ４：（Ｘ＝１０，Ｙ＝４）、Ｆ５：（Ｘ＝８，Ｙ＝５）、Ｆ６：（Ｘ＝７，Ｙ＝６）となっている。先ず、本検査の結果が不良判定のチップの不良内容に基づいて再検査対象チップを選択するかを判断（Ｐ４１）する。
【００３４】
以下、選択処理を実施する場合について説明する。本検査で不良品判定となったこの６つのチップは再検査対象の候補であるので、先ず例えばアドレスが（Ｘ＝３，Ｙ＝２）のチップＦ１の本検査結果を取得（Ｐ４２）し、不良内容を確認する（Ｐ４３）。このチップＦ１の不良内容Ａは電圧値規格外れである。再検査対象の選択基準が例えば、“不良内容が電圧値規格外れ以外の不良品判定チップを再検査対象にする”であったとすると、チップＦ１は再検査対象には指定されず、不良品判定が確定する（Ｐ４４）。未だ未処理の不良品判定チップが残っているので（Ｐ４６）、次にアドレスが（Ｘ＝３，Ｙ＝４）のチップＦ２の本検査結果を取得（Ｐ４７）し、不良内容を確認する（Ｐ４３）。このチップＦ２の不良内容Ｂは電流値規格外れであるので、チップＦ２は再検査対象には指定される（Ｐ４５）。以下、残りの不良品判定チップについても同様に処理し、再検査対象チップを記号‘Ｒ’で表すと、図８（ａ）に示すように６個の不良品判定チップの中で５個のみが再検査対象チップに選択されたことが分かる。尚、再検査対象チップをどのように選択するかは、チップの種類、製造工程における製造履歴や使用する検査装置等々を考慮して適宜設定すれば良い。例えば、選択基準を、“不良内容が電流値規格外れのみを再検査対象にする”であったとすると、チップＦ２，チップＦ３，及びチップＦ５が再検査対象チップに指定される。このように、不良内容に応じて再検査対象を選択することにより、再検査を効率的に実施することができる。
【００３５】
又、チップ選択ステップＰ４と並行して実施されるプローブ清掃ステップＰ５を清掃用ウェハを使用する場合を例として説明する。全チップの本検査が終了すると、ウェハ３を搬送部１４により測定後バッファ部１６へ移動させる（Ｐ５１）。次に、ウェハ３が無くなった検査ステージ１３に、検査用プローブ１５を清掃するための図示されていないプローブ清掃用ウェハを載置（Ｐ５２）して、検査用プローブ１５を清掃（Ｐ５３）する。検査用プローブ１５の清掃処理を終了すると、清掃用ウェハを所定の保管位置へ移動（Ｐ５４）させ、測定後バッファ部１６に保持されている本検査済みのウェハ３を再び検査ステージ１３に移動させる。
【００３６】
尚、プローバ装置１０が、プローブ清掃部１８を備えている場合は、本検査済みウェハ３を検査ステージ１３に載置したままで、検査用プローブ１５をプローブ清掃部１８に移動（Ｐ５１ａ）させて、検査用プローブ１５の清掃処理を施し（Ｐ５２ａ）た後、検査用プローブ１５を再び検査部１２に移動させる（Ｐ５３ａ）ようにしてもよい。
【００３７】
チップ選択ステップＰ４及びプローブ清掃ステップＰ５が完了すると、次に再検査ステップＰ７を実施する。上述の例では、チップＦ１は再検査対象に指定されていないので、チップＦ２乃至チップＦ６について再検査を実施する。最初の再検査対象チップとしてチップＦ２のチップアドレスを取得（Ｐ７１）し、次にこのチップアドレスに応じて所定の検査用プローブ１５を移動させてこの再検査対象チップに接触（Ｐ７２）させた後、チップの検査を実施（第２検査ステップＰ７３）する。次に、検査結果を取り込み（Ｐ７４）、この再検査結果を記憶部１７ａに書き込んで（検査結果確定ステップＰ７５）当該チップの第１検査結果を修正する。尚、第１検査結果の修正に際しては、必要に応じて第１検査結果の内容を保持したまま再検査結果の内容（不良項目等）を追加することもできる。次に、全ての再検査対象チップの再検査処理が終了したか判定（Ｐ７６）し、未了であれば次の再検査対象チップのチップアドレスを取得（Ｐ７７）し、Ｐ７２〜Ｐ７６を繰り返す。全ての再検査対象チップの再検査処理が終了したら、当該ウェハ３を搬送部１４によりキャリア１への収納すると共に、当該ウェハ３の検査結果を確定して図示されていない複数の各プローバ間を接続するホストコンピューターに転送（Ｐ７８）する。図８（ｂ）は、図８（ａ）に図示した再検査対象チップの再検査結果を模式的に示す図で、チップアドレス（Ｘ＝６，Ｙ＝４）のチップＦ３及びチップアドレス（Ｘ＝８，Ｙ＝５）のチップＦ５の再検査結果が良品判定であったことを示している。従って、このウェハ３では再検査により２個の良品を救済できたことになる。
【００３８】
次に、本発明のプローバ装置１０による半導体装置の検査方法の第２の実施形態について説明する。図９は本実施形態の半導体装置の検査方法の一例のフローチャートであり、図１０は図９のプローブ選択ステップの詳細フローチャートである。本実施形態は、検査用プローブ１５が、図２に示すように、複数のＰＢを有し、複数のチップを同時に検査するようにした並列測定用プローブの場合に好適な方法である。
図９、図１０を参照すると、本実施形態の半導体装置の検査方法は、
キャリア供給ステップＰ１と、ウェハ搭載ステップＰ２と、
検査ステージ１３に載置された被検査ウェハ３内の全チップについて、ＬＳＩテスタに接続した検査用プローブ１５を各チップ上の電極に接触させて本検査を実施（Ｐ３１）し、各チップ毎の良品又は不良品の判定結果をを含む第１検査結果を取り込む（Ｐ３２）と共に当該被検査ウェハ上での位置情報であるチップアドレス及び当該チップの本検査に用いたＰＢの位置情報も取り込んで（Ｐ３３ａ）、これらを記憶部１７ａに記録（Ｐ３４）する第１検査ステップＰ３ａと、
被検査ウェハ内の全チップの第１検査ステップＰ３ａを終了した後で被検査ウェハの第１検査結果に基づいて当該被検査ウェハ内の再検査対象チップを選択するチップ選択ステップＰ４と、
プローブ清掃ステップＰ５と、
被検査ウェハ内の全チップの本検査を終了した時点で、当該ウェハの第１検査結果に基づいてＰＢ毎の良品率を算出し、このＰＢ毎良品率が最大のＰＢを最適ＰＢとして選択するプローブ選択ステップＰ６と、
ＬＳＩテスタにより再検査対象チップの再検査を実施して必要な処理を行う再検査ステップＰ７と、を含み構成される。尚、チップ選択ステップＰ４、プローブ清掃ステップＰ５及びプローブ選択ステップＰ６は、並行して処理が進められ、これら全てのステップが終了した後、再検査ステップＰ７を実施する。尚、本実施形態の場合、再検査ステップＰ７では再検査対象チップに最適ＰＢを接触させて再検査を実行する。又、キャリア１に複数のウェハ３が挿入されている場合は、ウェハ搭載ステップＰ２乃至再検査ステップＰ７を全てのウェハについて繰り返せばよい。
【００３９】
上記の通り、本実施形態の検査方法は基本的には第１の実施形態の検査方法と同様であるが、検査用プローブ１５として並列測定用プローブ用いることに対応して、第１検査ステップＰ３及び再検査ステップＰ７の一部を変更すると共に、プローブ選択ステップＰ６が追加されている。尚、キャリア供給ステップＰ１、ウェハ搭載ステップＰ２、チップ選択ステップＰ４及びプローブ清掃ステップＰ５は、第１の実施形態の検査方法と全く同様であり、これらの説明は省略する。以下、第１の実施形態の検査方法との差異を中心に説明する。
【００４０】
本実施形態の第１検査ステップＰ３ａで使用する検査用プローブ１５は、図３（ｂ）のように例えば４個のＰＢ１５ａ，ＰＢ１５ｂ，ＰＢ１５ｃ，ＰＢ１５ｄを備えており、一度に４チップの電気的検査が可能で且つ各チップ毎に接続したＰＢの位置も分かるのでこのＰＢ位置情報を取り込み（Ｐ３３ａ）、第１検査結果にＰＢ位置情報も付加して記録（Ｐ３４）しておくことができる。則ち、本実施形態の検査方法の第１検査ステップＰ３ａは、第１検査結果に各チップを検査したＰＢ位置情報を備えている点が第１検査ステップＰ３と異なっている。
【００４１】
又、プローブ選択ステップＰ６は、被検査ウェハ内の全チップの第１検査ステップＰ３ａを終了した後で、ウェハの第１検査結果を取得（Ｐ６１）して、ＰＢ位置毎の良品率を算出（Ｐ６２）し、ＰＢ毎良品率が最大のＰＢを再検査用ＰＢに指定（Ｐ６３）する。そして、再検査ステップＰ７では、各再検査対象チップにこの再検査用ＰＢを接触させて検査することにより、検査用プローブ１５の中で最も好ましい（則ち、測定系の変動の影響が最も小さい、或いは電気的特性が最も優れた（接触抵抗や探針間リーク電流等が小さい））ＰＢを用いて再検査することになるので、再検査を効果的に実施することができる。る。図３の例では、発生した６つの不良判定は、ＰＢ１５ａで１個、ＰＢ１５ｂで０個、ＰＢ１５ｃで１個、そしてＰＢ１５ｄでは４個発生している。従って、ＰＢ１５ｂを再検査用ＰＢに指定して再検査するのが最も効果的である。尚、プローブ選択ステップＰ６は、チップ選択ステップＰ４及びプローブ清掃ステップＰ５との並列処理が望ましいが、チップ選択ステップＰ４とは直列処理にすることもできる。
【００４２】
以上説明したとおり、本発明のプローバ装置及び半導体装置の検査方法によれば、Ｇ／Ｗ工程の本検査で不良品判定となったチップの不良内容に基づいて再検査対象チップを選択すると共に、検査用プローブの清掃処理や選択処理を施すことにより、効率的な再検査が可能になっている。
【００４３】
尚、本発明は上記実施形態の説明に限定されるものでなく、その要旨の範囲内に於いて種々変更が可能である。例えば検査用プローブ１５に並列測定用プローブを用いるときの１回の測定チップ数は、チップサイズやチップ当たりの電極数、ＬＳＩテスタの構成等により適宜設定することができる。
【００４４】
又、第２の実施形態の検査方法において、再検査対象チップを選択するチップ選択ステップＰ４では、各不良品判定チップの不良内容のみでなく、ＰＢ情報も選択条件も含めることができる。例えば、特定のＰＢの良品率が異状に低い場合は、当該ＰＢで検査された不良品判定チップは全て再検査対象に指定するようにしてもよい。
【００４５】
【発明の効果】
以上説明したように、本発明のプローバ装置及び半導体装置の検査方法は、Ｇ／Ｗ工程の本検査で不良品判定となったチップを選択的に再検査することで、測定系の接触抵抗等の変動による誤判定を効率よく且つ効果的に低減でき、歩留を向上させると共にＬＳＩの製造コストを低減できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明によるプローバ装置の一実施形態を示す概略的な斜視図である。
【図２】検査用プローブが、並列測定用プローブの場合の一例の模式的な拡大斜視図である。
【図３】被検査ウェハの検査結果を説明するための図で、（ａ），（ｂ）及び（ｃ）はそれぞれ被検査ウェハの第１検査結果における良品又は不良品の判定結果の一例を模式的に示す図、検査用プローブが並列測定用プローブの場合の一例のＰＢ配置図及び不良品判定チップの第１検査結果に含まれる情報の一部を示す一覧表の例である。
【図４】本発明の半導体装置の検査方法の第１の実施形態のフローチャートである。
【図５】図４のチップ選択ステップＰ４の詳細フローチャートの例である。
【図６】図４のプローブ清掃ステップの詳細フローチャートの例で、（ａ）及び（ｂ）は、それぞれ清掃用ウェハを使用する場合及びプローバ装置がプローブ清掃部を備えている場合のフローチャートである。
【図７】図４の再検査ステップの詳細フローチャートの例である。尚、
【図８】図４、図５のチップ選択処理ステップを説明するための図で、（ａ）及び（ｂ）はそれぞれ再検査対象チップ選択後及び再検査後のウェハの判定状態を模式的に示す図である。
【図９】本発明の半導体装置の検査方法の第２の実施形態のフローチャートである。
【図１０】図９のプローブ選択ステップの詳細フローチャートである。
【図１１】特開平５−７４８７８号公報に開示された本検査のフローチャートである。
【図１２】特開平５−７４８７８号公報に開示された再検査のフローチャートである。
【符号の説明】
１ キャリア
３ ウェハ
１０ プローバ装置
１１ キャリア収納部
１２ 検査部
１３ 検査ステージ
１４ 搬送部
１５ 検査用プローブ
１５ａ，１５ｂ，１５ｃ，１５ｄ ＰＢ
１６ 測定後バッファ部
１７ 制御ユニット
１７ａ 記憶部
１７ｂ 選択部
１７ｃ 再検査制御部
１８ プローブ清掃部
１９ 操作パネル
【発明の属する技術分野】
本発明は、半導体チップの検査技術に関し、特に半導体ウェハに配列された所望の機能を有する複数のチップをウェハ状態で検査するプローバ装置及びプローバ装置を用いて検査する半導体装置の検査方法に関する。
【０００２】
【従来の技術】
半導体装置（以下、ＬＳＩとする）の電気的検査を行う代表的な工程として、各種素子や配線の形成を行うウェハ処理工程終了後にウェハ上に形成された各ＬＳＩチップをウェハ状態のままで検査を実施する工程（以下、Ｇ／Ｗ工程と称する）と、個々のパッケージ（以下、ＰＫＧとする）に組み立て後に検査を実施する工程（以下、選別工程と称する）がある。
【０００３】
そして、いずれの工程の電気的検査においても、検査装置は正確な検査のために、ウェハ状態或いはＰＫＧ状態いずれの場合でも、被検査ＬＳＩの各端子とＬＳＩテスタの対応する各端子とが安定した電気的接続状態を実現するように構成されているが、近年の多端子化したＬＳＩの測定や並列測定等の際に、一部の端子の接触抵抗のバラツキ等の測定系のバラツキが原因で、本来良品であるＬＳＩを不良品と誤判定する場合がある。
【０００４】
通常、個々のＰＫＧに組み立てられたＬＳＩの電気的検査を行う選別工程では、不良判定されたＬＳＩを集めて再検査を実施することは可能であり、例えば特開２０００−２５８４９６号公報には、誤判定により不良品とされたものを、再検査により救済できる可能性を向上した検査方法及び検査装置を開示している。
【０００５】
一方、Ｇ／Ｗ工程の場合は、検査対象のチップは物理的にウェハ上で一体となり結合しているので、判定結果が不良品となっている不良品判定チップのみを分離して集めることはできない。この問題を解決する方法として、Ｇ／Ｗ工程の本検査でチップの良品又は不良品の判定結果と共に当該チップのウェハ上での位置情報を併せた検査結果を記録しておき、本検査終了後に記録された検査結果を読み出して不良品判定チップのみ再検査するようにしたウェハの試験方法が、特開昭５９−１２７８４４号公報や特開平５−７４８７８号公報（以下、公知例とする）に開示されている。
【０００６】
図１１及び図１２は、それぞれ公知例に開示された本検査及び再検査のフローチャートである。図１１を参照すると、この公知例のウェハの試験方法では、先ず本検査（１回目の検査）で被検査ウェハ内の全チップの検査を行い、チップ毎の良品又は不良品の判定結果及び当該ウェハ内でのアドレス情報を記憶装置に記憶させる。次に、２回目の検査では、図１２を参照すると、被検査ウェハを検査装置にローディングした後、予め当該被検査ウェハの前の試験結果を読み取り、不良品判定チップのみ検査を実施している。
【０００７】
【発明が解決しようとする課題】
近年、半導体ＩＣはいっそうの高速化が進み、電気的特性検査においても、より高度な測定精度が要求されている。その為、従来では顕在化していなかった検査装置と半導体ＩＣ間の僅かな接触抵抗の変動や、同時に複数個測定するときの微細なばらつきの影響が顕著となるに至っている。このような場合、本来の実力は良品であるにもかかわらず、検査結果は良品の範囲に至らず、不良判定されてしまう場合がある。
【０００８】
上述した従来のウェハの試験方法では、単に不良品判定チップの再検査を実施することはできるが、例えば検査中に変動する接触抵抗が原因で不良判定となった場合の対策等、不良判定が誤ってなされた原因に応じた処置を施すことについては何も考慮されていなかった。
【０００９】
Ｇ／Ｗ工程の電気的検査では、チップの検査数が増大するにつれて検査用プローブとチップの電極との間の接触抵抗が増大する傾向がある。これは例えばチップの電極材料（錫（Ｓｎ）を主成分とする半田、アルミニウム（Ａｌ）銅（Ｃｕ）等の場合が多い）屑が検査用プローブに付着し、後に酸化物となり絶縁体として機能し、接触抵抗が増大する要因となるからである。したがって再検査の良品率向上を実現するには、再検査の実施前に検査用プローブを清掃することにより接触抵抗増大の要因である金属酸化物を除去することは非常に重要である。
【００１０】
又、近年は、一つのチップ内の複数の電極にそれぞれ接触する複数の探針からなるプローブブロック（以下、ＰＢとする）を複数個有し、複数のチップに同時に接触して複数チップを同時に検査するようにした並列測定用プローブを検査用プローブとして用いられることも多いが、この場合例えばＰＢ毎の不良判定比率や不良内容の偏りの有無等を確認し、その結果に応じた処理を施して再検査を実施する等の方法が、誤判定による不良判定品を救済するためには重要である。
【００１１】
本発明は、本来は良品であるにもかかわらず測定系の揺らぎ等により誤って不良品と判定されたチップを、再検査により救済できる可能性を向上するプローバ装置及び半導体装置の検査方法を提供しようとするものである。
【００１２】
【課題を解決するための手段】
そのため、本発明によるプローバ装置は、複数の前記チップが配列されたウェハを挿入したキャリアを装填するキャリア収納部と、検査実行時に被検査ウェハを載置する検査ステージと、前記ウェハを所望の場所に搬送して載置するウェハ搬送部と、所定の電気的試験装置（以下、ＬＳＩテスタとする）に接続し且つ前記被検査ウェハ内の前記チップの電極に接触する検査用プローブと、前記ＬＳＩテスタにより実行される前記チップの第１の電気的検査の良品又は不良品の判定結果を含む第１検査結果を当該被検査ウェハ上での位置情報と共に記録する記憶部と、前記被検査ウェハ内の全てのチップの前記第１の電気的検査が終了した時点で前記被検査ウェハを一時的に保持する測定後バッファ部と、前記被検査ウェハ内の全てのチップの前記第１検査結果に基づいて当該被検査ウェハ内の再検査対象チップを選択する選択部と、前記再検査対象チップに対して前記ＬＳＩテスタにより第２の電気的検査を実行し第２検査結果を取得すると共にこの第２検査結果に基づき前記第１検査結果の内容を修正する再検査制御部と、を少なくとも備えることを特徴とする。
【００１３】
このとき、所定の位置に保持された前記検査用プローブを清掃する清掃用ウェハを更に備え、前記選択部は前記再検査対象チップの選択処理の実施と並行して、当該被検査ウェハを前記測定後バッファに移動させると共に前記清掃用ウェハを前記検査ステージに載置させ、更に前記検査用プローブの清掃処理を実施するようにしてもよい。
【００１４】
又、ウェハプローバが所定の位置に設けられた前記検査用プローブを清掃するプローブ清掃部を更に備えている場合は、前記選択部が前記再検査対象チップの選択処理の実施と並行して、前記検査用プローブを前記プローブ清掃部に移動させ、前記検査用プローブの清掃処理を実施するようにすることもできる。
【００１５】
又、前記検査用プローブが、一つの前記チップ内の複数の電極にそれぞれ接触する複数の探針からなるプローブブロック（以下、ＰＢとする）を複数個有し、複数の前記チップに同時に接触して複数の前記チップを同時に検査するようにした並列測定用プローブであるとき、前記第１検査結果が各チップに接触した前記ＰＢのＰＢ位置情報を含み、
前記第１検査結果に基づいて前記ＰＢ毎の良品率を算出し、このＰＢ毎良品率が最大のＰＢを最適ＰＢとして選択するプローブ選択部を更に備え、
前記再検査制御部は前記再検査対象チップに前記最適ＰＢを接触させて前記第２の電気的検査を実行する構成にするのが好ましい。
【００１６】
又、前記第１検査結果が前記チップ毎の不良内容情報を含み、前記選択部は不良品の前記不良内容情報に基づいて前記再検査対象チップを選択するのが望ましい。
【００１７】
又、本発明の半導体装置の検査方法は、所定のプローバ装置とこのプローバ装置に接続した所定の電気的試験装置（以下、ＬＳＩテスタとする）を用いて半導体ウェハに配列された所望の機能を有する複数のチップをウェハ状態で検査する方法であって、
複数のチップが配列されたウェハを挿入したキャリアをプローバ装置に供給しキャリア収納部に装填するキャリア供給ステップと、
前記キャリアから第１の電気的検査の対象となる被検査ウェハを取り出して搬送し、検査ステージに載置するウェハ搭載ステップと、
前記検査ステージに載置された前記被検査ウェハ内の全チップについて、前記ＬＳＩテスタに接続した検査用プローブを各前記チップの電極に接触させて第１の電気的検査を実施し、各前記チップ毎の良品又は不良品の判定結果を含む第１検査結果を当該被検査ウェハ上での位置情報と共に所定の記憶部に記録する第１検査ステップと、
前記被検査ウェハ内の全チップの前記第１の電気的検査を終了した後で前記被検査ウェハ内の全チップの前記第１検査結果に基づいて当該被検査ウェハ内の再検査対象チップを選択するチップ選択ステップと、
前記再検査対象チップに対して前記ＬＳＩテスタにより第２の電気的検査を実行し第２検査結果を取得する第２検査ステップと、
前記第２検査結果に基いて前記記憶部に記録された前記第１検査結果の内容を修正し、当該被検査ウェハの検査結果を確定する検査結果確定ステップと、
を少なくとも含むことを特徴とする。
【００１８】
このとき、前記プローバ装置が、前記被検査ウェハを前記検査ステージから一時的に移動させて保持する測定後バッファ部と、所定の位置に保持された前記検査用プローブを清掃する清掃用ウェハを更に備え、
前記被検査ウェハ内の全チップの前記第１の電気的検査を終了した時点で当該被検査ウェハを前記検査ステージから前記測定後バッファ部に移動させる仮移動ステップと、
仮移動ステップの後で前記清掃用ウェハを前記検査ステージに載置し、前記検査プローブの清掃を実施させる第１清掃ステップと、
前記第１清掃ステップの後で前記清掃用ウェハを前記検査ステージから除去し、前記測定後バッファ部に保持されている前記被検査ウェハを前記検査ステージに再び載置するウェハ再搭載ステップと、を更に含み、
前記仮移動ステップ、前記第１清掃ステップ及び前記再搭載ステップは前記チップ選択ステップと並行して実施され、前記第２検査ステップは前記ウェハ再搭載ステップの後で実施する構成とすることができる。
【００１９】
又、前記プローバ装置が、所定の位置に設けられた前記検査用プローブを清掃するプローブ清掃用部を更に備えるときは、
前記被検査ウェハ内の全チップの前記第１の電気的検査を終了した時点で、前記検査プローブを前記プローブ清掃部に移動させて前記検査用プローブの清掃を実施させる第２清掃ステップを更に含み、
前記第２清掃ステップは前記チップ選択ステップと並行して実施され、前記第２検査ステップは前記第２清掃ステップ及び前記チップ選択ステップの双方が終了した後で実施する構成としてもよい。
【００２０】
又、前記検査用プローブが複数のＰＢを有し、複数の前記チップを同時に検査するようにした並列測定用プローブであるときは、前記第１検査結果が各チップに接触した前記ＰＢのＰＢ位置情報を含み、
前記被検査ウェハ内の全チップの前記第１の電気的検査を終了した時点で、前記第１検査結果に基づいて前記ＰＢ毎の良品率を算出し、このＰＢ毎良品率が最大のＰＢを最適ＰＢとして選択するプローブ選択ステップを更に備え、
前記第２検査ステップは、前記再検査対象チップに前記最適ＰＢを接触させて前記第２の電気的検査を実行する構成とするのが好ましい。
【００２１】
又、前記第１検査結果は前記チップ毎の不良内容情報を含み、前記チップ選択ステップは不良品の前記不良内容情報に基づいて前記再検査対象チップを選択する構成となっているのが望ましい。
【００２２】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
図１は本発明によるプローバ装置の一実施形態を示す概略的な斜視図である。図１を参照すると、本実施形態のプローバ装置１０は、複数のチップが配列されたウェハ３を挿入したキャリア１を装填するキャリア収納部１１と、検査部１２に設けられた検査実行時に被検査ウェハを載置する検査ステージ１３と、ウェハ３を所望の場所に搬送して載置するウェハ搬送部１４と、図示されていない所定の電気的試験装置（以下、ＬＳＩテスタとする）に接続し且つ被検査ウェハ内の各チップの電極に接触する検査用プローブ１５と、被検査ウェハ内の全てのチップの本検査が終了した時点で被検査ウェハを一時的に保持する測定後バッファ部１６と、プローバ装置１０全体を制御する制御ユニット１７と、各種設定条件の入力等を行う操作パネル１９を備えている。又、制御ユニット１７は、ＬＳＩテスタにより実行されるチップの第１の電気的検査である本検査の良品又は不良品の判定結果を含む第１検査結果を被検査ウェハ上での位置情報と共に記録する記憶部１７ａと、被検査ウェハ内の全てのチップの前記第１検査結果に基づいて当該被検査ウェハ内の再検査対象チップを選択する選択部１７ｂと、再検査対象チップに対してＬＳＩテスタにより第２の電気的検査である再検査を実行し第２検査結果を取得すると共にこの第２検査結果に基づき第１検査結果の内容を修正する再検査制御部１７ｃを少なくとも備えている。尚、上記構成において、記憶部１７ａは、例えば半導体記憶装置やハードディスク装置等により容易に構成でき、選択部１７ｂ及び再検査制御部１７ｃはマイクロコントローラ（ＭＣＵ）とその処理プログラムにより構成することができる。
【００２３】
キャリア１をプローバ装置１０のキャリア収納部１１へ供給すると、搬送部１４がキャリア１よりウェハ３を１枚ずつ取り出し、検査部１２にある検査ステージ１３へ供給する。ここで、図示されていないＬＳＩテスタに接続した検査用プローブ１５をチップ上の電極に接触させて良品か不良品を判定する。図２は、検査用プローブ１５が、一つのチップ内の複数の電極にそれぞれ接触する複数の探針からなるプローブブロック（以下、ＰＢとする）を複数個有し、複数のチップに同時に接触して複数のチップを同時に検査するようにした並列測定用プローブの場合の一例の模式的な拡大斜視図で、４個のＰＢ１５ａ，ＰＢ１５ｂ，ＰＢ１５ｃ，ＰＢ１５ｄを備えており、一度に４チップの電気的検査が可能である。検査結果は記憶部１７ａに保持され、ウェハ３上にある全てのチップの検査が終了し、搬送部１４によりキャリア１への収納が開始されると、図示されていない複数の各プローバ装置間を接続するホストコンピューターに転送される。図３は、被検査ウェハ３の検査結果を説明するための図で、（ａ），（ｂ）及び（ｃ）はそれぞれウェハ３の第１検査結果における良品又は不良品の判定結果の一例を模式的に示す図、検査用プローブ１５が並列測定用プローブの場合の一例のＰＢ配置図及び不良品判定チップの第１検査結果に含まれる情報の一部を示す一覧表の例である。尚、図３（ａ）では、良品判定チップ及び不良品判定チップを、それぞれ“Ｐ”及び“Ｆ”で表示している。検査部１２で検査中は、検査結果は当該プローバ装置１０の記憶部１７ａに保持されており、個々のチップの検査結果は図３に示すようにＸとＹからなるアドレス毎に記憶されているので、プローバ装置１０は電気的検査にて不良判定となったチップを認識することは可能である。
【００２４】
次に、このプローバ装置１０による半導体装置の検査方法をプローバ装置１０の動作と共に説明する。図４は、プローバ装置１０による半導体装置の検査方法の第１の実施形態のフローチャートである。又、図５乃至図７は、それぞれ図４のチップ選択ステップＰ４、プローブ清掃ステップＰ５及び再検査ステップＰ７の詳細フローチャートの例である。尚、図６の（ａ）及び（ｂ）は、それぞれ清掃用ウェハを使用する場合及びプローバ装置１０がプローブ清掃部１８を備えている場合のフローチャートである。
【００２５】
図４乃至図７を参照すると、本実施形態の半導体装置の検査方法は、
複数のウェハ３を挿入したキャリア１をプローバ装置１０に供給しキャリア収納部に装填するキャリア供給ステップＰ１と、
キャリア１から本検査の対象となる被検査ウェハを取り出して搬送し、検査部１２の検査ステージ１３に載置するウェハ搭載ステップＰ２と、
検査ステージ１３に載置された被検査ウェハ３内の全チップについて、ＬＳＩテスタに接続した検査用プローブ１５を各チップ上の電極に接触させて本検査を実施（Ｐ３１）し、各チップ毎の良品又は不良品の判定結果をを含む第１検査結果を取り込む（Ｐ３２）と共に当該被検査ウェハ上での位置情報であるチップアドレスも取り込んで（Ｐ３３）、これらを記憶部１７ａに記録（Ｐ３４）する第１検査ステップＰ３と、
被検査ウェハ内の全チップの第１検査ステップＰ３を終了した後で被検査ウェハ内の全チップの第１検査結果（以下、単にウェハの第１検査結果と略す）に基づいて当該被検査ウェハ内の再検査対象チップを選択するチップ選択ステップＰ４と、
検査用プローブ１５の清掃処理を行うプローブ清掃ステップＰ５と、
ＬＳＩテスタにより再検査対象チップの再検査を実施して必要な処理を行う再検査ステップＰ７と、を含み構成される。尚、チップ選択ステップＰ４とプローブ清掃ステップＰ５は、並行して処理が進められ、双方のステップが終了した後、再検査ステップＰ７を実施する。又、キャリア１に複数のウェハ３が挿入されている場合は、ウェハ搭載ステップＰ２乃至再検査ステップＰ７を全てのウェハについて繰り返せばよい。
【００２６】
チップ選択ステップＰ４は、具体的には先ず本検査の結果が不良判定のチップの不良内容に基づいて再検査対象チップを選択するかを判断（Ｐ４１）し、不良内容に基づく再検査対象チップの選択処理をしない場合は、全ての不良品判定チップを再検査対象に指定（Ｐ４８）する。選択処理を行う場合は、本検査の結果が不良品判定チップの第１検査結果を取得（Ｐ４２）し、不良内容を確認（Ｐ４３）し、当該チップを再検査対象にするか判定（Ｐ４４）し、再検査対象にしない場合は当該チップの第１検査結果をそのまま保持し、再検査対象にする場合は当該チップの第１検査結果に再検査対象であることを表す情報を付加する或いは例えば再検査制御部１７ｃが保持する再検査テーブルのような一覧リストに当該チップを登録する等して再検査対象チップに指定（Ｐ４５）する処理を、当該被検査ウェハ３の本検査の結果が不良判定の全チップについて施す。
【００２７】
又、プローブ清掃ステップＰ５は、被検査ウェハ３の本検査を終了すると、先ず搬送部１４により当該ウェハ３を検査ステージ１３から測定後バッファ部１６に移動（仮移動ステップＰ５１）し、次にプローバ装置１０内の所定の場所に保管されている清掃用ウェハ（図示せず）を検査ステージ１３に載置（Ｐ５２）して検査用プローブ１５に付着しているチップの電極材料屑を除去する等の清掃を実施（第１清掃ステップＰ５３）し、次に清掃用ウェハを所定の位置に移動（Ｐ５４）させた後、測定後バッファ部１６に移動させてあった本検査済みウェハ３を再び検査ステージ１３に移動（ウェハ再搭載ステップＰ５５）させて処理を終了する。
【００２８】
再検査ステップＰ７は、先ず最初の再検査対象チップのチップアドレスを取得（Ｐ７１）し、次にこのチップアドレスに応じて所定の検査用プローブ１５を移動させてこの再検査対象チップに接触（Ｐ７２）させた後、チップの検査を実施（第２検査ステップＰ７３）する。次に、検査結果を取り込み（Ｐ７４）、この再検査結果を記憶部１７ａに書き込んで（検査結果確定ステップＰ７５）当該チップの第１検査結果を修正する。尚、第１検査結果の修正に際しては、必要に応じて第１検査結果の内容を保持したまま再検査結果の内容（不良項目等）を追加することもできる。次に、全ての再検査対象チップの再検査処理が終了したか判定（Ｐ７６）し、未了であれば次の再検査対象チップのチップアドレスを取得（Ｐ７７）し、Ｐ７２〜Ｐ７６を繰り返す。全ての再検査対象チップの再検査処理が終了したら、当該ウェハ３を搬送部１４によりキャリア１への収納すると共に、当該ウェハ３の検査結果を確定して図示されていない複数の各プローバ間を接続するホストコンピューターに転送（Ｐ７８）する。
【００２９】
尚、プローバ装置１０に検査用プローブ清掃部１８を設けて検査用プローブ１５をプローブ清掃部１８に移動させることができる場合は、ウェハ３を検査ステージ１３に載置したままで、ソフトプログラム的に検査用プローブ１５をプローブ清掃部１８に移動（Ｐ５１ａ）させて検査用プローブ１５の清掃を実施（Ｐ５２ａ）することができるので、この場合は測定後バッファ部１６を設けなくてもよい。逆に、プローバ装置１０の構成上の制約等により測定後バッファ部１６を設けることができない場合は、検査用プローブ清掃部１８を設けてソフトプログラム的に検査用プローブ１５をこの検査用プローブ清掃部１８に移動させることができるようにするのが望ましい。
【００３０】
次に１枚のウェハ３を検査ステージ１３に載置した後のプローバ装置１０の具体的動作を説明する。
【００３１】
先ず、検査部１２の検査ステージ１３に載置したウェハ３について第１検査ステップ３を実施する。具体的にはウェハ３上の全てのチップに対して本検査を実施（Ｐ３１）し、個々のチップ毎に良品又は不良品判定結果を取り込む（Ｐ３２）と共にチップアドレスも取り込み（Ｐ３３）を記憶部１７ａへ書き込み（Ｐ３４）を行う。ウェハ３上の全チップの本検査の結果である第１検査結果は記憶部１７ａに保持されており、プローバ内に保持した状態である。
【００３２】
全チップの本検査後、チップ選択ステップＰ４で第１検査結果に基づいてウェハ３内の再検査対象チップを選択すると共にプローブ清掃ステップＰ５で検査用プローブ１５の清掃処理を並行して行う。
【００３３】
先ず、ウェハ３の第１検査結果が図３に示す状態である場合を例にして、チップ選択ステップＰ４を具体的に説明する。又、図３（ｃ）は、記憶部１７ａに記録されている各不良品判定チップの不良内容の例を示す一覧表である。この場合、不良品判定チップはＦ１乃至Ｆ６の６つであり、それぞれのアドレスはＦ１：（Ｘ＝３，Ｙ＝２）、Ｆ２：（Ｘ＝３，Ｙ＝４）、Ｆ３：（Ｘ＝６，Ｙ＝４）、Ｆ４：（Ｘ＝１０，Ｙ＝４）、Ｆ５：（Ｘ＝８，Ｙ＝５）、Ｆ６：（Ｘ＝７，Ｙ＝６）となっている。先ず、本検査の結果が不良判定のチップの不良内容に基づいて再検査対象チップを選択するかを判断（Ｐ４１）する。
【００３４】
以下、選択処理を実施する場合について説明する。本検査で不良品判定となったこの６つのチップは再検査対象の候補であるので、先ず例えばアドレスが（Ｘ＝３，Ｙ＝２）のチップＦ１の本検査結果を取得（Ｐ４２）し、不良内容を確認する（Ｐ４３）。このチップＦ１の不良内容Ａは電圧値規格外れである。再検査対象の選択基準が例えば、“不良内容が電圧値規格外れ以外の不良品判定チップを再検査対象にする”であったとすると、チップＦ１は再検査対象には指定されず、不良品判定が確定する（Ｐ４４）。未だ未処理の不良品判定チップが残っているので（Ｐ４６）、次にアドレスが（Ｘ＝３，Ｙ＝４）のチップＦ２の本検査結果を取得（Ｐ４７）し、不良内容を確認する（Ｐ４３）。このチップＦ２の不良内容Ｂは電流値規格外れであるので、チップＦ２は再検査対象には指定される（Ｐ４５）。以下、残りの不良品判定チップについても同様に処理し、再検査対象チップを記号‘Ｒ’で表すと、図８（ａ）に示すように６個の不良品判定チップの中で５個のみが再検査対象チップに選択されたことが分かる。尚、再検査対象チップをどのように選択するかは、チップの種類、製造工程における製造履歴や使用する検査装置等々を考慮して適宜設定すれば良い。例えば、選択基準を、“不良内容が電流値規格外れのみを再検査対象にする”であったとすると、チップＦ２，チップＦ３，及びチップＦ５が再検査対象チップに指定される。このように、不良内容に応じて再検査対象を選択することにより、再検査を効率的に実施することができる。
【００３５】
又、チップ選択ステップＰ４と並行して実施されるプローブ清掃ステップＰ５を清掃用ウェハを使用する場合を例として説明する。全チップの本検査が終了すると、ウェハ３を搬送部１４により測定後バッファ部１６へ移動させる（Ｐ５１）。次に、ウェハ３が無くなった検査ステージ１３に、検査用プローブ１５を清掃するための図示されていないプローブ清掃用ウェハを載置（Ｐ５２）して、検査用プローブ１５を清掃（Ｐ５３）する。検査用プローブ１５の清掃処理を終了すると、清掃用ウェハを所定の保管位置へ移動（Ｐ５４）させ、測定後バッファ部１６に保持されている本検査済みのウェハ３を再び検査ステージ１３に移動させる。
【００３６】
尚、プローバ装置１０が、プローブ清掃部１８を備えている場合は、本検査済みウェハ３を検査ステージ１３に載置したままで、検査用プローブ１５をプローブ清掃部１８に移動（Ｐ５１ａ）させて、検査用プローブ１５の清掃処理を施し（Ｐ５２ａ）た後、検査用プローブ１５を再び検査部１２に移動させる（Ｐ５３ａ）ようにしてもよい。
【００３７】
チップ選択ステップＰ４及びプローブ清掃ステップＰ５が完了すると、次に再検査ステップＰ７を実施する。上述の例では、チップＦ１は再検査対象に指定されていないので、チップＦ２乃至チップＦ６について再検査を実施する。最初の再検査対象チップとしてチップＦ２のチップアドレスを取得（Ｐ７１）し、次にこのチップアドレスに応じて所定の検査用プローブ１５を移動させてこの再検査対象チップに接触（Ｐ７２）させた後、チップの検査を実施（第２検査ステップＰ７３）する。次に、検査結果を取り込み（Ｐ７４）、この再検査結果を記憶部１７ａに書き込んで（検査結果確定ステップＰ７５）当該チップの第１検査結果を修正する。尚、第１検査結果の修正に際しては、必要に応じて第１検査結果の内容を保持したまま再検査結果の内容（不良項目等）を追加することもできる。次に、全ての再検査対象チップの再検査処理が終了したか判定（Ｐ７６）し、未了であれば次の再検査対象チップのチップアドレスを取得（Ｐ７７）し、Ｐ７２〜Ｐ７６を繰り返す。全ての再検査対象チップの再検査処理が終了したら、当該ウェハ３を搬送部１４によりキャリア１への収納すると共に、当該ウェハ３の検査結果を確定して図示されていない複数の各プローバ間を接続するホストコンピューターに転送（Ｐ７８）する。図８（ｂ）は、図８（ａ）に図示した再検査対象チップの再検査結果を模式的に示す図で、チップアドレス（Ｘ＝６，Ｙ＝４）のチップＦ３及びチップアドレス（Ｘ＝８，Ｙ＝５）のチップＦ５の再検査結果が良品判定であったことを示している。従って、このウェハ３では再検査により２個の良品を救済できたことになる。
【００３８】
次に、本発明のプローバ装置１０による半導体装置の検査方法の第２の実施形態について説明する。図９は本実施形態の半導体装置の検査方法の一例のフローチャートであり、図１０は図９のプローブ選択ステップの詳細フローチャートである。本実施形態は、検査用プローブ１５が、図２に示すように、複数のＰＢを有し、複数のチップを同時に検査するようにした並列測定用プローブの場合に好適な方法である。
図９、図１０を参照すると、本実施形態の半導体装置の検査方法は、
キャリア供給ステップＰ１と、ウェハ搭載ステップＰ２と、
検査ステージ１３に載置された被検査ウェハ３内の全チップについて、ＬＳＩテスタに接続した検査用プローブ１５を各チップ上の電極に接触させて本検査を実施（Ｐ３１）し、各チップ毎の良品又は不良品の判定結果をを含む第１検査結果を取り込む（Ｐ３２）と共に当該被検査ウェハ上での位置情報であるチップアドレス及び当該チップの本検査に用いたＰＢの位置情報も取り込んで（Ｐ３３ａ）、これらを記憶部１７ａに記録（Ｐ３４）する第１検査ステップＰ３ａと、
被検査ウェハ内の全チップの第１検査ステップＰ３ａを終了した後で被検査ウェハの第１検査結果に基づいて当該被検査ウェハ内の再検査対象チップを選択するチップ選択ステップＰ４と、
プローブ清掃ステップＰ５と、
被検査ウェハ内の全チップの本検査を終了した時点で、当該ウェハの第１検査結果に基づいてＰＢ毎の良品率を算出し、このＰＢ毎良品率が最大のＰＢを最適ＰＢとして選択するプローブ選択ステップＰ６と、
ＬＳＩテスタにより再検査対象チップの再検査を実施して必要な処理を行う再検査ステップＰ７と、を含み構成される。尚、チップ選択ステップＰ４、プローブ清掃ステップＰ５及びプローブ選択ステップＰ６は、並行して処理が進められ、これら全てのステップが終了した後、再検査ステップＰ７を実施する。尚、本実施形態の場合、再検査ステップＰ７では再検査対象チップに最適ＰＢを接触させて再検査を実行する。又、キャリア１に複数のウェハ３が挿入されている場合は、ウェハ搭載ステップＰ２乃至再検査ステップＰ７を全てのウェハについて繰り返せばよい。
【００３９】
上記の通り、本実施形態の検査方法は基本的には第１の実施形態の検査方法と同様であるが、検査用プローブ１５として並列測定用プローブ用いることに対応して、第１検査ステップＰ３及び再検査ステップＰ７の一部を変更すると共に、プローブ選択ステップＰ６が追加されている。尚、キャリア供給ステップＰ１、ウェハ搭載ステップＰ２、チップ選択ステップＰ４及びプローブ清掃ステップＰ５は、第１の実施形態の検査方法と全く同様であり、これらの説明は省略する。以下、第１の実施形態の検査方法との差異を中心に説明する。
【００４０】
本実施形態の第１検査ステップＰ３ａで使用する検査用プローブ１５は、図３（ｂ）のように例えば４個のＰＢ１５ａ，ＰＢ１５ｂ，ＰＢ１５ｃ，ＰＢ１５ｄを備えており、一度に４チップの電気的検査が可能で且つ各チップ毎に接続したＰＢの位置も分かるのでこのＰＢ位置情報を取り込み（Ｐ３３ａ）、第１検査結果にＰＢ位置情報も付加して記録（Ｐ３４）しておくことができる。則ち、本実施形態の検査方法の第１検査ステップＰ３ａは、第１検査結果に各チップを検査したＰＢ位置情報を備えている点が第１検査ステップＰ３と異なっている。
【００４１】
又、プローブ選択ステップＰ６は、被検査ウェハ内の全チップの第１検査ステップＰ３ａを終了した後で、ウェハの第１検査結果を取得（Ｐ６１）して、ＰＢ位置毎の良品率を算出（Ｐ６２）し、ＰＢ毎良品率が最大のＰＢを再検査用ＰＢに指定（Ｐ６３）する。そして、再検査ステップＰ７では、各再検査対象チップにこの再検査用ＰＢを接触させて検査することにより、検査用プローブ１５の中で最も好ましい（則ち、測定系の変動の影響が最も小さい、或いは電気的特性が最も優れた（接触抵抗や探針間リーク電流等が小さい））ＰＢを用いて再検査することになるので、再検査を効果的に実施することができる。る。図３の例では、発生した６つの不良判定は、ＰＢ１５ａで１個、ＰＢ１５ｂで０個、ＰＢ１５ｃで１個、そしてＰＢ１５ｄでは４個発生している。従って、ＰＢ１５ｂを再検査用ＰＢに指定して再検査するのが最も効果的である。尚、プローブ選択ステップＰ６は、チップ選択ステップＰ４及びプローブ清掃ステップＰ５との並列処理が望ましいが、チップ選択ステップＰ４とは直列処理にすることもできる。
【００４２】
以上説明したとおり、本発明のプローバ装置及び半導体装置の検査方法によれば、Ｇ／Ｗ工程の本検査で不良品判定となったチップの不良内容に基づいて再検査対象チップを選択すると共に、検査用プローブの清掃処理や選択処理を施すことにより、効率的な再検査が可能になっている。
【００４３】
尚、本発明は上記実施形態の説明に限定されるものでなく、その要旨の範囲内に於いて種々変更が可能である。例えば検査用プローブ１５に並列測定用プローブを用いるときの１回の測定チップ数は、チップサイズやチップ当たりの電極数、ＬＳＩテスタの構成等により適宜設定することができる。
【００４４】
又、第２の実施形態の検査方法において、再検査対象チップを選択するチップ選択ステップＰ４では、各不良品判定チップの不良内容のみでなく、ＰＢ情報も選択条件も含めることができる。例えば、特定のＰＢの良品率が異状に低い場合は、当該ＰＢで検査された不良品判定チップは全て再検査対象に指定するようにしてもよい。
【００４５】
【発明の効果】
以上説明したように、本発明のプローバ装置及び半導体装置の検査方法は、Ｇ／Ｗ工程の本検査で不良品判定となったチップを選択的に再検査することで、測定系の接触抵抗等の変動による誤判定を効率よく且つ効果的に低減でき、歩留を向上させると共にＬＳＩの製造コストを低減できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明によるプローバ装置の一実施形態を示す概略的な斜視図である。
【図２】検査用プローブが、並列測定用プローブの場合の一例の模式的な拡大斜視図である。
【図３】被検査ウェハの検査結果を説明するための図で、（ａ），（ｂ）及び（ｃ）はそれぞれ被検査ウェハの第１検査結果における良品又は不良品の判定結果の一例を模式的に示す図、検査用プローブが並列測定用プローブの場合の一例のＰＢ配置図及び不良品判定チップの第１検査結果に含まれる情報の一部を示す一覧表の例である。
【図４】本発明の半導体装置の検査方法の第１の実施形態のフローチャートである。
【図５】図４のチップ選択ステップＰ４の詳細フローチャートの例である。
【図６】図４のプローブ清掃ステップの詳細フローチャートの例で、（ａ）及び（ｂ）は、それぞれ清掃用ウェハを使用する場合及びプローバ装置がプローブ清掃部を備えている場合のフローチャートである。
【図７】図４の再検査ステップの詳細フローチャートの例である。尚、
【図８】図４、図５のチップ選択処理ステップを説明するための図で、（ａ）及び（ｂ）はそれぞれ再検査対象チップ選択後及び再検査後のウェハの判定状態を模式的に示す図である。
【図９】本発明の半導体装置の検査方法の第２の実施形態のフローチャートである。
【図１０】図９のプローブ選択ステップの詳細フローチャートである。
【図１１】特開平５−７４８７８号公報に開示された本検査のフローチャートである。
【図１２】特開平５−７４８７８号公報に開示された再検査のフローチャートである。
【符号の説明】
１ キャリア
３ ウェハ
１０ プローバ装置
１１ キャリア収納部
１２ 検査部
１３ 検査ステージ
１４ 搬送部
１５ 検査用プローブ
１５ａ，１５ｂ，１５ｃ，１５ｄ ＰＢ
１６ 測定後バッファ部
１７ 制御ユニット
１７ａ 記憶部
１７ｂ 選択部
１７ｃ 再検査制御部
１８ プローブ清掃部
１９ 操作パネル
Claims (10)
- 半導体ウェハに配列された所望の機能を有する複数のチップをウェハ状態で検査するプローバ装置であって、
複数の前記チップが配列されたウェハを挿入したキャリアを装填するキャリア収納部と、
検査実行時に被検査ウェハを載置する検査ステージと、
前記ウェハを所望の場所に搬送して載置するウェハ搬送部と、所定の電気的試験装置（以下、ＬＳＩテスタとする）に接続し且つ前記被検査ウェハ内の前記チップの電極に接触する検査用プローブと、
前記ＬＳＩテスタにより実行される前記チップの第１の電気的検査の良品又は不良品の判定結果を含む第１検査結果を当該被検査ウェハ上での位置情報と共に記録する記憶部と、前記被検査ウェハ内の全てのチップの前記第１の電気的検査が終了した時点で前記被検査ウェハを一時的に保持する測定後バッファ部と、
前記被検査ウェハ内の全てのチップの前記第１検査結果に基づいて当該被検査ウェハ内の再検査対象チップを選択する選択部と、
前記再検査対象チップに対して前記ＬＳＩテスタにより第２の電気的検査を実行し第２検査結果を取得すると共に該第２検査結果に基づき前記第１検査結果の内容を修正する再検査制御部と、
前記再検査対象チップの選択処理の実施と並行して前記検査プローブを清掃するプローブ清掃手段と、
を少なくとも備えることを特徴とするプローバ装置。 - 前記プローブ清掃手段は、所定の位置に保持された前記検査用プローブを清掃する清掃用ウェハであり、
前記選択部は前記再検査対象チップの選択処理の実施と並行して、当該被検査ウェハを前記測定後バッファに移動させると共に前記清掃用ウェハを前記検査ステージに載置させ、更に前記検査用プローブの清掃処理を実施する請求項１記載のプローバ装置。 - 前記プローブ清掃手段は、所定の位置に設けられた前記検査用プローブを清掃するプローブ清掃部を更に備え、前記選択部は前記再検査対象チップの選択処理の実施と並行して、前記検査用プローブを前記プローブ清掃部に移動させ前記検査用プローブの清掃処理を実施する請求項１記載のプローバ装置。
- 前記検査用プローブが一つの前記チップ内の複数の電極にそれぞれ接触する複数の探針からなるプローブブロック（以下、ＰＢとする）を複数個有し、複数の前記チップに同時に接触して複数の前記チップを同時に検査するようにした並列測定用プローブであって、前記第１検査結果は各チップに接触した前記ＰＢのＰＢ位置情報を含み、
前記第１検査結果に基づいて前記ＰＢ毎の良品率を算出し、このＰＢ毎良品率が最大のＰＢを最適ＰＢとして選択するプローブ選択部を更に備え、
前記再検査制御部は前記再検査対象チップに前記最適ＰＢを接触させて前記第２の電気的検査を実行する請求項１乃至３いずれか１項に記載のプローバ装置。 - 前記第１検査結果が前記チップ毎の不良内容情報を含み、前記選択部は不良品の前記不良内容情報に基づいて前記再検査対象チップを選択する請求項１乃至４いずれか１項に記載のプローバ装置。
- 所定のプローバ装置とこのプローバ装置に接続した所定の電気的試験装置（以下、ＬＳＩテスタとする）を用いて半導体ウェハに配列された所望の機能を有する複数のチップをウェハ状態で検査する半導体装置の検査方法であって、
複数のチップが配列されたウェハを挿入したキャリアをプローバ装置に供給しキャリア収納部に装填するキャリア供給ステップと、
前記キャリアから第１の電気的検査の対象となる被検査ウェハを取り出して搬送し、検査ステージに載置するウェハ搭載ステップと、
前記検査ステージに載置された前記被検査ウェハ内の全チップについて、前記ＬＳＩテスタに接続した検査用プローブを各前記チップの電極に接触させて第１の電気的検査を実施し、各前記チップ毎の良品又は不良品の判定結果を含む第１検査結果を当該被検査ウェハ上での位置情報と共に所定の記憶部に記録する第１検査ステップと、
前記被検査ウェハ内の全チップの前記第１の電気的検査を終了した後で前記被検査ウェハ内の全チップの前記第１検査結果に基づいて当該被検査ウェハ内の再検査対象チップを選択するチップ選択ステップと、
前記チップ選択ステップと並列して実施され、前記検査プローブの清掃を実施させるプローブ清掃ステップと、
前記再検査対象チップに対して前記ＬＳＩテスタにより第２の電気的検査を実行し第２検査結果を取得する第２検査ステップと、
前記第２検査結果に基いて前記記憶部に記録された前記第１検査結果の内容を修正し、当該被検査ウェハの検査結果を確定する検査結果確定ステップと、
を少なくとも含むことを特徴とする半導体装置の検査方法。 - 前記プローバ装置が、前記被検査ウェハを前記検査ステージから一時的に移動させて保持する測定後バッファ部と、所定の位置に保持された前記検査用プローブを清掃する清掃用ウェハを更に備え、
前記プローブ清掃ステップは、
前記被検査ウェハ内の全チップの前記第１の電気的検査を終了した時点で当該被検査ウェハを前記検査ステージから前記測定後バッファ部に移動させる仮移動ステップと、
仮移動ステップの後で前記清掃用ウェハを前記検査ステージに載置し、前記検査プローブの清掃を実施させる第１清掃ステップと、
前記第１清掃ステップの後で前記清掃用ウェハを前記検査ステージから除去し、前記測定後バッファ部に保持されている前記被検査ウェハを前記検査ステージに再び載置するウェハ再搭載ステップと、を含み、
前記仮移動ステップ、前記第１清掃ステップ及び前記再搭載ステップは前記チップ選択ステップと並行して実施され、前記第２検査ステップは前記ウェハ再搭載ステップの後で実施する請求項６記載の半導体装置の検査方法。 - 前記プローバ装置が、所定の位置に設けられた前記検査用プローブを清掃するプローブ清掃用部を更に備え、
前記プローブ清掃ステップは、
前記被検査ウェハ内の全チップの前記第１の電気的検査を終了した時点で、前記検査プローブを前記プローブ清掃部に移動させて前記検査用プローブの清掃を実施させる第２清掃ステップを含み、
前記第２清掃ステップは前記チップ選択ステップと並行して実施され、前記第２検査ステップは前記第２清掃ステップ及び前記チップ選択ステップの双方が終了した後で実施する請求項６記載の半導体装置の検査方法。 - 前記検査用プローブが一つの前記チップ内の複数の電極にそれぞれ接触する複数の探針からなるプローブブロック（以下、ＰＢとする）を複数個有し、複数の前記チップに同時に接触して複数の前記チップを同時に検査するようにした並列測定用プローブであって、前記第１検査結果は各チップに接触した前記ＰＢのＰＢ位置情報を含み、
前記被検査ウェハ内の全チップの前記第１の電気的検査を終了した時点で、前記第１検査結果に基づいて前記ＰＢ毎の良品率を算出し、このＰＢ毎良品率が最大のＰＢを最適ＰＢとして選択するプローブ選択ステップを更に備え、
前記第２検査ステップは、前記再検査対象チップに前記最適ＰＢを接触させて前記第２の電気的検査を実行する請求項６乃至８いずれか１項に記載の半導体装置の検査方法。 - 前記第１検査結果が前記チップ毎の不良内容情報を含み、前記チップ選択ステップは不良品の前記不良内容情報に基づいて前記再検査対象チップを選択する請求項６乃至９いずれか１項に記載の半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002211494A JP3960872B2 (ja) | 2002-07-19 | 2002-07-19 | プローバ装置及び半導体装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002211494A JP3960872B2 (ja) | 2002-07-19 | 2002-07-19 | プローバ装置及び半導体装置の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004055837A JP2004055837A (ja) | 2004-02-19 |
| JP3960872B2 true JP3960872B2 (ja) | 2007-08-15 |
Family
ID=31934717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002211494A Expired - Fee Related JP3960872B2 (ja) | 2002-07-19 | 2002-07-19 | プローバ装置及び半導体装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3960872B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253650B2 (en) * | 2004-05-25 | 2007-08-07 | International Business Machines Corporation | Increase productivity at wafer test using probe retest data analysis |
| JP4606827B2 (ja) * | 2004-09-22 | 2011-01-05 | 新日本無線株式会社 | 半導体チップ測定方法 |
| US7173432B2 (en) * | 2004-11-22 | 2007-02-06 | Electro Scientific Industries, Inc. | Method and machine for repetitive testing of an electrical component |
| JP4957352B2 (ja) * | 2007-04-20 | 2012-06-20 | 富士通セミコンダクター株式会社 | 多工程試験方法及び多工程試験装置 |
| JP5260172B2 (ja) * | 2008-07-31 | 2013-08-14 | 東京エレクトロン株式会社 | 被検査体の検査方法及び被検査体の検査用プログラム |
| JP5279397B2 (ja) | 2008-08-06 | 2013-09-04 | キヤノン株式会社 | インプリント装置、インプリント方法、およびデバイス製造方法 |
| JP6621964B1 (ja) * | 2019-03-18 | 2019-12-18 | キヤノンマシナリー株式会社 | 半導体装置の組立システム、半導体装置の組立方法を用いた半導体装置の製造方法、及び半導体装置の組立プログラム |
| JP7561505B2 (ja) * | 2020-03-10 | 2024-10-04 | 株式会社アドバンテスト | 判定装置、試験システム、判定方法および判定プログラム |
-
2002
- 2002-07-19 JP JP2002211494A patent/JP3960872B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004055837A (ja) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3412114B2 (ja) | Ｉｃ試験装置 | |
| JP4018254B2 (ja) | 電子部品の試験方法 | |
| JP5260172B2 (ja) | 被検査体の検査方法及び被検査体の検査用プログラム | |
| JP3960872B2 (ja) | プローバ装置及び半導体装置の検査方法 | |
| US20080000499A1 (en) | System and method for cleaning a contactor device | |
| JP5461268B2 (ja) | 基板検査システム | |
| WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
| JP4570208B2 (ja) | 試験済み電子部品の分類制御方法 | |
| JP4515815B2 (ja) | 半導体素子の検査方法 | |
| JP4247076B2 (ja) | 基板検査システム、及び基板検査方法 | |
| WO1996011392A1 (fr) | Automate programmable et son procede de mise en application dans la mesure de dispositifs | |
| KR100910119B1 (ko) | 테스트 핸들러 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JP2741043B2 (ja) | 半導体素子の選別方法 | |
| JPS6111465B2 (ja) | ||
| JP2000258496A (ja) | 半導体装置の検査方法及び装置 | |
| JPH0329335A (ja) | 半導体チッププローバ | |
| JPH05297064A (ja) | 半導体素子検査装置 | |
| JP4137082B2 (ja) | 半導体装置の試験装置 | |
| JP2908470B2 (ja) | Ｉｃの検査方法 | |
| KR102722008B1 (ko) | 키트-리스 픽 앤 플레이스 핸들러 | |
| JP2750448B2 (ja) | 半導体検査装置 | |
| JP2004219144A (ja) | 半導体装置の製造方法 | |
| JP2010278073A (ja) | 半導体集積回路、半導体集積回路の検査装置、及び検査方法 | |
| JPH0794559A (ja) | プローバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050516 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070515 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |