CN113643998B - 一种半导体封装测试系统及方法 - Google Patents
一种半导体封装测试系统及方法 Download PDFInfo
- Publication number
- CN113643998B CN113643998B CN202110881154.6A CN202110881154A CN113643998B CN 113643998 B CN113643998 B CN 113643998B CN 202110881154 A CN202110881154 A CN 202110881154A CN 113643998 B CN113643998 B CN 113643998B
- Authority
- CN
- China
- Prior art keywords
- semiconductor package
- pin
- pins
- circuit
- workpiece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000012360 testing method Methods 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000005070 sampling Methods 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 16
- 238000004806 packaging method and process Methods 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 230000009467 reduction Effects 0.000 claims description 6
- 238000010998 test method Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 4
- 238000004088 simulation Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 4
- 239000011265 semifinished product Substances 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- RVCKCEDKBVEEHL-UHFFFAOYSA-N 2,3,4,5,6-pentachlorobenzyl alcohol Chemical compound OCC1=C(Cl)C(Cl)=C(Cl)C(Cl)=C1Cl RVCKCEDKBVEEHL-UHFFFAOYSA-N 0.000 description 1
- 229920001342 Bakelite® Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000004637 bakelite Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种半导体封装测试系统及方法。所述测试系统包括恒流电路，为半导体封装引脚提供恒定电流；取样电路，测量半导体封装各引脚对地电压值；放大电路，把半导体封装各引脚的对地电压信号进行放大处理；A/D转换电路，连接放大电路输出端，把模拟信号转为数字信号；控制单元，根据接收A/D转换电路的数字信号，判断半导体封装的质量合格与否。本发明开辟了一套包括固定、测量、显示、报警的完整半导体封装测试路径，测试简便，既克服了半导体封装使用环境模拟困难的问题，又克服了测试对位困难问题。测试方法测量精准，配套简化，具有广泛的工程实用价值，尤其适用于红外探测器类芯片的测试。
Description
技术领域
本发明涉及半导体封装性能参数测试领域，更具体地，涉及一种半导体封装测试系统及方法。
背景技术
在半导体COB（Cip on Board）封装领域由金线与晶圆Wire Bond工艺与外界电路联接。
许多半导体封装需要模拟其适用环境进行测试，然而尤其红外探测器领域半成品难以模拟使用条件进行性能测试，现有技术仅单靠外观缺陷来判定其好坏。这对于制造过程不稳定情况下造成的隐性不良缺陷，例如微裂、静电击穿、异物造成阻抗变化、微断、短路、焊接不良等隐性缺陷难以精准观察到。由于大部工厂普遍采用自动化投产，导致生产过程容易造成下工序出现批量性不良。并且测试参数无法保存追溯，品质产品测试信息无法有效快速追溯定位。同时，DIP封装测试领域其引脚易形变难以对位，针对单边双排引脚更难对位，测试过程易对引脚造成形变。
发明内容
本发明为克服上述现有技术所述的缺陷，提供一种半导体封装测试系统及方法。
提供一种半导体封装测试系统，包括
恒流电路，为半导体封装引脚提供恒定电流；
取样电路，测量半导体封装各引脚对地电压值；
放大电路，把半导体封装各引脚的对地电压信号进行放大处理；
A/D转换电路，连接放大电路输出端，把模拟信号转为数字信号；
控制单元，根据接收A/D转换电路的数字信号，判断半导体封装的质量合格与否。
本方案中，采用恒流对被测工件各引脚产生电压转换阻抗进行测试的方式，克服了红外探测器领域半成品无法模拟使用条件的问题，测试简便。
进一步地，所述测试系统包括测试单元，所述测试单元具有定位半导体封装的测试装置；所述测试装置包括定位被测工件引脚的PCB卡位板，所述PCB卡位板上设有波浪形卡槽，所述波浪形卡槽与半导体封装引脚相适应；所述波浪形卡槽的端面设置有导电的金属层，所述金属层与PCB卡位板上线路连通；所述测试装置还包括用于定位被测工件引脚至金属层的顶置物。
本方案为测试单元提供了一种定位半导体封装的测试装置，待测试的半导体封装安装于PCB卡位板，顶置物将半导体封装引脚与金属层导通，实现引脚与PCB卡位板线路联通，通过PCB卡位板与外界电路相连，克服了现有技术中直接与外界测试电路连接导致引脚变形的问题。并且本方案设计的波浪形状卡槽兼容DIP封装单边单引脚和单边双引脚封装，在半导体封装进行安装时，无需对孔，轻松穿插即可，不会因为引脚形变导致出现测试对位困难问题。
进一步地，所述PCB卡位板上设有连接端口，所述恒流电路、取样电路分别通过连接端口与PCB卡位板相连。
进一步地，所述控制单元通过将被测工件各引脚对地的电压范围与同等工况下标准工件各引脚的对地电压范围比较，判断被测工件的质量是否合格。
进一步地，所述测试系统还包括与控制单元分别连接的存储器、按键、报警器、上位机。本方案中，存储器存储半导体封装测试数据，并通过上位机实现数据的外显化，通过报警器实现对不良品的警示。
本发明的再一目的为提供一种半导体封装测试方法，所述测试方法包括步骤：
S1.定位半导体封装；
S2.为半导体封装引脚提供恒定电流；
S4.把半导体封装各引脚的对地电压信号进行放大处理；
S5.将步骤S4中的模拟信号转为数字信号；
S6.接收步骤S5中的数字信号，通过将被测工件各引脚的对地电压范围与同等工况下标准工件各引脚的对地电压范围比较，判断被测工件的质量是否合格。
在S1步骤之前还包括：提供一种半导体封装测试系统，具有测试单元，所述测试单元具有定位半导体封装的测试装置；恒流电路，为半导体封装引脚提供恒定电流；取样电路，测量各引脚对地电压值；放大电路，把各引脚的对地电压信号进行放大处理；A/D转换电路，把放大电路输出的模拟信号转换为数字信号；控制单元，根据接收A/D转换电路的数字信号，判断被测工件是否符合标准。
所述测试装置包括定位被测工件引脚的PCB卡位板，所述PCB卡位板上设有波浪形卡槽，所述波浪形卡槽与半导体封装引脚相适应；波浪形卡槽端面设置有导电的金属层，所述金属层与PCB卡位板上线路连通；还包括用于定位被测工件引脚至金属层的顶置物。
所述步骤S1中，将半导体封装引脚定位于PCB卡位板的波浪型卡槽中；采用顶置物将半导体封装的引脚与PCB卡位板的金属层导通；
所述步骤S6后，控制顶置物失去对半导体封装引脚的固定，使半导体封装脱离PCB卡位板。
进一步地，对标准工件执行步骤S1至S5，测量标准工件各引脚对地压降范围；在与标准工件同等的工况下，对被测工件执行步骤S1至S6，测量被测工件各引脚对地压降范围，并与标准工件的地压降范围相比较，判断被测工件是否符合标准。
与现有技术相比，本发明的有益效果：
本发明采用对被测半导体封装各引脚进行输入恒定电流，再测量各引脚对地的压降范围来判定的标准，从而无需模拟IC使用条件（尤其为红外探测器类芯片）可以进行性能比较测试，简化了测试设备，还兼容半成品测，,配合自动生产进行抽样检查、首检确认，防止制造过程出现异常时，造成隐性不良无法及时发现，造成下工序出现批量不良。
本发明可以做每批次每颗IC测试数据进行电子存档方便追溯。
本发明在采用PCB镀金层采用波浪形状卡槽兼容DIP封装单边单引脚和单边双引脚封装，测试时不会因为引脚形变导致出现测试对位困难问题。
附图说明
图1为实施例1半导体封装测试装置拆分结构示意图。
图2为实施例1半导体封装测试单元中的PCB卡位板结构示意图。
图3为实施例1半导体封装测试装置组合结构示意图。
图4为实施例1半导体封装插入半导体封装测试装置组合结构示意图。
图5为实施例1半导体封装测试系统部分原理图。
其中，1.半导体封装、2.端口、3.底座、4.左固定支架、5.左顶针、6.左弹簧、7.左侧座、8.楔子、9.右固定支架、10.右顶针、11.右弹簧、12.右侧座、13.PCB卡位板、14.波浪形卡槽。
实施例1
本实施例提供一种半导体封装测试系统，测试系统包括测试单元，测试单元具有定位半导体封装的测试装置；恒流电路，为半导体封装引脚提供恒定电流；取样电路，测量各引脚对地电压值；放大电路，把各引脚的对地电压信号进行放大处理；A/D转换电路，连接放大电路输出端，把模拟信号转为数字信号；控制单元，根据接收A/D转换电路的数字信号，判断被测工件的质量是否合格。
如图1至图4所示，测试单元中，半导体封装测试装置包括底座3，设置于底座3上用于定位半导体封装1的PCB卡位板13，滑动设置于底座上的固定支架、设置于固定支架端的侧座，以及用于定位被测工件引脚的顶针，顶针设置成可于底座3侧面和PCB卡位板13之间往复运动。
PCB卡位板13上设有波浪形卡槽14，波浪形卡槽14与DIP单边单引脚封装和/或DIP单边双引脚封装相适应。作为一种具体实施方式，由PCB按封装IC引脚之间的间距1：1.05~1.20设计波浪形状卡槽14。卡槽端面设置有导电的金属层，金属层可以选择铜、镍、金等。PCB卡位板13的端部设有端口2，端口2焊接在PCB上，线路联接到端口2上，分别与恒流电路、取样电路连接。
作为一种具体地实施方式，侧座和固定支架之间设有弹簧，固定支架上设有与弹簧和顶针相适配的槽位，用于限位顶针和弹簧。在固定支架与PCB卡位板13之间，设置有可于底座3沿垂直顶针方向滑动的楔子8。
作为一种具体的实施方式，固定支架、侧座、弹簧均设有多个，顶针设有多组，各自对称分布于PCB卡位板13的两侧。
固定支架包括左固定支架4和右固定支架9，通过底部槽位嵌入到底座上可以前后活动。具体地，固定支架底部设有凸台，底座3上设有用于定位PCB卡位板13的定位部，定位部由底座3内凹形成并与PCB卡位板相适配，定位部侧部的底座上设有卡槽，与固定支架底部的凸台相适配，定位部的另一侧的底座上设有与楔子8相适配的卡槽。
侧座包括左侧座7和右侧座12，侧座与弹簧连接。
弹簧包括左弹簧6和右弹簧11，安装在侧座与固定支架之间，提供对被测工件引脚施加压力，保证被测工件引脚与金属面导通稳定。
顶针包括左顶针5和右顶针10，主要作用对被测工件引脚进行固定，保证更有效与金属面接触导通。
楔子8采用U型，U型竖部分别插入到左固定支架4与PCB卡位板13之间，以及右固定支架9与PCB卡位板13之间。并且楔子8可通过底座侧端面设置的2个相适配的卡槽实现插入或抽出。
在进行半导体封装测量时，保持楔子8为插入状态，楔子8推动固定支架，固定支架带动顶针保持后退状态，此时，位于固定支架和侧座之间的弹簧处于压缩的状态；将半导体封装插入PCB定位板13，其引脚插入到波浪形卡槽中；使楔子8抽出底座3，固定支架受弹簧的回弹压力带动顶针对被测工件引脚施加压力，保证被测工件引脚更有效与金属层接触。引脚经由PCBA与引脚接触的卡槽位置的区域上电镀的一层金属层，并通过PCB上线路汇集到端口2，实现被测工件引脚信号与恒流电路、取样电路联接。测试完成后，楔子8推入槽位穴内，使固定支架后退带动顶针与被测工件脱离。
本实施例采用弹簧和楔子共同作用进行驱动顶针，可以理解的是，楔子8可以外接气动装置或电动装置，实现自动控制。同时，顶针结合电动或气动进行驱动的方式也是可以的。
本实施例中顶针采用上粗下锐的红电木材质。可以理解的是，顶针采用钢针、大头针或者软性胶体替换也是可以的。
如图4所示，为除测试单元外的半导体封装测试系统的部分原理图。包括恒流电路，用于为半导体引脚提供恒定电流；取样电路，用于测量各引脚对地的电压值；放大电路，用于把各引脚的对地电压信号进行放大处理；A/D转换电路，连接放大电路输出端，把模拟信号转为数字信号；控制单元，接收A/D转换电路的数字信号，判断被测工件的好坏。测试系统还包括分别与控制单元连接的存储器、按键、报警器、上位机。
本实施例中，控制单元采用MCU控制单元；报警器采用扬声器。
恒流电路对被测工件各引脚输入恒定电流，其引脚会对地产生一定范围的电压值，取样电路把引脚对地压降值信号输入给放大电路进信号放大处理后输出给A/D转换电路，A/D转换电路把被测工件对地引脚压降值转化成数字信号输出给MCU控制单元，MCU控制单元收到电压信号与正常IC引脚对压降进行比对，来判定IC的好坏，被测工件数据储存方便后续追溯调查，上位机与MCU控制单元通讯进行数据交换，把测试数据显示出来，扬声器辅助控制器进行报警提示。
本实施例采用对被测工件输入恒流电流，通过将被测工件对地的电压范围与标准工件同等工况下的对地电压范围比较，以判断被测工件的好坏。在确保测试性能的准确性的同时，避免了对IC使用条件的模拟，降低了测试难度，简化了测试设备。并且测量工件的数据值、测试日期、时间、人员、机台、生产批号都可以存储，可追溯查询，配合自动生产进行抽样检查、首检确认，防止制造过程出现异常时，造成隐性不良无法及时发现，造成下工序出现批量不良，大大降低了不良率的产生。
实施例2
本实施例提供一种半导体封装测试方法。
测试方法包括步骤：
S1.提供实施例1中的半导体封装系统。
S11.将恒流电路、取样电路分别与测试单元联通：具体地，通过PCB卡位板的端口2将PCB卡位板的线路与恒流电路、取样电路联通。
S12.将半导体封装定位于半导体封装系统中的测试单元。
S121.定位半导体封装的整体：如图4所示，将半导体封装插入PCB卡位板。半导体封装的引脚插入到PCB卡位板的波浪形卡槽14中。
定位半导体封装的引脚：拔出楔子8，顶针5迫使半导体封装的引脚固定，使其与PCB卡位板的金属层导通从而与端口2信号连接。
S2.开启恒流电路，为半导体封装引脚提供恒定电流。
S3.取样电路测量半导体封装各引脚对地的电压值。
S4.放大电路把各引脚的对地电压信号进行放大处理。
S5.A/D转换电路将步骤S4中的模拟信号转为数字信号。
S6.接收步骤S5中的数字信号，通过将被测工件对地的电压范围与同等工况下标准工件的对地电压范围比较，判断被测工件是否符合标准。
最后，控制顶针失去对半导体封装引脚的固定，使半导体封装脱离PCB卡位板。
作为一个具体的实施例，先对标准工件执行步骤S1至S5，测量标准工件各引脚对地压降范围，并在上位机中输入。
然后，在与标准工件同等的工况下，对被测工件执行步骤S1至S6，测量被测工件各引脚对地的压降范围，以标准工件的压降范围为参照，控制单元比较被测工件数据变化范围是否在标准范围内，从而来判定被测量工件的好坏；若判断为不良工件，系统提示报警信号启动扬声器。
对同等批量待测工件的测量则重复步骤S1至S6。
根据生产现场试验，测量准确，大大降低了不良品的流通。
本实施例的半导体封装测试方法，开辟了一套包括固定、测量、显示、报警的完整测试路径，测试简便，既克服了测试对位困难问题，又克服了IC适用条件模拟问题，测量精准，配套简化，具有广泛的工程实用价值，尤其适用于红外探测器类芯片的测试。
显然，上述实施例仅仅是为清楚地说明本发明的技术方案所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护之内。
具体实施方式
为了便于理解本发明，下文将结合说明书附图和较佳的实施例对本发明作更全面、细致地描述，但本发明的保护范围并不限于以下具体的实施例。
除非另有定义，下文中所使用的所有专业术语与本领域技术人员通常理解的含义相同。本文中所使用的专业术语只是为了描述具体实施例的目的，并不旨在限制本发明的保护范围。
除非另有特别说明，本发明中用到的各种元件和设备等均可通过市场购买得到或者可通过现有方法制备得到。
Claims (8)
1.一种半导体封装测试系统，其特征在于，所述测试系统包括
测试单元，具有定位半导体封装的测试装置；所述测试装置包括定位半导体封装引脚的PCB卡位板，所述PCB卡位板上设有波浪形卡槽，所述波浪形卡槽与半导体封装引脚相适应；所述波浪形卡槽的端面设置有导电的金属层，所述金属层与PCB卡位板上线路连通；所述测试装置还包括用于定位半导体封装引脚至金属层的顶置物；
恒流电路，为半导体封装引脚提供恒定电流；
取样电路，测量半导体封装各引脚对地电压值；
放大电路，把半导体封装各引脚的对地电压信号进行放大处理；
A/D转换电路，连接放大电路输出端，把模拟信号转为数字信号；
控制单元，根据接收A/D转换电路的数字信号，判断半导体封装的质量合格与否。
2.根据权利要求1所述的半导体封装测试系统，其特征在于，所述PCB卡位板上设有连接端口，所述恒流电路、取样电路分别通过连接端口与PCB卡位板相连。
3.根据权利要求1至2任意一项所述的半导体封装测试系统，其特征在于，所述控制单元通过将被测工件各引脚对地的电压范围与同等工况下标准工件各引脚的对地电压范围比较，判断被测工件的质量合格与否。
4.根据权利要求3所述的半导体封装测试系统，其特征在于，所述测试系统还包括与控制单元分别连接的存储器、按键、报警器、上位机。
5.一种半导体封装测试方法，其特征在于，所述测试方法包括步骤：
S1.采用测试单元定位半导体封装；所述测试单元具有定位半导体封装的测试装置，所述测试装置包括定位半导体封装引脚的PCB卡位板，所述PCB卡位板上设有波浪形卡槽，所述波浪形卡槽与半导体封装引脚相适应；所述波浪形卡槽的端面设置有导电的金属层，所述金属层与PCB卡位板上线路连通；所述测试装置还包括用于定位被测工件引脚至金属层的顶置物；
S2.为半导体封装引脚提供恒定电流；
S3.测量半导体封装各引脚对地的电压值；
S4.把半导体封装各引脚的对地电压信号进行放大处理；
S5.将步骤S4中的模拟信号转为数字信号；
S6.接收步骤S5中的数字信号，通过将被测工件各引脚的对地电压范围与同等工况下标准工件各引脚的对地电压范围比较，判断被测工件的质量是否合格。
6.根据权利要求5所述的半导体封装测试方法，其特征在于，在S1步骤之前还包括：提供一种半导体封装测试系统，具有测试单元，所述测试单元具有定位半导体封装的测试装置；恒流电路，为半导体封装引脚提供恒定电流；取样电路，测量各引脚对地电压值；放大电路，把各引脚的对地电压信号进行放大处理；A/D转换电路，把放大电路输出的模拟信号转换为数字信号；控制单元，根据接收A/D转换电路的数字信号，判断被测工件的质量是否合格。
7.根据权利要求6所述的半导体封装测试方法，其特征在于，
所述步骤S1中，将半导体封装引脚定位于PCB卡位板的波浪型卡槽中；采用顶置物将半导体封装的引脚与PCB卡位板的金属层导通；
所述步骤S6后，控制顶置物失去对半导体封装引脚的固定，使半导体封装脱离PCB卡位板。
8.根据权利要求5至7任意一项所述的半导体封装测试方法，其特征在于，对标准工件执行步骤S1至S5，测量标准工件各引脚对地压降范围；在与标准工件同等的工况下，对被测工件执行步骤S1至S6，测量被测工件各引脚对地压降范围，并与标准工件的地压降范围相比较，判断被测工件的质量是否合格。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110881154.6A CN113643998B (zh) | 2021-08-02 | 2021-08-02 | 一种半导体封装测试系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110881154.6A CN113643998B (zh) | 2021-08-02 | 2021-08-02 | 一种半导体封装测试系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113643998A CN113643998A (zh) | 2021-11-12 |
| CN113643998B true CN113643998B (zh) | 2024-03-26 |
Family
ID=78419319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110881154.6A Active CN113643998B (zh) | 2021-08-02 | 2021-08-02 | 一种半导体封装测试系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113643998B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116819286B (zh) * | 2023-08-25 | 2023-11-24 | 成都宇熙电子技术有限公司 | 一种半导体封装测试工装及其测试方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4651088A (en) * | 1984-05-09 | 1987-03-17 | Mitsubishi Denki Kabushiki Kaisha | Device for testing semiconductor devices |
| KR940001644U (ko) * | 1992-06-20 | 1994-01-03 | 대우전자 주식회사 | 피씨비(pcb) 자동 검사기(ict) 핀 검색장치 |
| KR19980064729U (ko) * | 1997-04-30 | 1998-11-25 | 문정환 | 테스트 소켓 |
| JP2000258470A (ja) * | 1999-03-12 | 2000-09-22 | Sumitomo Wiring Syst Ltd | 電圧降下測定方法 |
| JP2006214976A (ja) * | 2005-02-07 | 2006-08-17 | Denso Corp | 半導体装置の検査方法および検査装置並びに半導体装置 |
| CN103311143A (zh) * | 2012-03-06 | 2013-09-18 | 深圳赛意法微电子有限公司 | 芯片封装测试装置及其使用的引线框架 |
| CN204348684U (zh) * | 2014-10-20 | 2015-05-20 | 中国航空工业集团公司洛阳电光设备研究所 | 一种qfp器件管脚整形装置 |
| CN105510806A (zh) * | 2016-01-11 | 2016-04-20 | 南京协辰电子科技有限公司 | 导通测试装置、绝缘测试装置和通用测试机的测试系统 |
| CN112802779A (zh) * | 2021-02-05 | 2021-05-14 | 协丰万佳科技(深圳)有限公司 | 一种具有辅助定位机构的pcb芯片外形封装设备 |
| CN215869301U (zh) * | 2021-08-02 | 2022-02-18 | 东莞先导先进科技有限公司 | 一种半导体封装测试装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066107A (ja) * | 2001-08-28 | 2003-03-05 | Mitsubishi Electric Corp | 半導体集積回路 |
| US7276802B2 (en) * | 2002-04-15 | 2007-10-02 | Micron Technology, Inc. | Semiconductor integrated circuit package having electrically disconnected solder balls for mounting |
-
2021
- 2021-08-02 CN CN202110881154.6A patent/CN113643998B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4651088A (en) * | 1984-05-09 | 1987-03-17 | Mitsubishi Denki Kabushiki Kaisha | Device for testing semiconductor devices |
| KR940001644U (ko) * | 1992-06-20 | 1994-01-03 | 대우전자 주식회사 | 피씨비(pcb) 자동 검사기(ict) 핀 검색장치 |
| KR19980064729U (ko) * | 1997-04-30 | 1998-11-25 | 문정환 | 테스트 소켓 |
| JP2000258470A (ja) * | 1999-03-12 | 2000-09-22 | Sumitomo Wiring Syst Ltd | 電圧降下測定方法 |
| JP2006214976A (ja) * | 2005-02-07 | 2006-08-17 | Denso Corp | 半導体装置の検査方法および検査装置並びに半導体装置 |
| CN103311143A (zh) * | 2012-03-06 | 2013-09-18 | 深圳赛意法微电子有限公司 | 芯片封装测试装置及其使用的引线框架 |
| CN204348684U (zh) * | 2014-10-20 | 2015-05-20 | 中国航空工业集团公司洛阳电光设备研究所 | 一种qfp器件管脚整形装置 |
| CN105510806A (zh) * | 2016-01-11 | 2016-04-20 | 南京协辰电子科技有限公司 | 导通测试装置、绝缘测试装置和通用测试机的测试系统 |
| CN112802779A (zh) * | 2021-02-05 | 2021-05-14 | 协丰万佳科技(深圳)有限公司 | 一种具有辅助定位机构的pcb芯片外形封装设备 |
| CN215869301U (zh) * | 2021-08-02 | 2022-02-18 | 东莞先导先进科技有限公司 | 一种半导体封装测试装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113643998A (zh) | 2021-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112397409A (zh) | 一种芯片晶圆测试数据分析方法及系统 | |
| CN111293048B (zh) | 一种晶圆测试系统及其方法 | |
| JP5015188B2 (ja) | 電気チャネル自己検査式半導体試験システム | |
| CN113643998B (zh) | 一种半导体封装测试系统及方法 | |
| KR20120102230A (ko) | 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법 | |
| EP0773445A2 (en) | Inspection apparatus of conductive patterns | |
| CN110504182B (zh) | 一种引线键合可靠性检测系统及方法 | |
| CN108333395A (zh) | 一种基于晶圆测试设计的探针卡基板 | |
| US6486686B1 (en) | Apparatus for testing a bare-chip LSI mounting on a printed board | |
| CN113253100A (zh) | 一种测试装置和检测系统 | |
| CN112611953A (zh) | 一种用于铝基电路板高压焊接故障监测系统及其监测方法 | |
| CN211741340U (zh) | 一种带有自检装置的电路板检测工装 | |
| CN219434911U (zh) | 探针阻抗测试夹具 | |
| CN116183985A (zh) | 用于晶圆测试的探针卡、测试系统及测试方法 | |
| CN100443901C (zh) | 测试转接卡及其测试设备 | |
| CN101571569A (zh) | 元件检测的系统及其方法 | |
| CN113485157B (zh) | 晶圆仿真测试方法、装置及晶圆测试方法 | |
| CN112305449A (zh) | 一种发光元件不良检测治具及屏体短路检测方法 | |
| JP2006049599A (ja) | ウェハプローバ及び半導体装置の製造方法、半導体試験装置 | |
| US6753688B2 (en) | Interconnect package cluster probe short removal apparatus and method | |
| US6792376B2 (en) | Apparatus and method for testing socket | |
| CN213398773U (zh) | 一种自动比对标准样管的测试装置 | |
| CN213149158U (zh) | 单晶粒探针台及其专用筛盘装置 | |
| CN213517248U (zh) | 一种多单元电子线路测试卡结构 | |
| CN112185926B (zh) | 芯片焊盘引出装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |