JP2006214976A - 半導体装置の検査方法および検査装置並びに半導体装置 - Google Patents

Abstract

【課題】 半導体装置に電圧を印加して行う検査において、リーク電流の検出精度を高める。
【解決手段】 ＩＣ２と検査装置１とを接続し、端子１ａと１ｂとの間に電源電圧Ｖcpを与え、オペアンプ３の入力端子を電気的に開放状態にする。このとき、トランジスタＱ１〜Ｑ６、Ｑ１３、Ｑ１５はオフ状態になる。電源１０の出力をオンにすると、電源１０から電流測定回路９、トランジスタＱ１７のエミッタ・ベース間、端子１ｃ、２ｃ、信号線８、コンデンサＣ１、トランジスタＱ１３のベース・エミッタ間、抵抗Ｒ３を介してリーク電流が流れる。このリーク電流はトランジスタＱ１７のベース電流となり、電流測定回路９にはリーク電流の電流増幅率（ｈFE）倍の電流が流れる。検査制御回路１２は、電流測定回路９で測定した電流をしきい値と比較して良否判定する。
【選択図】 図１

Description

本発明は、半導体装置の信号出力端子に検査用電圧を印加して当該半導体装置内の検査対象回路におけるリーク電流を測定する半導体装置の検査方法および検査装置並びに当該検査が可能な半導体装置に関する。

半導体装置の品質および信頼性を高めるため、例えばウェハプロセスを終了した時点でチップに検査用電圧を印加し、潜在的な不良が存在する製品を排除するスクリーニングが行われている。例えば、パワーＩＣの出力段に用いられているパワー素子（ＭＯＳＦＥＴやＩＧＢＴ）のゲート・ソース（ゲート・エミッタ）間に所定の検査用電圧を印加し、絶縁膜の不良部分等を破壊させることによりスクリーニングを行う。しかし、一般的なパワーＩＣにおいては、上記パワー素子を制御する制御回路の耐圧がパワー部の電圧に比べて低いため、上記スクリーニングに必要な電圧を印加することができない。このため、温度を高めた状態で検査用電圧を印加し続けるバーンイン試験を行うことが必要になる。

これに対し、特許文献１には、出力段のＭＯＳＦＥＴのゲート電極から外部に試験用のゲート端子を引き出し、その端子に高い電圧を印加してゲートの試験を行うＩＣが開示されている。制御回路部の内部ゲート端子とＭＯＳＦＥＴのゲート電極との間にはレベルシフト回路が設けられているため、パワー部側にのみ高い電圧を印加することができる。
特開平７−２８３３７０号公報

上記スクリーニングにおける良否判定の一つとして、リーク電流の測定値に基づく判定が行われている。すなわち、半導体装置（ＩＣ）の端子に所定の電圧を印加した状態で半導体装置に流れ込む（あるいは流れ出す）リーク電流を測定し、その値が所定のしきい値を超えている場合に不良品と判定する。しかしながら、リーク電流のしきい値は非常に微小（例えば１μＡ程度）であるため、試験装置の電流測定精度が不足して正確な良否判定が難しいという問題がある。

本発明は上記事情に鑑みてなされたもので、その目的は、電圧を印加して行う検査においてリーク電流の検出精度を高めることができる半導体装置の検査方法および検査装置並びに半導体装置を提供することにある。

請求項１、２に記載した手段によれば、半導体装置内において信号出力端子への信号出力回路をオフ状態にし、半導体装置の外部に設けた電源から電流増幅手段を介して上記信号出力端子に所定の検査用電圧を印加する。この検査用電圧は、半導体装置の検査対象回路に潜在的な不良が存在する場合にリーク電流を発生させる電圧であり、半導体装置や温度等の検査環境に応じて適宜決定される。なお、半導体装置の端子とは、パッケージングされた状態のリードまたはウェハ（チップ）に形成されたパッドなどをいう。

検査対象回路にリーク電流が流れ込む場合を例に説明すると、電源から出力された電流は、第２のトランジスタのエミッタ・ベース間を通して当該トランジスタのベース電流となり、半導体装置の信号出力端子を通して検査対象回路に流れる。このとき、第２のトランジスタには電流増幅作用が生じ、上記リーク電流の直流電流増幅率（ｈFE）倍の電流が流れる。この電流を測定し、その電流に基づいてリーク電流を求めることにより、微小なリーク電流を増幅された大きい電流として検出することができる。その結果、電流測定レンジが限られている等の理由によりリーク電流を直接測定すると精度が不足する電流測定手段を用いた場合でも、リーク電流を高精度に求めることができ、リーク電流に基づく良否判定を高精度に行うことができる。

また、ＮＰＮ形の第１のトランジスタとＰＮＰ形の第２のトランジスタ（電流増幅手段）は、半導体装置の信号出力端子から出力される信号に対してバッファ回路として動作する。このため、信号出力端子に電圧を印加する前または後において、検査装置（電流増幅手段）を接続したまま、半導体装置の信号出力回路を動作状態（オン状態）にして信号出力端子から信号を出力させ、電流増幅手段を介して動作確認をすることができる。

請求項３に記載した手段によれば、信号出力端子に外部回路が接続される通常の動作状態において、ＮＰＮ形の第１のトランジスタとＰＮＰ形の第２のトランジスタは、信号線と信号出力端子との間に設けられたバッファ回路として動作する。一方、信号出力端子に検査用電圧が印加される検査状態において、第１のトランジスタと第２のトランジスタは、信号出力端子から検査対象回路に流れるリーク電流を増幅するように作用する。

そこで、検査状態において、信号出力端子を介して流れる電流を測定してその電流に基づいてリーク電流を求めることにより、微小なリーク電流を増幅された大きい電流として検出することができる。その結果、通常動作状態にあっては、半導体装置の本来的な動作に影響を及ぼすことなく、むしろ出力電流能力を高められる効果が得られ、検査状態にあっては、リーク電流を高精度に求めることができ、リーク電流に基づく半導体装置の良否判定を高精度に行うことができる。

請求項４に記載した手段によれば、従来よりも低い精度しか持たない電流測定手段を用いた場合であっても、オペアンプの差動増幅回路の出力部と出力段との間などに付加されている位相補償用のコンデンサの良否（例えば酸化膜の良否）を高精度に判定することができる。

（第１の実施形態）
以下、本発明の第１の実施形態について図１を参照しながら説明する。
図１は、ＩＣ内のオペアンプとＩＣの検査装置の電気的構成を示している。検査装置１は、ＩＣ２（半導体装置に相当）に検査用電圧Ｖｔを印加して、ＩＣ２内に形成されたオペアンプ３の位相補償用コンデンサＣ１をスクリーニングする装置である。ＩＣ２は、オペアンプ３の他にも図示しない種々の回路を備えており、図示しないチャージポンプ回路から電源端子２ａ、２ｂを介して電源電圧Ｖcp（一例として３８Ｖ）の供給を受けて動作するようになっている。

オペアンプ３は周知の回路であり、以下その構成を簡単に説明する。
電源端子２ａに繋がる電源線４と電源端子２ｂに繋がる電源線５との間には、トランジスタＱ１、Ｑ３、Ｑ５とトランジスタＱ２、Ｑ４、Ｑ６がそれぞれ縦積み方向に直列に接続されており、これらにより差動増幅回路６が構成されている。トランジスタＱ１、Ｑ２は差動入力トランジスタであり、各ベースはそれぞれ抵抗Ｒ１、Ｒ２を介して図示しない前段の回路に接続されている。トランジスタＱ５とＱ６は能動負荷を構成している。

トランジスタＱ７、Ｑ８は、それぞれ上記トランジスタＱ３、Ｑ４とともにカレントミラー回路を構成しており、これらのカレントミラー回路は定電流回路として動作するようになっている。これらカレントミラー回路には、バイアス電圧ＶBIASに基づいて定電流動作するトランジスタＱ９と、トランジスタＱ１０、Ｑ１１なるカレントミラー回路とを介して定電流が与えられている。

電源線４と５との間には、トランジスタＱ１２、Ｑ１３とトランジスタＱ１４、Ｑ１５がそれぞれ直列に接続されており、これらトランジスタＱ１２〜Ｑ１５により出力回路７（信号出力回路に相当）が構成されている。トランジスタＱ１２とＱ１４は、バイアス電圧ＶBIASに基づいて定電流動作をする。能動負荷の出力ノードＮ１すなわちトランジスタＱ６のコレクタは、トランジスタＱ１３のベースに接続されており、そのトランジスタＱ１３のエミッタは、トランジスタＱ１５のベースに接続されている。トランジスタＱ１５のベース・エミッタ間には抵抗Ｒ３が接続されている。トランジスタＱ１４のエミッタとトランジスタＱ１５のコレクタとの共通接続点（ノードＮ２）は、信号線８を介してＩＣ２の信号出力端子２ｃに接続されている。ノードＮ１とＮ２との間には位相補償用のコンデンサＣ１が接続されている。

本実施形態では後述するようにＩＣ２をウェハの状態で検査するため、端子２ａ、２ｂ、２ｃとはチップ上に形成されたパッドであるが、パッケージングした状態で検査する場合にはパッケージのリードとなる。

続いて、検査装置１について説明する。
検査装置１の電源端子１ａ、１ｂおよび信号端子１ｃは、それぞれＩＣ２の電源端子２ａ、２ｂおよび信号出力端子２ｃに接続されるようになっている。電源端子１ａと１ｂとの間には、ＮＰＮ形のトランジスタＱ１６（第１のトランジスタに相当）とＰＮＰ形のトランジスタＱ１７（第２のトランジスタに相当）とが直列に接続されている。

すなわち、トランジスタＱ１６、Ｑ１７の各コレクタは、それぞれ電源端子１ａ、１ｂに接続されており、トランジスタＱ１６とＱ１７の各エミッタは、共通に接続された上で電流測定回路９（電流測定手段に相当）を介して電源１０に接続されている。また、トランジスタＱ１６とＱ１７のベースは、共通に接続された上で信号端子１ｃに接続されている。これらトランジスタＱ１６とＱ１７により電流増幅回路１１（電流増幅手段に相当）が構成され、この電流増幅回路１１は、ＩＣ２の信号出力端子２ｃからの信号に対してバッファ回路として動作可能となっている。

検査制御回路１２は、検査全般の流れを制御して良否判定を行うもので、電源１０の電圧出力のオン／オフを制御し、電流測定回路９から入力した電流の測定値と判定しきい値との比較によりコンデンサＣ１の良否判定を行うようになっている。また、電流増幅回路１１を介して、ＩＣ２の信号出力端子２ｃの出力信号を入力可能に構成されている。

次に、検査装置１を用いたＩＣ２の検査方法について説明する。
半導体製造工程においてウェハプロセスが終了すると、プローブテストによりチップのスクリーニングが行われる。検査装置１は、このプローブテストのうち端子（パッド）２ｃ−２ｂ間に検査用電圧Ｖｔを印加してコンデンサＣ１のリーク電流を測定するものである。この検査用電圧Ｖｔの大きさは、ＩＣ２の製造プロセス、温度、電源電圧Ｖcp、検査用電圧Ｖｔの印加時間などに応じて設定する。本実施形態では、検査用電圧Ｖｔとして電源電圧Ｖcpと同程度の電圧（例えば３８Ｖ）を用いている。

ＩＣ２の端子（パッド）２ａ、２ｂ、２ｃと検査装置１の端子１ａ、１ｂ、１ｃとをそれぞれ接続し、端子２ａ（１ａ）と端子２ｂ（１ｂ）との間に電源電圧Ｖcpを与える。リーク電流の測定時にはバイアス電圧ＶBIASを０Ｖにし、オペアンプ３の非反転入力端子と反転入力端子に例えばバッテリ電圧ＶＢ（１４Ｖ）を印加する。このとき、オペアンプ３のトランジスタＱ１〜Ｑ１２、Ｑ１４はオフ状態になり、これに伴ってトランジスタＱ１３および信号線８と電源線５との間に接続されたトランジスタＱ１５もオフ状態（電流遮断状態）になる。トランジスタＱ１４、Ｑ１５は、本発明でいう信号出力回路あるいは内部回路に相当する。検査制御回路１２は、この動作状態で電源１０の出力をオンにする。

コンデンサＣ１の電極間に検査用電圧Ｖｔを印加すると、ＩＣ２の端子（パッド）２ｃにＶｔ−Ｖｆなる電圧（Ｖｆはｐｎ接合の順方向電圧）が与えられ、絶縁膜（酸化膜）の不良箇所に絶縁破壊が生じリーク電流が流れる。このコンデンサＣ１のリーク電流は、検査装置１の電源１０から電流測定回路９、トランジスタＱ１７のエミッタ・ベース間、信号端子１ｃを介して流れ、ＩＣ２において信号出力端子２ｃ、信号線８、コンデンサＣ１、トランジスタＱ１３のベース・エミッタ間、抵抗Ｒ３を介して流れる。

このリーク電流は、検査装置１内においてトランジスタＱ１７のベース電流となり、トランジスタＱ１７の電流増幅作用により、電源１０から電流測定回路９、トランジスタＱ１７を介してリーク電流の電流増幅率（ｈFE）倍の電流が流れる。検査装置１の検査制御回路１２は、電流測定回路９で測定した電流（増幅された電流）を判定しきい値と比較し、測定電流が判定しきい値を超えた場合に不良と判定する。判定しきい値は、ＩＣ２の製造プロセス、温度、検査用電圧Ｖｔなどに応じて設定される。

以上説明したように、本実施形態の検査装置１は、トランジスタＱ１６とＱ１７により構成された電流増幅回路１１を備え、電源１０から電流増幅回路１１を介してＩＣ２の信号出力端子２ｃに検査用電圧Ｖｔを与える構成であるため、ＩＣ２内部で生じる微小なリーク電流を、数十倍〜数百倍に増幅した大きい電流として検出することができる。これにより、リーク電流を直接測定すると精度が不足する電流測定回路９を用いた場合でも、リーク電流の電流増幅率倍の電流として高精度に測定することができ、良品と不良品とのリーク電流の微小な差を大きく明確化でき、リーク電流に基づく良否判定を高精度に行うことができる。

また、電流増幅回路１１は、ＩＣ２の信号出力端子２ｃからの信号に対してバッファ回路として動作可能に構成されている。このため、ＩＣ２に検査装置１を接続したままで、検査用電圧Ｖｔを印加する前または後において、オペアンプ３の非反転入力端子、反転入力端子にそれぞれ信号電圧Ｖinp、Ｖinmを印加し、信号出力端子２ｃから出力される信号を検出することができる。電流増幅回路１１はバッファ回路として動作するので、オペアンプ３の動作には影響を及ぼさない。これにより、検査装置１の取り外しに要する手間が省け、プローブテストを効率化できる。

（第２の実施形態）
次に、本発明の第２の実施形態について図２および図３を参照しながら説明する。
図２は、ＩＣ内のオペアンプとＩＣの検査装置の電気的構成を示すもので、図１と同一構成部分には同一符号を付している。本実施形態は、トランジスタＱ１６、Ｑ１７により構成される電流増幅回路１１を検査装置１３ではなくＩＣ１４に内蔵した点において第１の実施形態と異なる。

ＩＣ１４内のオペアンプ１５において、電源線４と５との間には、トランジスタＱ１６とＱ１７が直列に接続されている。トランジスタＱ１６、Ｑ１７の各コレクタは、それぞれ電源線４、５に接続されており、トランジスタＱ１６とＱ１７の各エミッタは、共通に接続された上で信号出力端子１４ｃに接続されている。トランジスタＱ１６とＱ１７の各ベースは、信号線８（ノードＮ２）に共通に接続されている。

検査装置１３は、電流測定回路９、電源１０および検査制御回路１２を備えている。ウェハプロセス終了後のプローブテストに際し、ＩＣ１４の端子（パッド）１４ｂ、１４ｃと検査装置１３の端子１３ｂ、１３ｃとをそれぞれ接続し、ＩＣ１４の端子（パッド）１４ａと１４ｃとの間に電源電圧Ｖcpを与える。図示しないが、検査装置１３にも動作に必要な電源電圧が与えられる。

リーク電流に基づいてコンデンサＣ１の良否判定を行う検査方法は、第１の実施形態で説明した検査方法と同様である。検査状態においては、信号線８に繋がる内部回路つまりトランジスタＱ１４、Ｑ１５をオフ状態（電流遮断状態）にする。本実施形態によっても第１の実施形態と同様にリーク電流に基づく良否判定を高精度に行うことができる。

また、ＩＣ１４に設けられた電流増幅回路１１は電流バッファ回路として動作するので、図３に示すように、信号出力端子１４ｃからの出力信号によりランプ、モータなどの負荷１７を駆動するパワーＭＯＳＦＥＴ１６のゲートを直接駆動することができる。この図３において、ＭＯＳＦＥＴ１６はＮチャネル型であって、そのドレインにはバッテリ電圧ＶＢ（１４Ｖ）が与えられている。ＩＣ１４の電源端子１４ａ、１４ｂ間にはチャージポンプ回路などを用いて昇圧された電源電圧Ｖcpを与えている。ハイサイドの構成に替えてロウサイドの構成としてもよい。

（第３の実施形態）
図４は、ＩＣ内のオペアンプとＩＣの検査装置の電気的構成を示している。ＩＣ１８内に形成されたオペアンプ１９は、第２の実施形態に示すオペアンプ１５と比較して電流増幅回路２０の構成を異にしている。すなわち、電流増幅回路２０は、ダーリントン接続されたＮＰＮ形のトランジスタＱ１８、Ｑ１９（第１のトランジスタに相当）とダーリントン接続されたＰＮＰ形のトランジスタＱ２０、Ｑ２１（第２のトランジスタに相当）とから構成されている。上記構成とすればより高い電流増幅率が得られるので、リーク電流をより高精度に測定することができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
各実施形態では、信号出力端子２ｃ（１４ｃ、１８ｃ）と電源端子２ｂ（１４ｂ、１８ｂ）との間に電源電圧Ｖcpと同程度の検査用電圧Ｖｔを印加した。この検査用電圧Ｖｔは、十分なスクリーニング効果を得るために計算等により適宜設定するもので、例えば電源電圧Ｖcpよりも低い検査用電圧Ｖｔを印加する場合もある。

トランジスタＱ１６の電流増幅作用を用いて、電源線４と信号線８との間に接続された検査対象回路（例えばトランジスタＱ１４）のリーク電流を測定することもできる。
第１の実施形態についても、第３の実施形態と同様にトランジスタＱ１６、Ｑ１７をそれぞれダーリントン接続された複数のトランジスタに置き換えてもよい。
本発明は、位相補償用コンデンサＣ１に限らず、ＩＣの信号出力端子とＩＣ内の電源線との間に直接にまたは他の回路を介して間接的に接続された検査対象回路のスクリーニングに広く適用できる。

検査制御回路１２は、ＩＣ２の製造プロセス、温度、電源電圧Ｖcp、検査用電圧Ｖｔの印加時間などに基づいて、検査用電圧Ｖｔの大きさを自動的に調整するように構成してもよい。

本発明の検査方法は、ＩＣの出力端子に検査用電圧Ｖｔを印加する場合のみならず、入力端子に検査用電圧Ｖｔを印加する場合にも適用できる。

本発明の第１の実施形態であるＩＣ検査システムについてＩＣと検査装置の回路構成を示す図 本発明の第２の実施形態を示す図１相当図 ＩＣの使用態様を示す図 本発明の第３の実施形態を示す図１相当図

符号の説明

１、１３は検査装置、２、１４、１８はＩＣ（半導体装置）、２ｃ、１４ｃ、１８ｃは信号出力端子、３、１５、１９はオペアンプ、４は電源線（第１の電源線）、５は電源線（第２の電源線）、８は信号線、９は電流測定回路（電流測定手段）、１０は電源、１１、２０は電流増幅回路（電流増幅手段）、Ｃ１は位相補償用コンデンサ（検査対象回路）、Ｑ１６はトランジスタ（第１のトランジスタ）、Ｑ１７はトランジスタ（第２のトランジスタ）である。

Claims (4)

1. 半導体装置の信号出力端子に検査用電圧を印加して当該半導体装置内の検査対象回路におけるリーク電流を測定する半導体装置の検査方法において、
   前記半導体装置の信号出力端子と前記検査用電圧を出力する電源の出力端子との間に、ベース同士およびエミッタ同士が接続されたＮＰＮ形の第１のトランジスタとＰＮＰ形の第２のトランジスタとからなる電流増幅手段を介在させ、
   前記半導体装置において前記信号出力端子への信号出力回路をオフ状態にし、
   前記電源から前記電流増幅手段を介して前記半導体装置の信号出力端子に検査用電圧を印加した状態で前記電流増幅手段に流れる電流を測定し、
   この測定した電流に基づいて前記リーク電流を求めることを特徴とする半導体装置の検査方法。
2. 半導体装置の信号出力端子に検査用電圧を印加して当該半導体装置内の検査対象回路におけるリーク電流を測定する半導体装置の検査装置において、
   前記検査用電圧を出力する電源と、
   前記半導体装置の信号出力端子と前記電源の出力端子との間にベース・エミッタ間が接続され電流増幅を行うＮＰＮ形の第１のトランジスタと、
   前記半導体装置の信号出力端子と前記電源の出力端子との間にベース・エミッタ間が接続され電流増幅を行うＰＮＰ形の第２のトランジスタと、
   前記電源に対し直列に接続された電流測定手段とを備えたことを特徴とする半導体装置の検査装置。
3. 第１、第２の電源線から電源の供給を受けて動作し、信号出力端子に信号を伝達する信号線と前記電源線との間にリーク電流の検査対象回路が接続された半導体装置において、
   前記信号線にベースが接続され、前記信号出力端子にエミッタが接続され、前記第１の電源線から前記信号出力端子に電流を流すＮＰＮ形の第１のトランジスタと、
   前記信号線にベースが接続され、前記信号出力端子にエミッタが接続され、前記信号出力端子から前記第２の電源線に電流を流すＰＮＰ形の第２のトランジスタとを備え、
   前記信号線に繋がる内部回路が該信号線に対して電流遮断状態となり得るように構成されていることを特徴とする半導体装置。
4. オペアンプとして構成され、
   前記検査対象回路は位相補償用のコンデンサであり、前記内部回路は出力トランジスタであることを特徴とする請求項３記載の半導体装置。
   
   

Images