JP4925200B2 - 半導体ウェハ検査装置 - Google Patents

Description

本発明は、半導体ウェハを検査する半導体ウェハ検査装置に関する。

半導体ウェハには、半導体集積回路である複数の半導体チップ（以下、チップ）が行列上に形成される。複数のチップの各々には、目的とする機能を実現する内部回路と、その内部回路に接続される電極パッドとが形成されている。例えば、半導体ウェハが生産された後、テスタにより、複数のチップの各々の内部回路に対して良品判定が施される。良品判定としては電気的特性試験が例示され、テスタは、複数のチップの各々に対して良品又は不良を表すウェハマップを生成する。その結果、マーキングプローバにより、複数のチップの中から、不良を表す複数の不良チップが排除チップとして排除される。複数のチップのうちの排除チップ以外のチップ、即ち、良品を表す良品チップは製品化される。

近年、チップの品質の高さが重要なポイントとなっている。そのため、チップが不良となる可能性が少しでもあれば、検査工程で不良としたい。その一つとして、複数の不良チップの中で、互いに隣接した隣接不良チップ群が存在する場合、隣接不良チップ群に隣接するような周辺の良品チップにも不良となる要因が含まれていると思われる。このため、その良品チップも不良とし、強制排除チップとして排除したい。そこで、どの良品チップを強制排除チップとするのかが問題となる。

例えば、特開２００４−４７５４２号公報に記載された技術では、閾値を予め設定しておき、隣接不良チップ群の個数が上記閾値を超えた場合、隣接不良チップ群に隣接する良品チップを強制排除チップとしている。また、特開２００６−１２８２５１号公報に記載された技術では、複数の判定モードを予め設定しておき、その複数の判定モードの判定結果に従って、隣接不良チップ群に隣接する良品チップを強制排除チップとしている。

特開２００４−４７５４２号公報 特開２００６−１２８２５１号公報

特開２００４−４７５４２号公報に記載された技術では、閾値を予め設定している。しかし、閾値が予め設定された場合、製造の成熟度などによって最適な値になるとは限らない。このため、製品毎に閾値を予め設定しておかなければならない。この場合、製品を製造する度に膨大な工数と時間を要してしまう。強制排除チップを検索する際、製品毎に的確な判定基準（閾値）を決定できることが望まれる。

また、特開２００６−１２８２５１号公報に記載された技術では、複数の判定モードを予め設定している。しかし、複数の判定モードが予め設定された場合、製造の成熟度などによって最適な判定になるとは限らない。このため、製品毎に、事前に発生しうる全ての事象を考慮して、複数の判定モードを予め設定しておかなければならない。この場合も、製品を製造する度に膨大な工数と時間を要してしまう。上述と同様に、強制排除チップを検索する際、製品毎に的確な判定基準（閾値）を決定できることが望まれる。

以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の半導体ウェハ検査装置（１）は、
半導体ウェハに形成された複数のチップ（２）の各々に対して良品判定が施されたウェハマップ（３）を生成するテスタ（１０）と、
前記ウェハマップ（３）を参照して、前記複数のチップ（２）の中から、不良を表す複数の不良チップ（４）を排除チップとして検索する処理装置（２０）と、
前記ウェハマップ（３）を参照して、前記複数のチップ（２）の中から、強制排除チップ（５）を検索するコンピュータ（４０）と、
前記複数のチップ（２）の中から、前記排除チップ（４）と前記強制排除チップ（５）とを排除するマーキングプローバ（３０）と
を具備している。
前記コンピュータ（４０）は、
前記複数の不良チップ（４）の中から、互いに隣接する隣接不良チップ群（４−１〜４−１３）を複数グループ選択する隣接不良チップ選択部（４５）と、
前記複数グループの隣接不良チップ群（４−１〜４−１３）の個数に対して平均値を算出する平均値算出部（４６）と、
前記複数グループの隣接不良チップ群（４−１〜４−１３）の個数に対して標準偏差を算出する標準偏差算出部（４７）と、
前記平均値と前記標準偏差とに基づいて閾値を算出する閾値算出部（４８）と、
前記複数グループの隣接不良チップ群（４−１〜４−１３）の中から、その個数が前記閾値を超える対象不良チップ群（４−５）を選択する対象不良チップ群選択部（４９）と、
前記複数のチップ（２）の中から、前記対象不良チップ群（４−５）に隣接するチップを前記強制排除チップ（５）として選択する強制排除チップ選択部（５０）と
を具備している。

本発明の半導体ウェハ検査装置（１）では、コンピュータ（４０）が、複数グループの隣接不良チップ群（４−１〜４−１３）の個数に対する平均値Ａｖ、バラツキ（標準偏差σ）を求め、平均値Ａｖと標準偏差σとに基づいて閾値Ｔｈを算出する。このため、複数グループにおいて隣接不良チップ群（４−１〜４−１３）が偶発的に発生したのか、それとも何らかの生産上の不具合により発生したのかを自動的に判定することができる。この場合、対象不良チップ群（４−５）は、何らかの生産上の不具合により発生したものと考えられる。そのため、対象不良チップ群（４−５）の周辺の良品チップにも不良となる要因が含まれていると思われる。一方、対象不良チップ群（４−５）以外の隣接不良チップ群（４−１〜４−４、４−６〜４−１３）は、その個数が閾値Ｔｈを超えていないため、偶発的に発生したものと考えられる。

本発明の半導体ウェハ検査装置（１）では、コンピュータ（４０）が平均値Ａｖと標準偏差σとに基づいて閾値Ｔｈを算出するため、強制排除チップ（５）を検索する際、製品毎に的確な判定基準（閾値）を決定することできる。このため、製造の成熟度などによって最適な値になるように、製品毎に閾値を予め設定しておく必要がない。また、製造の成熟度などによって最適な判定になるように、複数の判定モードを予め設定しておく必要もない。

以下に添付図面を参照して、本発明の半導体ウェハ検査装置について詳細に説明する。

［構成］
図１は、本発明の半導体ウェハ検査装置１の構成を示すブロック図である。本発明の半導体ウェハ検査装置１は、テスタ１０と、処理装置２０と、コンピュータ４０と、マーキングプローバ３０とを具備している。処理装置２０は、コンピュータであり、コンピュータ４０と一体化されていてもよい。

テスタ１０は、半導体ウェハに形成された複数のチップの各々に対して良品判定を施す。このとき、テスタ１０は、上記の良品判定を施したウェハマップ３を生成する。ウェハマップ３は、複数のチップの各々に対して良品又は不良を表している。テスタ１０は、そのウェハマップ３を処理装置２０に出力する。

図２は、本発明の半導体ウェハ検査装置１の処理装置２０の構成を示すブロック図である。処理装置２０は、コンピュータプログラム２３が格納された格納部２２と、そのコンピュータプログラム２３を実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２１とを具備している。コンピュータプログラム２３は、入力制御部２４、転送制御部２５、ファイル生成部２６、出力制御部２７を含んでいる。

入力制御部２４は、テスタ１０からウェハマップ３を入力し、格納部２２に一時的に格納する。同時に、転送制御部２５は、ウェハマップ３をコンピュータ４０に転送する。ファイル生成部２６は、ウェハマップ３を参照して、複数のチップの中から、不良を表す複数の不良チップを排除チップとして検索する。また、ファイル生成部２６は、コンピュータ４０からの強制排除チップ用ファイル６を受け付ける。強制排除チップ用ファイル６は、後述の強制排除チップを表している。ファイル生成部２６は、排除チップと強制排除チップとを表す排除チップ用ファイル７を生成する。出力制御部２７は、その排除チップ用ファイル７をマーキングプローバ３０に出力する。

図３は、本発明の半導体ウェハ検査装置１のコンピュータ４０の構成を示すブロック図である。コンピュータ４０は、コンピュータプログラム４３が格納された格納部４２と、そのコンピュータプログラム４３を実行するＣＰＵ４１とを具備している。コンピュータプログラム４３は、入力制御部４４、隣接不良チップ群選択部４５、平均値算出部４６、標準偏差算出部４７、閾値算出部４８、対象不良チップ群選択部４９、強制排除チップ選択部５０、ファイル生成部５１、出力制御部５２を含んでいる。

入力制御部４４は、処理装置２０からウェハマップ３を入力し、格納部４２に一時的に格納する。隣接不良チップ群選択部４５は、ウェハマップ３を参照して、複数の不良チップの中から、互いに隣接する隣接不良チップ群を複数グループ選択する。ここで、対象とする不良チップに対して、最大で、前後左右と斜めの８方向の不良チップが隣接する。即ち、１つの不良チップに隣接する不良チップは、その１つの不良チップを中心に、時計回りに前方向、右前方向、右方向、右後方向、後方向、左後方向、左方向、左前方向として、最大８個存在する。

コンピュータ４０は、複数グループにおいて隣接不良チップ群が偶発的に発生したのか、それとも何らかの生産上の不具合により発生したのかを見極める。このために、コンピュータ４０は、複数グループの隣接不良チップ群の個数に対する平均値Ａｖ、バラツキ（標準偏差σ）を求め、平均値Ａｖと標準偏差σとに基づいて閾値Ｔｈを算出する。コンピュータ４０は、その閾値Ｔｈを用いて、複数のチップの中から、強制排除チップを検索する。

まず、平均値算出部４６は、複数グループの隣接不良チップ群の個数に対して平均値を算出する。ここで、複数グループをＮグループ（Ｎは１以上の整数）とし、Ｎグループの隣接不良チップ群の個数をそれぞれＭ１、Ｍ２、…、Ｍ（Ｎ−１）、ＭＮとし、平均値をＡｖとする。この場合、平均値算出部４６は、数１により平均値Ａｖを算出する。

標準偏差算出部４７は、複数グループの隣接不良チップ群の個数に対して標準偏差を算出する。ここで、標準偏差をσとする。この場合、標準偏差算出部４７は、数２により標準偏差σを算出する。

閾値算出部４８は、平均値Ａｖと標準偏差σとに基づいて閾値を算出する。ここで、設定値をｎ（ｎは自然数）とし、閾値をＴｈとする。この場合、閾値算出部４８は、数３により、閾値Ｔｈを算出する。

設定値ｎは、ＪＩＳ−Ｚ−９０２１〜９０２３の管理図法で規定されている誤り率αに基づいて決定される。誤り率αとは、管理特性が正規分布に従うと仮定した場合に、工程が管理状態にあるときに上記の管理特性を異常であると判断する値である。正規分布に従う場合、ＡＶＥ±１×σの範囲内に全体の６８．３％、±２×σの範囲内に９５．４％、±３×σ内に９９．７％が含まれる。ＪＩＳ−Ｚ−９０２１〜９０２３に採用されている日本の管理図法では、管理線を決めるのに３σ法が採用されている。つまり、一般的に±３σ内に入るものはバラツキによって定常的に発生し、逆に外れるものは異常によって発生したものと判断できる。その時の異常の発生割合としては１００％−９９．７％＝０．３％となる。同様に、±１σ、±２σに関しては、それぞれ、１００％−６８．３％＝３１．７％、１００％−９５．４％＝４．６％となる。これにより、設定値ｎが１、２、３、…であるとき、それぞれ誤り率αは３１．７、４．６、０．３、…［％］と表される。上記の設定値ｎについては、どの程度の品質を求めるかによって決定され、ｎが小さくなるほど強制排除チップの除去率は高くなるが歩留まりは下がる。例えば、上述のように３σ法が採用され、誤り率αを０．３％以下とする場合、上記の設定値ｎとして３が用いられる。

対象不良チップ群選択部４９は、ウェハマップ３を参照して、複数グループの隣接不良チップ群の中から、その個数が閾値Ｔｈを超える対象不良チップ群を選択する。この場合、対象不良チップ群は、何らかの生産上の不具合により発生したものと考えられる。そのため、対象不良チップ群の周辺の良品チップにも不良となる要因が含まれていると思われる。一方、対象不良チップ群以外の隣接不良チップ群は、その個数が閾値Ｔｈを超えていないため、偶発的に発生したものと考えられる。そこで、強制排除チップ選択部５０は、ウェハマップ３を参照して、複数のチップの中から、対象不良チップ群に隣接するチップを強制排除チップとして選択する。

ファイル生成部５１は、上記の強制排除チップを表す強制排除チップ用ファイル６を生成する。出力制御部５２は、その強制排除チップ用ファイル６を処理装置２０に出力する。

マーキングプローバ３０は、処理装置２０から排除チップ用ファイル７を受け取る。排除チップ用ファイル７は、上述のように、排除チップと強制排除チップとを表している。マーキングプローバ３０は、排除チップ用ファイル７を参照して、複数のチップのうちの、排除チップと強制排除チップとにマーキングを施す。マーキングプローバ３０は、複数のチップに対して、マーキングが施されたチップと、それ以外のチップとに分別（分割）する。マーキングプローバ３０は、そのマーキングが施されたチップを排除する。

このように、本発明の半導体ウェハ検査装置１では、コンピュータ４０が、複数グループの隣接不良チップ群の個数に対する平均値Ａｖ、バラツキ（標準偏差σ）を求め、平均値Ａｖと標準偏差σとに基づいて閾値Ｔｈを算出する。このため、複数グループにおいて隣接不良チップ群が偶発的に発生したのか、それとも何らかの生産上の不具合により発生したのかを自動的に判断することができる。したがって、強制排除チップを検索する際、製品毎に的確な判定基準（閾値）を決定することできる。

［動作］
次に、本発明の半導体ウェハ検査装置１の動作について、図４〜図７を用いて具体的に説明する。図４は、本発明の半導体ウェハ検査装置１の動作を示すフローチャートである。図５〜図７は、ウェハマップ３を示している。また、本実施形態では、上述のように、誤り率αを０．３％以下とする場合について説明する。即ち、設定値ｎを３とする。

図５に示されるように、テスタ１０は、半導体ウェハに形成された複数のチップ２の各々に対して良品判定を施す（ステップＳ１１）。このとき、テスタ１０は、上記の良品判定を施したウェハマップ３を生成する（ステップＳ１２）。ウェハマップ３は、複数のチップ２の各々に対して良品又は不良を表している。テスタ１０は、そのウェハマップ３を処理装置２０に出力する（ステップＳ１３）。

処理装置２０において、入力制御部２４は、テスタ１０からウェハマップ３を入力し、格納部２２に一時的に格納する。同時に、転送制御部２５は、ウェハマップ３をコンピュータ４０に転送する（ステップＳ２１）。

コンピュータ４０において、入力制御部４４は、処理装置２０からウェハマップ３を入力し、格納部４２に一時的に格納する。図６に示されるように、隣接不良チップ群選択部４５は、ウェハマップ３を参照して、複数のチップ２の中から、不良を表す複数の不良チップ４を検索する。このとき、隣接不良チップ群選択部４５は、複数の不良チップ４の中から、互いに隣接する隣接不良チップ群４−１〜４−１３（Ｎ＝１３）を１３グループ選択する（ステップＳ３１）。

平均値算出部４６は、１３グループの隣接不良チップ群４−１〜４−１３の個数に対して平均値Ａｖを算出する（ステップＳ３２）。ここで、１３グループの隣接不良チップ群４−１〜４−１３の個数は、それぞれ、３、４、２、２、１６、２、３、３、２、２、２、４、９である。この場合、平均値算出部４６は、数１を用いて、
Ａｖ＝（３＋４＋２＋２＋１６＋２＋３＋３＋２＋２＋４＋９）／１３＝４
により平均値Ａｖとして４を算出する。

標準偏差算出部４７は、１３グループの隣接不良チップ群４−１〜４−１３の個数に対して標準偏差σを算出する（ステップＳ３３）。この場合、標準偏差算出部４７は、数２を用いて、
σ＝｛（３−４）＾２＋（４−４）＾２＋（２−４）＾２＋（２−４）＾２＋（１６−４）＾２＋（２−４）＾２＋（３−４）＾２＋（３−４）＾２＋（２−４）＾２＋（２−４）＾２＋（４−４）＾２＋（９−４）＾２）／１３｝＾（１／２）＝３．８４３０７６
により標準偏差σとして３．８４を算出する。

閾値算出部４８は、平均値Ａｖと標準偏差σとに基づいて閾値Ｔｈを算出する（ステップＳ３４）。この場合、閾値算出部４８は、数３と設定値ｎ（ｎ＝３）とを用いて、
Ｔｈ＝４＋３．８４×３＝１５．５
により、閾値Ｔｈとして１５．５を算出する。

図７に示されるように、対象不良チップ群選択部４９は、ウェハマップ３を参照して、１３グループの隣接不良チップ群４−１〜４−１３の中から、その個数が閾値Ｔｈを超える対象不良チップ群４−５を選択する（ステップＳ３５−ＹＥＳ）。この場合、対象不良チップ群４−５は、何らかの生産上の不具合により発生したものと考えられる。そのため、対象不良チップ群４−５の周辺の良品チップにも不良となる要因が含まれていると思われる。一方、隣接不良チップ群４−１〜４−４、４−６〜４−１３は、その個数が閾値Ｔｈを超えていないため、偶発的に発生したものと考えられる。そこで、強制排除チップ選択部５０は、ウェハマップ３を参照して、複数のチップ２の中から、対象不良チップ群４−５に隣接するチップを強制排除チップ５として選択する（ステップＳ３６）。ファイル生成部５１は、強制排除チップ５を表す強制排除チップ用ファイル６を生成し、出力制御部５２は、その強制排除チップ用ファイル６を処理装置２０に出力する（ステップＳ３７）。

処理装置２０において、ファイル生成部２６は、ウェハマップ３を参照して、複数のチップ２の中から、不良を表す複数の不良チップ４を排除チップとして検索する。また、ファイル生成部２６は、強制排除チップを表す強制排除チップ用ファイル６をコンピュータ４０から受け付け、排除チップと強制排除チップとを表す排除チップ用ファイル７を生成する（ステップＳ４１）。出力制御部２７は、その排除チップ用ファイル７をマーキングプローバ３０に出力する（ステップＳ４２）。

マーキングプローバ３０は、処理装置２０から排除チップ用ファイル７を受け取る。マーキングプローバ３０は、排除チップ用ファイル７を参照して、複数のチップのうちの、排除チップと強制排除チップとにマーキングを施す（ステップＳ５１）。マーキングプローバ３０は、複数のチップに対して、マーキングが施されたチップと、それ以外のチップとに分割する（ステップＳ５２）。マーキングプローバ３０は、そのマーキングが施されたチップを排除する（ステップＳ５３）。

ステップＳ３５において、１３グループの隣接不良チップ群４−１〜４−１３の個数が閾値Ｔｈを超えない場合がある（ステップＳ３５−ＮＯ）。この場合、隣接不良チップ群４−１〜４−１３は、偶発的に発生したものと考えられる。そこで、コンピュータ４０のファイル生成部５１は、強制排除チップが存在しない旨を表す強制排除非実行通知を生成し、出力制御部５２は、その強制排除非実行通知を処理装置２０に出力する（ステップＳ３８）。処理装置２０のファイル生成部２６は、強制排除非実行通知をコンピュータ４０から受け付け、排除チップを表す排除チップ用ファイル７を生成する（ステップＳ４１）。出力制御部２７は、その排除チップ用ファイル７をマーキングプローバ３０に出力する（ステップＳ４２）。マーキングプローバ３０は、排除チップ用ファイル７を参照して、複数のチップのうちの、排除チップにマーキングを施す（ステップＳ５１）。マーキングプローバ３０は、複数のチップに対して、マーキングが施されたチップと、それ以外のチップとに分割し（ステップＳ５２）、そのマーキングが施されたチップを排除する（ステップＳ５３）。

［効果］
本発明の半導体ウェハ検査装置１では、コンピュータ４０が、１３グループの隣接不良チップ群４−１〜４−１３の個数に対する平均値Ａｖ、バラツキ（標準偏差σ）を求め、平均値Ａｖと標準偏差σとに基づいて閾値Ｔｈを算出する。このため、１３グループにおいて隣接不良チップ群４−１〜４−１３が偶発的に発生したのか、それとも何らかの生産上の不具合により発生したのかを自動的に判定することができる。この場合、対象不良チップ群４−５は、何らかの生産上の不具合により発生したものと考えられる。そのため、対象不良チップ群４−５の周辺の良品チップにも不良となる要因が含まれていると思われる。一方、対象不良チップ群４−５以外の隣接不良チップ群４−１〜４−４、４−６〜４−１３は、その個数が閾値Ｔｈを超えていないため、偶発的に発生したものと考えられる。

本発明の半導体ウェハ検査装置１では、コンピュータ４０が平均値Ａｖと標準偏差σとに基づいて閾値Ｔｈを算出するため、強制排除チップ５を検索する際、製品毎に的確な判定基準（閾値）を決定することできる。このため、製造の成熟度などによって最適な値になるように、製品毎に閾値を予め設定しておく必要がない。また、製造の成熟度などによって最適な判定になるように、複数の判定モードを予め設定しておく必要もない。

図１は、本発明の半導体ウェハ検査装置１の構成を示すブロック図である。 図２は、本発明の半導体ウェハ検査装置１の処理装置（コンピュータ）２０の構成を示すブロック図である。 図３は、本発明の半導体ウェハ検査装置１のコンピュータ４０の構成を示すブロック図である。 図４は、本発明の半導体ウェハ検査装置１の動作を示すフローチャートである。 図５は、ウェハマップ３を示している。 図６は、ウェハマップ３を示している。 図７は、ウェハマップ３を示している。

符号の説明

１ 半導体ウェハ検査装置、
２ チップ、
３ ウェハマップ、
４ 不良チップ、排除チップ
４−１〜４−１３（Ｎ＝１３、Ｎは１以上の整数） 隣接不良チップ群、
４−５ 対象不良チップ群、
５ 強制排除チップ、
６ 強制排除チップ用ファイル、
７ 排除チップ用ファイル、
１０ テスタ、
２０ 処理装置（コンピュータ）、
２１ ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、
２２ 格納部、
２３ コンピュータプログラム、
２４ 入力制御部、
２５ 転送制御部、
２６ ファイル生成部、
２７ 出力制御部、
３０ マーキングプローバ、
４０ コンピュータ、
４１ ＣＰＵ、
４２ 格納部、
４３ コンピュータプログラム、
４４ 入力制御部、
４５ 隣接不良チップ群選択部、
４６ 平均値算出部、
４７ 標準偏差算出部、
４８ 閾値算出部、
４９ 対象不良チップ群選択部、
５０ 強制排除チップ選択部、
５１ ファイル生成部、
５２ 出力制御部、

Claims (15)

1. 半導体ウェハに形成された複数のチップの各々に対して良品判定が施されたウェハマップを生成するテスタと、
   前記ウェハマップを参照して、前記複数のチップの中から、不良を表す複数の不良チップを排除チップとして検索する処理装置と、
   前記ウェハマップを参照して、前記複数のチップの中から、強制排除チップを検索するコンピュータと、
   前記複数のチップの中から、前記排除チップと前記強制排除チップとを排除するマーキングプローバと
   を具備し、
   前記コンピュータは、
   前記複数の不良チップの中から、互いに隣接する隣接不良チップ群を複数グループ選択する隣接不良チップ選択部と、
   前記複数グループの隣接不良チップ群の個数に対して平均値を算出する平均値算出部と、
   前記複数グループの隣接不良チップ群の個数に対して標準偏差を算出する標準偏差算出部と、
   前記平均値と前記標準偏差とに基づいて閾値を算出する閾値算出部と、
   前記複数グループの隣接不良チップ群の中から、その個数が前記閾値を超える対象不良チップ群を選択する対象不良チップ群選択部と、
   前記複数のチップの中から、前記対象不良チップ群に隣接するチップを前記強制排除チップとして選択する強制排除チップ選択部と
   を具備する半導体ウェハ検査装置。
2. 前記平均値をＡｖとし、前記標準偏差をσとし、設定値をｎ（ｎは自然数）とし、閾値をＴｈとしたとき、
   前記閾値算出部は、
   

   

   により、前記閾値Ｔｈを算出する
   請求項１に記載の半導体ウェハ検査装置。
3. 前記複数グループをＮグループ（Ｎは１以上の整数）とし、前記Ｎグループの隣接不良チップ群の個数をそれぞれＭ１、Ｍ２、…、Ｍ（Ｎ−１）、ＭＮとしたとき、
   前記平均値算出部は、
   

   

   により前記平均値Ａｖを算出し、
   前記標準偏差算出部は、
   

   

   により前記標準偏差σを算出する
   請求項２に記載の半導体ウェハ検査装置。
4. 前記設定値ｎは、ＪＩＳの管理図法で規定されている誤り率αに基づいて決定される
   請求項２又は３に記載の半導体ウェハ検査装置。
5. 前記設定値ｎが１、２、３、…であるとき、それぞれ前記誤り率αは３１．７、４．６、０．３、…［％］である
   請求項４に記載の半導体ウェハ検査装置。
6. 半導体ウェハに形成された複数のチップの各々に対して良品判定が施されたウェハマップを生成するテスタと、前記ウェハマップを参照して、前記複数のチップの中から、不良を表す複数の不良チップを排除チップとして検索する処理装置と、前記複数のチップの中から、前記排除チップと強制排除チップとを排除するマーキングプローバとを具備する半導体ウェハ検査装置に適用されたコンピュータであって、
   前記ウェハマップを参照して、前記複数の不良チップの中から、互いに隣接する隣接不良チップ群を複数グループ選択する隣接不良チップ選択部と、
   前記複数グループの隣接不良チップ群の個数に対して平均値を算出する平均値算出部と、
   前記複数グループの隣接不良チップ群の個数に対して標準偏差を算出する標準偏差算出部と、
   前記平均値と前記標準偏差とに基づいて閾値を算出する閾値算出部と、
   前記ウェハマップを参照して、前記複数グループの隣接不良チップ群の中から、その個数が前記閾値を超える対象不良チップ群を選択する対象不良チップ群選択部と、
   前記ウェハマップを参照して、前記複数のチップの中から、前記対象不良チップ群に隣接するチップを前記強制排除チップとして選択する強制排除チップ選択部と
   を具備するコンピュータ。
7. 前記平均値をＡｖとし、前記標準偏差をσとし、設定値をｎ（ｎは自然数）とし、閾値をＴｈとしたとき、
   前記閾値算出部は、
   

   

   により、前記閾値Ｔｈを算出する
   請求項６に記載のコンピュータ。
8. 前記複数グループをＮグループ（Ｎは１以上の整数）とし、前記Ｎグループの隣接不良チップ群の個数をそれぞれＭ１、Ｍ２、…、Ｍ（Ｎ−１）、ＭＮとしたとき、
   前記平均値算出部は、
   

   

   により前記平均値Ａｖを算出し、
   前記標準偏差算出部は、
   

   

   により前記標準偏差σを算出する
   請求項７に記載のコンピュータ。
9. 前記設定値ｎは、ＪＩＳの管理図法で規定されている誤り率αに基づいて決定される
   請求項７又は８に記載のコンピュータ。
10. 前記設定値ｎが１、２、３、…であるとき、それぞれ前記誤り率αは３１．７、４．６、０．３、…［％］である
    請求項９に記載のコンピュータ。
11. 半導体ウェハに形成された複数のチップの各々に対して良品判定が施されたウェハマップを生成するマップ生成ステップと、
    前記ウェハマップを参照して、前記複数のチップの中から、不良を表す複数の不良チップを排除チップとして検索する排除チップ検索ステップと、
    前記ウェハマップを参照して、前記複数の不良チップの中から、互いに隣接する隣接不良チップ群を複数グループ選択する隣接不良チップ選択ステップと、
    前記複数グループの隣接不良チップ群の個数に対して平均値を算出する平均値算出ステップと、
    前記複数グループの隣接不良チップ群の個数に対して標準偏差を算出する標準偏差算出ステップと、
    前記平均値と前記標準偏差とに基づいて閾値を算出する閾値算出ステップと、
    前記ウェハマップを参照して、前記複数グループの隣接不良チップ群の中から、その個数が前記閾値を超える対象不良チップ群を選択する対象不良チップ群選択ステップと、
    前記ウェハマップを参照して、前記複数のチップの中から、前記対象不良チップ群に隣接するチップを強制排除チップとして選択する強制排除チップ選択ステップと
    前記複数のチップの中から、前記排除チップと前記強制排除チップとを排除する不良化排除ステップと
    を具備する半導体ウェハ検査方法。
12. 前記平均値をＡｖとし、前記標準偏差をσとし、設定値をｎ（ｎは自然数）とし、閾値をＴｈとしたとき、
    前記閾値算出ステップは、
    

    

    により、前記閾値Ｔｈを算出する
    請求項１１に記載の半導体ウェハ検査方法。
13. 前記複数グループをＮグループ（Ｎは１以上の整数）とし、前記Ｎグループの隣接不良チップ群の個数をそれぞれＭ１、Ｍ２、…、Ｍ（Ｎ−１）、ＭＮとしたとき、
    前記平均値算出ステップは、
    

    

    により前記平均値Ａｖを算出し、
    前記標準偏差算出ステップは、
    

    

    により前記標準偏差σを算出する
    請求項１２に記載の半導体ウェハ検査方法。
14. 前記設定値ｎは、ＪＩＳの管理図法で規定されている誤り率αに基づいて決定される
    請求項１２又は１３に記載の半導体ウェハ検査方法。
15. 前記設定値ｎが１、２、３、…であるとき、それぞれ前記誤り率αは３１．７、４．６、０．３、…［％］である
    請求項１４に記載の半導体ウェハ検査方法。

Images