CN112232012B - 半导体制程分析系统以及分析方法、计算机可读存储介质 - Google Patents
半导体制程分析系统以及分析方法、计算机可读存储介质 Download PDFInfo
- Publication number
- CN112232012B CN112232012B CN201910567316.1A CN201910567316A CN112232012B CN 112232012 B CN112232012 B CN 112232012B CN 201910567316 A CN201910567316 A CN 201910567316A CN 112232012 B CN112232012 B CN 112232012B
- Authority
- CN
- China
- Prior art keywords
- chip
- performance data
- maps
- grouping
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 127
- 238000004458 analytical method Methods 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000003860 storage Methods 0.000 title claims abstract description 8
- 235000012431 wafers Nutrition 0.000 claims abstract description 132
- 238000009826 distribution Methods 0.000 claims abstract description 119
- 230000002159 abnormal effect Effects 0.000 claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 claims abstract description 46
- 230000007547 defect Effects 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000005856 abnormality Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007405 data analysis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种半导体制程分析系统以及分析方法、计算机可读存储介质，分析方法包括：建立芯片地图库，芯片地图库包括按时间轴排序的多个芯片地图，所述时间轴表征不同批次晶圆经历同一制程的时间，针对经历同一制程的不同批次晶圆建立所述多个芯片地图，且芯片地图表征晶圆经历同一制程的时间以及对应的性能数据；基于芯片地图库，获取性能数据的分布模式；基于性能数据的分布模式，获取制程的异常情况。本发明实施例提供一种全新的分析方法，有利于提高分析效率以及分析准确率。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体制程分析系统以及分析方法、计算机可读存储介质。
背景技术
半导体制造阶段一般可分为前段制程(FEOL，Front End of Line)和后段制程(BEOL，Back End of Line)，经由前段制程和后段制程在晶圆(wafer)上形成多个具有特定集成电路的芯片(die)。
如何提高生产良率并降低生产过程中产生的异常损失，是每个半导体厂一直追求的目标。在芯片封装之前，分析晶圆上各芯片性能，有助于反馈分析半导体制程中存在的异常因素，以消除该异常因素，从而提高生产良率并降低生产过程中的异常损失。
然而，目前的半导体制程分析方法较为复杂，不利于直观的分析制程异常行为。
发明内容
本发明提供一种半导体制程分析系统以及分析方法、计算机可读存储介质，以解决现有分析过程中图表绘制工作繁琐的问题。
为解决上述问题，本发明实施例提供一种半导体制程分析方法，包括：建立芯片地图库，所述芯片地图库包括按时间轴排序的多个芯片地图，所述时间轴表征不同晶圆经历同一制程的时间，针对经历同一制程的不同批次晶圆建立所述多个芯片地图，且所述芯片地图表征晶圆经历同一制程的时间以及对应的性能数据；基于所述芯片地图库，获取所述性能数据的分布模式；基于所述性能数据的分布模式，获取所述制程的异常情况。
另外，所述基于所述性能数据的分布模式，获取所述制程的异常情况，包括：判断所述性能数据的分布模式中是否具有异常数据分布模式；当判断所述性能数据的分布模式中具有异常数据分布模式时，判定所述异常数据分布模式对应的所述制程有异常。
另外，同一批次晶圆的数量为多片，且同一批次晶圆在同一制程经过的机台为多个；所述芯片地图还表征晶圆经过的机台。
另外，所述基于所述芯片地图库、获取所述性能数据的分布模式的步骤，包括：获取同一制程的给定时间段的所有芯片地图以及相应的性能数据；采用预设的分组标准，对获取的所有芯片地图进行分组，获取多组芯片地图；获取所述多组芯片地图对应的所述性能数据的分布模式。
另外，获取所述制程的异常情况，包括：比对所述不同组芯片地图对应的所述性能数据的分布模式，获取所述制程的异常情况。
另外，所述比对所述不同组芯片地图对应的所述性能数据的分布模式的方法，包括：选取所述多组芯片地图中的至少一组作为对照组芯片地图，且所述对照组芯片地图对应具有对照组性能数据的分布模式；将其他组芯片地图对应的所述性能数据的分布模式与所述对照组性能数据的分布模式进行比对。
另外，所述预设的分组标准，包括：以时间段作为所述预设的分组标准、以不同机台作为所述预设的分组标准、或者以不同批次晶圆作为预设的分组标准。
另外，针对具有可疑情况的晶圆，采用预设的分组标准，对获取的所有芯片地图进行分组还包括：提供分组模式转换分组步骤，按照至少两种分组标准，对获取的所有芯片地图进行分组，获取多组芯片地图。
另外，所述性能数据包括良率数据、缺陷数据或者膜厚数据。
相应的，本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述半导体制程分析方法的步骤。
相应的，本发明实施例还提供一种半导体制程分析系统，包括：芯片地图库模块，用于存储芯片地图库，所述芯片地图库包括按时间轴排序的多个芯片地图，所述时间轴表征不同批次晶圆经历同一制程的时间点，所述多个芯片地图为针对经过同一制程的不同批次晶圆建立的，且所述芯片地图表征晶圆经历同一制程的时间以及对应的性能数据；获取模块，基于所述芯片地图库，获取所述性能数据的分布模式；分析判断模块，基于所述性能数据的分布模式，获取所述制程的异常情况。
另外，所述获取模块包括：第一获取单元，获取同一制程的给定时间段的所有芯片地图以及相应的性能数据；分组单元，采用预设的分组标准，对所述第一获取单元获取的所有芯片地图进行分组，获取多组芯片地图；第二获取单元，获取所述多组芯片地图对应的所述性能数据的分布模式。
另外，所述分析判断模块包括：比对获取单元，比对所述不同组芯片地图对应的所述性能数据的分布模式，获取所述制程的异常情况。
另外，所述分析判断模块还包括：对照组获取单元，选取所述多组芯片地图中的至少一组作为对照组芯片地图，且对照组芯片地图对应具有对照组性能数据的分布模式；且所述比对获取单元用于，将其他组芯片地图对应的所述性能数据的分布模式与所述对照组性能数据的分布模式进行比对。
另外，所述分析判断模块还包括：可疑晶圆获取单元，获取具有可疑情况的晶圆；分组模式转换单元，针对所述具有可疑情况的晶圆，按照至少两种分组标准，对获取的所有芯片地图进行分组，获取多组芯片地图。
与现有技术相比，本发明提供的技术方案具有以下优点：
本发明实施例提供的半导体制程分析方法的技术方案中，建立包括按时间轴排序的多个芯片地图的芯片地图库，时间轴表征不同晶圆经历同一制程的时间，相应的芯片地图表征晶圆经历同一制程的时间，也就是说，芯片地图除表征性能数据信息外还表征时间信息；基于该芯片地图库，获取性能数据的分布模式，相应的该性能数据的分布模式和时间相关；然后基于性能数据的分布模式，获取制程的异常情况。由于性能数据的分布模式与时间相关，可以根据芯片地图库直观的获取不同批次晶圆的芯片地图对应的性能数据，也可以根据芯片地图库直观的获取同一批次晶圆不同时间点的芯片地图对应的性能数据，进而获取制程的异常情况。
也就是说，采用本发明实施例提供的分析方法，减少了图表制作工作量以及资料比对工作量，从而提高了分析效率；且避免了图表中难以体现性能数据相近的性能数据分布状况的问题，本发明实施例的分析方法能够对性能数据相近的性能数据分布进行分析，有助于提高分析准确率；此外，由于不同批次晶圆的芯片地图可以直观获得，避免了现有“需要在各lot之间切换芯片地图来检视性能数据的分布情况”的问题，从而提高分析效率。
另外，获取同一制程的给定时间段的所有芯片地图以及相应的性能数据；采用预设的分组标准，对获取的所有芯片地图进行分组，获取多组芯片地图；获取所述多组芯片地图对应的所述性能数据的分布模式。将芯片地图进行分组，有利于快速的获取制程异常情况。
另外，比对所述不同组芯片地图对应的所述性能数据的分布模式的方法，包括：选取所述多组芯片地图中的至少一组作为对照组芯片地图，且所述对照组芯片地图对应具有对照组性能数据的分布模式；将其他组芯片地图对应的所述性能数据的分布模式与所述对照组性能数据的分布模式进行比对。通过设置对照组，有利于进一步的提高分析效率。
另外，针对具有可疑情况的晶圆，采用预设的分组标准，对获取的所有芯片地图进行分组还包括：提供分组模式转换分组步骤，按照至少两种分组标准，对获取的所有芯片地图进行分组，获取多组芯片地图。如此，能够从多个角度对制程异常情况进行分析，有利于进一步的提高分析效率以及准确率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本发明一实施例提供的半导体制程分析方法的流程示意图；
图2为本发明实施例提供的一种芯片地图库的示意图；
图3为本发明实施例提供的另一种芯片地图库的示意图；
图4为本发明实施例提供的又一种芯片地图库的示意图；
图5为本发明实施例提供的半导体制程分析系统的功能模块示意图。
具体实施方式
由背景技术可知，目前的半导体制程分析方法复杂。
分析发现，目前的半导体制程分析方法基于对传统二维的芯片地图系统进行分析，以单批次(lot)晶圆为主，支持该批次晶圆所有可以显示于芯片地图系统的数据。且为了获知不同时间的芯片良率情况，良率分析主要是依靠抓取量测数值产生图表比对的方式进行，因而图表制备工作繁琐，增加了使用者的工作时间；同时，针对多个量测数据相近的分布状况不宜通过图表体现，增加了良率分析难度；此外，不同批次的晶圆经历同一制程(process)时的所处时间点不同，针对经过同一制程的不同批次芯片，使用者需要自行获取图表，并在各批次对应图表之间切换，利用切换前后的芯片地图来检视量测数据的分布状态，难以直观的进行制程异常行为的分析。
为解决上述问题，本发明提供一种半导体制程分析方法，建立芯片地图库，且芯片地图库包括按时间轴排序的多个芯片地图，针对经过同一制程的不同批次晶圆建立多个芯片地图，且所述芯片地图表征晶圆经历同一制程的时间以及对应的性能数据；然后基于芯片地图库，获取性能数据的分布模式；基于性能数据的分布模式，获取在该制程下的芯片性能异常情况。透过将经过同一制程的芯片地图以时间轴排序方式，能够快速进行芯片图形模式分析，获取芯片地图的性能数据的分布模式，用以协助判断是否是此制程有异常导致性能下降；并且，减少了图表制作繁复工作以及资料比对工作，进而大幅减少了使用者的工作时间，有助于提高效率。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1为本发明一实施例提供的半导体制程分析方法的流程示意图。
参考图1，半导体制程分析方法包括：
步骤S1、建立芯片地图库，芯片地图库包括按时间轴排序的多个芯片地图，时间轴表征不同晶圆经历同一制程的时间，针对经历同一制程的不同批次晶圆建立多个芯片地图，且芯片地图表征经历同一制程的时间以及对应的性能数据。
其中，性能数据为在半导体制程中需要关注的性能参数，例如，性能数据可以为良率(yield)数据、缺陷(defect)数据或者膜厚数据。也就是说，可以根据实际情况，合理选择建立的芯片地图表征的性能数据。本实施例中，以芯片地图表征的性能数据为良率数据为例，良率数据可以为晶圆中经测试合格的芯片数量与晶圆中有效芯片数量的比值。
不同批次晶圆经历同一制程时的时间点不同，也就说，不同批次晶圆处在同一制程的时间点不同，举例来说，前一批次晶圆经历同一制程的时间点靠前，后一批次晶圆经历同一制程的时间点靠后。按时间轴排序指的是，按照晶圆经历同一制程的时间点的先后进行排序。
同一制程表示，不同批次晶圆经历同一道工艺步骤。需要说明的是，同一批次的晶圆数量可以为一片，也可以为多片；相应的，当同一批次的晶圆数量为一片时，同一批次晶圆在同一制程经过一个机台(chamber)；当同一批次的晶圆的数量为多个片时，同一批次晶圆在同一制程经过的机台也可以为多个。
可以理解的是，同一批次晶圆的数量为多片，且同一批次晶圆在同一制程经过的机台可以为多个；所述芯片地图还表征：晶圆经过的机台。如此，有利于分析同一批次晶圆中引起芯片性能异常的机台情况。
图2为本发明实施例提供的一种芯片地图库的示意图。为了便于对比说明，图2中列出了10个芯片地图，且沿X方向排列的第一行芯片地图表征不同时间点的晶圆经过第一机台(CHA)对应的多个芯片地图，沿X方向排列的第二行芯片地图表征同一批次中其他晶圆经过第二机台(CHB)对应的多个芯片地图。
结合参考图2，第一行芯片地图中最左端的芯片地图表征晶圆经历同一制程的时间最早，沿+X方向上芯片地图表征晶圆经历同一制程的时间依次推后，即第一行芯片地图按照时间轴排序。第二行地图具有同样按时间轴排序的规律。
为了进一步说明，在每一芯片地图下方均以文字标示出了该芯片地图表征的参数，可以理解的是，实际上从芯片地图可以直观获取这些参数信息。具体地：文字中第一行表示芯片地图对应晶圆所处的批次以及片数，举例来说“Lot2第1片”表示该晶圆为第2批次第1片晶圆；文字中第二行表示芯片地图对应晶圆经历同一制程的时间，举例来说“7/1，23:00”表示该晶圆在7月1日23:00经历该制程；文字中第三行表示芯片地图对应的性能数据，举例来说“45％”表示该芯片地图对应晶圆的良率数据为45％。
步骤S2、基于芯片地图库，获取性能数据的分布模式。
根据芯片地图库建立规则可知，本实施例中提供的芯片地图库具有按照时间轴排序的对制程进行检视的功能。
举例来说，在给定时间段内对于同一机台而言，可以基于芯片地图库，获得该制程该机台，在给定时间段的芯片地图以及相应的性能数据。如图2中，第一行芯片地图为第一机台在给定时间段的芯片地图以及相应的良率数据，第二行芯片地图为第二机台在给定时间段的芯片地图以及相应的良率数据。
可以获取的性能数据的分布模式包括：不同批次晶圆在给定时间段内经历同一机台的多个芯片地图表示的性能数据的分布模式；同一批次晶圆在给定时间段内经历不同机台的多个芯片地图表示的性能数据的分布模式。
本实施例中，基于芯片地图库、获取性能数据的分布模式的步骤，包括：获取同一制程的给定时间段的所有芯片地图以及相应的性能数据；采用预设的分组标准，对获取的所有芯片地图进行分组，获取多组芯片地图；获取多组芯片地图对应的性能数据分布的模式。
其中，可以以时间段作为预设的分组标准，例如将第一时间段内的所有芯片地图划分为第一组，将第二时间段内的所有芯片地图划分为第二组。还可以以不同机台作为预设的分组标准，例如将经历第一机台的所有芯片地图划分为第一组，将经历第二机台的所有芯片地图划分为第二组。还可以以不同批次晶圆作为预设的分组标准，例如，将同一批次晶圆中经历不同机台的芯片地图划分为不同组，或者，将不同批次晶圆中处于不同时间段的芯片地图划分为不同组。
采用将芯片地图进行分组的方式，有利于提高对芯片地图的分析效率。且比对不同组的芯片地图的性能数据模式，更有利于快速找到制程的异常情况。
步骤S3、基于性能数据的分布模式，获取制程的异常情况。
具体地，基于性能数据的分布模式，获取制程的异常情况，方法可以包括：判断性能数据的分布模式中是否有异常分布模式；当判断性能数据的分布模式中有异常数据分布模式时，判定该异常数据分布模式对应的制程有异常。
本实施例中，异常数据分布模式可以为良率数据下降。相应的，可以根据显示良率下降的异常数据分布模式，协助判断是否该制程有异常导致良率下降。
结合参考图2，第一行最后一个芯片地图的良率数据为15％，良率偏低，该良率数据在第一行芯片地图的良率数据中属于异常数据，为了证明是否是第一机台CHA有问题，则找出给定时间段经过第一机台的所有晶圆对应的芯片地图，发现性能数据分布模式均显示良率偏低，且随着时间的推移逐渐降低第一机台对应的芯片地图具有异常数据分布模式。为了进一步证明是否第一机台CHA有问题，则找出相同批次的经过第二机台CHB的所有晶圆对应的芯片地图，发现性能数据分布模式均显示良率偏高。因此，可以有效的证明，该制程中的第一机台CHA有异常，是导致良率偏低的主要原因。
基于性能数据的分布模式，获取制程的异常情况，方法还可以包括：判断性能数据的分布模式中是否有相同分布模式；并判断是否有相同分布模式的晶圆都具有良率数据偏低或偏高的问题，以此协助分析是否该制程有异常。
结合参考图2，第一行的芯片地图的性能数据分布模式相同，可以认定均具有良率数据偏低的问题，可以作为该制程的第一机台有异常的参考依据；第二行的芯片地图的性能数据分布模式相同，可以认定均具有良率高的分布模式，可以认为该制程的第二机台无异常的参考依据。
更具体的，在将芯片地图进行分组，获取多组芯片地图时，获取制程的异常情况的方法为：比对不同组芯片地图对应的性能数据的分布模式，获取制程的异常情况。举例来说，参考图2，可以将第一行芯片地图划分为一组芯片地图，将第二行芯片地图划分为另一组芯片地图；两组芯片地图的性能数据分布模式明显不同，因而可以获知制程的第一机台可能有异常。
为了更快速的获取确认制程的异常情况，比对不同组芯片地图对应的性能数据的分布模式的方法，还可以包括：选取多组芯片地图中的至少一组作为对照组芯片地图，且对照组芯片地图对应具有对照组性能数据的分布模式；将其他组芯片地图对应的性能数据的分布模式与对照组性能数据的分布模式进行比对，以获取制程的异常情况。
通常的，对照组性能数据的分布模式为显示晶圆质量符合要求的分布模式，例如，对照组性能数据的分布模式为显示良率数据合格的分布模式。可以理解的是，对照组性能数据的分布模式也可以为显示晶圆质量不符合要求的分布模式。
针对具有可疑情况的晶圆，为了更准确的分析出导致该可疑情况的制程异常情况，采用预设的分组标准，对获取的所有芯片地图进行分组还包括：提供分组模式转换分组步骤，按照至少两种分组标准，对获取的所有芯片地图进行分组，获取多组芯片地图。如此，有利于从多个角度分析，找到导致该可疑情况的具体制程异常情况。可疑情况通常指该晶圆对应的芯片地图显示的性能数据不符合要求。
举例来说，结合参考图2，以第一行最后一个芯片地图对应的晶圆具有可疑情况为例，该晶圆为可疑晶圆，该芯片地图为可疑芯片地图。
按照一种分组标准，将经历第一机台CHA的多个芯片地图按照给定时间段进行分组，获取多组芯片地图，将该可疑晶圆对应的芯片地图划分为处于给定时间段中较晚时间段的一组芯片地图内；若随着时间的推移经历第一机台CHA的芯片地图的性能数据分布模式显示良率越来越低，则说明第一机台CHA可能存在问题。
按照另一种分组标准，将5批次的不同晶圆(即同一批次的晶圆)对应的多个芯片地图按照不同机台进行分组，获取多组芯片地图；若同一批次他晶圆对应机台的芯片地图的性能数据分布模式均显示良率偏高，则说明良率低的该可疑晶圆对应的第一机台CHA可能存在问题。
按照再一种分组标准，将不同批次晶圆中经历第一机台CHA的多个芯片地图按照批次不同进行分组，获取多组芯片地图；若其他批次晶圆中经历第一机台CHA的芯片地图的性能数据分布模式均显示良率偏低，则可以进一步的佐证该第一机台CHA存在问题。
结合多种分组标准进行分析，可以更为准确的得出导致该可疑晶圆良率低的具体制程异常情况。
可以理解的是，由于芯片地图库包括按照时间轴排序的多个芯片地图，那么，针对出现可疑情况的芯片地图，能够加上时间序列搜寻关联的所有芯片地图情况，从而提高对制程异常情况分析的准确性。其中，关联可以是同一机台的前后时间上相关联，可以是同一批次的不同机台相关联。
需要说明的是，本实施例中以性能数据为良率数据作为示例进行详细说明的，在其他实施例中，性能数据也可以为缺陷数据或者膜厚数据，相应判断影响缺陷的制程因素或者影响膜厚的制程因素。以下将对性能数据为缺陷数据或者膜厚数据的分析方法进行简单说明。
图3为本发明实施例提供的另一种芯片地图库的示意图，性能数据为缺陷数据。
参考图3，以第一行最后一个芯片地图对应的晶圆具有可疑情况为例，该晶圆对应的缺陷数据较高，相应的该晶圆为可疑晶圆，该芯片地图为可疑芯片地图。其中，每一芯片地图下方第三行表示芯片地图对应的性能数据，举例来说“30”表示该芯片地图对应晶圆的缺陷数据为30个，该晶圆具有30个defect。按照一种分组标准，经经历第一机台CHA的多个芯片地图按照给定时间段进行分组，获取多组芯片地图，将该可疑晶圆对应的芯片地图划分为处于给定时间段中较晚时间段的一组芯片地图内；若随着时间的推移经历第一机台CHA的芯片地图的性能数据分布模式显示缺陷越来越多，则说明第一机台CHA可能存在问题。
按照另一种分组标准，将5批次的不同晶圆(即同一批次的晶圆)对应的多个芯片地图按照不同机台进行分组，获取多组芯片地图；若同一批次其他晶圆对应机台的芯片地图的性能数据分布模式均显示缺陷较少，则说明缺陷较多的该可疑晶圆对应的第一机台CHA可能存在问题。
按照再一种分组标准，将不同批次晶圆中经历第一机台CHA的多个芯片地图按照批次不同进行分组，获取多组芯片地图；若其他批次晶圆中经历第一机台CHA的芯片地图的性能数据分布模式均显示缺陷较多，则可以进一步的佐证该第一机台CHA存在问题。
结合多种分组标准进行分析，以更为准确的得出导致该可疑晶圆缺陷多的具体制程异常情况。
图4为本发明实施例提供的又一种芯片地图库的示意图，性能数据为膜厚数据，且膜厚数据反映膜层厚度均匀性，膜厚数据越小膜层厚度均匀性越好。
参考图4，以第一行最后一个芯片地图对应的晶圆具有可疑情况为例，该晶圆对应的膜厚数据较大，相应的该晶圆为膜厚均匀性差的可疑晶圆，该芯片地图为可疑芯片地图。其中，每一芯片地图下方第三行表示芯片地图对应的性能数据，举例来说“15”表示该芯片地图对应晶圆的膜厚数据为15，膜厚数据越大说明膜厚均匀性越差，膜厚数据越小说明膜厚均匀性越好。
按照一种分组标准，经经历第一机台CHA的多个芯片地图按照给定时间段进行分组，获取多组芯片地图，将该可疑晶圆对应的芯片地图划分为处于给定时间段中较晚时间段的一组芯片地图内；若随着时间的推移经历第一机台CHA的芯片地图的性能数据分布模式显示膜厚数据越来越大，则说明第一机台CHA可能存在问题。
按照另一种分组标准，将5批次的不同晶圆(即同一批次的晶圆)对应的多个芯片地图按照不同机台进行分组，获取多组芯片地图；若同一批次其他晶圆对应机台的芯片地图的性能数据分布模式均显示膜厚数据较小，则说明该可疑晶圆对应的第一机台CHA可能存在问题。
按照再一种分组标准，将不同批次晶圆中经历第一机台CHA的多个芯片地图按照批次不同进行分组，获取多组芯片地图；若其他批次晶圆中经历第一机台CHA的芯片地图的性能数据分布模式均显示膜厚数据较大，则可以进一步的佐证该第一机台CHA存在问题。
结合多种分组标准进行分析，以更为准确的得出导致该可疑晶圆膜厚均匀性差的具体制程异常情况。
本发明实施例提供的半导体制程分析方法，芯片地图除表征性能数据外还表征时间，将芯片地图库由被动式的提供分析佐证信息的辅助工具转变为主动式的提供分析辅助工具，使得分析过程不再受到由于芯片地图不表征时间信息而带来的需要制作图表后再比对的限制；因而能够快速进行芯片地图的性能数据分析，减少图表制作以及资料比对工作量，减少使用者工作时间，提高分析效率。并且，由于减少了图表制作工作量，避免了图表制作带来的分析误差，从而有助于提高分析准确率。
相应的，本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述半导体制程分析方法的步骤。相应的，本发明实施例还提供一种半导体制程分析系统，可用于实现上述半导体制程分析方法。图5为本发明实施例提供的半导体制程分析系统的功能模块示意图。
参考图5，本实施例提供的半导体制程分析系统，包括：芯片地图库模块101，用于存储芯片地图库，所述芯片地图库包括按时间轴排序的多个芯片地图，所述时间轴表征不同批次晶圆经历同一制程的时间点，所述多个芯片地图为针对经过同一制程的不同批次晶圆建立的，且所述芯片地图表征晶圆经历同一制程的时间以及对应的性能数据；分析模块102，基于所述芯片地图库，获取所述性能数据的分布模式；分析判断模块103，基于所述性能数据的分布模式，获取所述制程的异常情况。
以下将结合附图对本实施例提供的半导体制程分析系统进行详细说明。需要说明的是，与前一实施例相同或相应的部分，可参考前述实施例的相应说明，以下将不做详细赘述。
分析判断模块103可用于，判断性能数据的分布模式中是否具有异常数据分布模式；当判断性能数据的分布模式中具有异常数据分布模式时，判定异常数据分布模式对应的制程有异常。
获取模块102包括：第一获取单元112，获取同一制程的给定时间段的所有芯片地图以及相应的性能数据；分组单元122，采用预设的分组标准，对第一获取单元112获取的所有芯片地图进行分组，获取多组芯片地图；第二获取单元132，获取多组芯片地图对应的性能数据的分布模式。
相应的，分析判断模块103包括：比对获取单元113，比对所述不同组芯片地图对应的所述性能数据的分布模式，获取所述制程的异常情况。
本实施例中，为了更快速更准确的得出分析结果，分析判断模块103还可以包括：对照组获取单元123，选取多组芯片地图中的至少一组作为对照组芯片地图，且对照组芯片地图对应具有对照组性能数据的分布模式；且比对获取单元113用于，将其他组芯片地图对应的性能数据的分布模式与对照组性能数据的分布模式进行比对。
并且，本实施例中，半导体制程分析系统针对具有可疑情况的晶圆，还可以提供分组模式转换功能，可以针对具有不同分组标准的多组芯片地图进行分析，获取相应的制程异常情况。具体地，分析判断模块103还包括：可疑晶圆获取单元133，获取具有可疑情况的晶圆；分组模式转换单元134，针对具有可疑情况的晶圆，按照至少两种分组标准，对获取的所有芯片地图进行分组，获取多组芯片地图。
本实施例提供的半导体制程分析系统，提供对包含时间信息的制程进行检视的功能，能够获得该制程在给定时间段的芯片地图以及性能数据，省去了图表制作步骤，有利于更快速更准确的对制程异常情况进行分析。
此外，还可以进行分组比对的方式，用以快速分析确认制程异常情况。且针对具有可疑情况的芯片地图，可提供分组模式转换功能，有利于进一步的提高分析速度以及准确率。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (11)
1.一种半导体制程分析方法，其特征在于，包括：
建立芯片地图库，所述芯片地图库包括按时间轴排序的多个芯片地图，所述时间轴表征不同晶圆经历同一制程的时间，针对经历同一制程的不同批次晶圆建立所述多个芯片地图，且所述芯片地图表征晶圆经历同一制程的时间以及对应的性能数据；
基于所述芯片地图库，获取所述性能数据的分布模式；
基于所述性能数据的分布模式，获取所述制程的异常情况；
所述基于所述芯片地图库、获取所述性能数据的分布模式的步骤，包括：获取同一制程的给定时间段的所有芯片地图以及相应的性能数据；采用预设的分组标准，对获取的所有芯片地图进行分组，获取多组芯片地图；获取所述多组芯片地图对应的所述性能数据的分布模式；
获取所述制程的异常情况，包括：比对所述不同组芯片地图对应的所述性能数据的分布模式，获取所述制程的异常情况。
2.如权利要求1所述的半导体制程分析方法，其特征在于，所述基于所述性能数据的分布模式，获取所述制程的异常情况，包括：判断所述性能数据的分布模式中是否具有异常数据分布模式；当判断所述性能数据的分布模式中具有异常数据分布模式时，判定所述异常数据分布模式对应的所述制程有异常。
3.如权利要求1所述的半导体制程分析方法，其特征在于，同一批次晶圆的数量为多片，且同一批次晶圆在同一制程经过的机台为多个；所述芯片地图还表征晶圆经过的机台。
4.如权利要求1所述的半导体制程分析方法，其特征在于，所述比对所述不同组芯片地图对应的所述性能数据的分布模式的方法，包括：选取所述多组芯片地图中的至少一组作为对照组芯片地图，且所述对照组芯片地图对应具有对照组性能数据的分布模式；将其他组芯片地图对应的所述性能数据的分布模式与所述对照组性能数据的分布模式进行比对。
5.如权利要求1所述的半导体制程分析方法，其特征在于，所述预设的分组标准，包括：以时间段作为所述预设的分组标准、以不同机台作为所述预设的分组标准、或者以不同批次晶圆作为预设的分组标准。
6.如权利要求5所述的半导体制程分析方法，其特征在于，针对具有可疑情况的晶圆，采用预设的分组标准，对获取的所有芯片地图进行分组还包括：提供分组模式转换分组步骤，按照至少两种分组标准，对获取的所有芯片地图进行分组，获取多组芯片地图。
7.如权利要求1所述的半导体制程分析方法，其特征在于，所述性能数据包括良率数据、缺陷数据或者膜厚数据。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-7任一项所述的半导体制程分析方法的步骤。
9.一种半导体制程分析系统，其特征在于，包括：
芯片地图库模块，用于存储芯片地图库，所述芯片地图库包括按时间轴排序的多个芯片地图，所述时间轴表征不同批次晶圆经历同一制程的时间点，所述多个芯片地图为针对经过同一制程的不同批次晶圆建立的，且所述芯片地图表征晶圆经历同一制程的时间以及对应的性能数据；
获取模块，基于所述芯片地图库，获取所述性能数据的分布模式；
分析判断模块，基于所述性能数据的分布模式，获取所述制程的异常情况；
所述获取模块包括：第一获取单元，获取同一制程的给定时间段的所有芯片地图以及相应的性能数据；分组单元，采用预设的分组标准，对所述第一获取单元获取的所有芯片地图进行分组，获取多组芯片地图；第二获取单元，获取所述多组芯片地图对应的所述性能数据的分布模式；
所述分析判断模块包括：比对获取单元，比对所述不同组芯片地图对应的所述性能数据的分布模式，获取所述制程的异常情况。
10.如权利要求9所述的半导体制程分析系统，其特征在于，所述分析判断模块还包括：对照组获取单元，选取所述多组芯片地图中的至少一组作为对照组芯片地图，且对照组芯片地图对应具有对照组性能数据的分布模式；所述比对获取单元用于，将其他组芯片地图对应的所述性能数据的分布模式与所述对照组性能数据的分布模式进行比对。
11.如权利要求9所述的半导体制程分析系统，其特征在于，所述分析判断模块还包括：可疑晶圆获取单元，获取具有可疑情况的晶圆；分组模式转换单元，针对所述具有可疑情况的晶圆，按照至少两种分组标准，对获取的所有芯片地图进行分组，获取多组芯片地图。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910567316.1A CN112232012B (zh) | 2019-06-27 | 2019-06-27 | 半导体制程分析系统以及分析方法、计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910567316.1A CN112232012B (zh) | 2019-06-27 | 2019-06-27 | 半导体制程分析系统以及分析方法、计算机可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112232012A CN112232012A (zh) | 2021-01-15 |
| CN112232012B true CN112232012B (zh) | 2022-04-26 |
Family
ID=74110928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910567316.1A Active CN112232012B (zh) | 2019-06-27 | 2019-06-27 | 半导体制程分析系统以及分析方法、计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112232012B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116631885A (zh) * | 2022-02-14 | 2023-08-22 | 长鑫存储技术有限公司 | 晶圆分析方法及晶圆分析装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1137013A2 (en) * | 2000-03-21 | 2001-09-26 | Nec Corporation | Semiconductor memory production system and method |
| JP2001273793A (ja) * | 2000-03-27 | 2001-10-05 | Hiroshima Nippon Denki Kk | 半導体生産システム及び半導体装置の生産方法 |
| CN1501434A (zh) * | 2002-11-14 | 2004-06-02 | 旺宏电子股份有限公司 | 连续异常缺陷快速警示系统及方法 |
| TWI229915B (en) * | 2004-02-13 | 2005-03-21 | Taiwan Semiconductor Mfg | Method and system for analyzing wafer yield against uses of a semiconductor tool |
| CN102655186A (zh) * | 2011-03-04 | 2012-09-05 | 英稳达科技股份有限公司 | 记录太阳能晶片制程履历的方法及系统 |
| CN103903998A (zh) * | 2012-12-24 | 2014-07-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体工艺的检测方法和检测系统 |
| JP2014167417A (ja) * | 2013-02-28 | 2014-09-11 | Toshiba Corp | 異常検出方法、プログラムおよび異常検出装置 |
| CN106298582A (zh) * | 2015-05-15 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 制程异常诊断系统及方法 |
-
2019
- 2019-06-27 CN CN201910567316.1A patent/CN112232012B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1137013A2 (en) * | 2000-03-21 | 2001-09-26 | Nec Corporation | Semiconductor memory production system and method |
| JP2001273793A (ja) * | 2000-03-27 | 2001-10-05 | Hiroshima Nippon Denki Kk | 半導体生産システム及び半導体装置の生産方法 |
| CN1501434A (zh) * | 2002-11-14 | 2004-06-02 | 旺宏电子股份有限公司 | 连续异常缺陷快速警示系统及方法 |
| TWI229915B (en) * | 2004-02-13 | 2005-03-21 | Taiwan Semiconductor Mfg | Method and system for analyzing wafer yield against uses of a semiconductor tool |
| CN102655186A (zh) * | 2011-03-04 | 2012-09-05 | 英稳达科技股份有限公司 | 记录太阳能晶片制程履历的方法及系统 |
| CN103903998A (zh) * | 2012-12-24 | 2014-07-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体工艺的检测方法和检测系统 |
| JP2014167417A (ja) * | 2013-02-28 | 2014-09-11 | Toshiba Corp | 異常検出方法、プログラムおよび異常検出装置 |
| CN106298582A (zh) * | 2015-05-15 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 制程异常诊断系统及方法 |
Non-Patent Citations (2)
| Title |
|---|
| Uncovered the "hidden real defect" masked by "other anomaly seen" through deep dive FA in wafer fabrication;Angela Teo等;《IEEE》;20171009;1-5 * |
| 基于EMMI技术的GaAs多功能芯片的失效分析;周舟等;《电子与封装》;20181120(第11期);42-45 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112232012A (zh) | 2021-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105223914B (zh) | 管控机台生产数据的系统及其方法 | |
| CN108598013B (zh) | 一种晶圆的测试方法 | |
| CN112967942B (zh) | 晶圆测试方法和装置、计算机存储介质及计算机设备 | |
| US20150235415A1 (en) | Wafer test data analysis method | |
| CN105702595A (zh) | 晶圆的良率判断方法以及晶圆合格测试的多变量检测方法 | |
| US6580960B1 (en) | System and method for finding an operation/tool combination that causes integrated failure in a semiconductor fabrication facility | |
| JP2002043386A (ja) | 半導体製造施設内の欠陥を有する装置を探し出すシステムと方法 | |
| CN110968984B (zh) | 集成电路工艺分析系统及分析方法 | |
| CN112232012B (zh) | 半导体制程分析系统以及分析方法、计算机可读存储介质 | |
| US20080033589A1 (en) | Data mining to detect performance quality of tools used repetitively in manufacturing | |
| CN117272122B (zh) | 晶圆异常的共性分析方法及装置、可读存储介质、终端 | |
| CN110874086B (zh) | 基于半导体量测参数的评估方法、装置和终端设备 | |
| US9904660B1 (en) | Nonparametric method for measuring clustered level of time rank in binary data | |
| CN108242411B (zh) | 用于管控线上缺陷的方法和系统 | |
| JP4925200B2 (ja) | 半導体ウェハ検査装置 | |
| US6828776B2 (en) | Method for analyzing defect inspection parameters | |
| CN111239174A (zh) | 晶圆检测方法 | |
| JP2002323924A (ja) | 不良装置検出方法、不良装置検出装置、プログラム及び製品の製造方法 | |
| US7137085B1 (en) | Wafer level global bitmap characterization in integrated circuit technology development | |
| CN118070198B (zh) | 测试异常的分析方法及装置、可读存储介质、终端 | |
| US10274942B2 (en) | Method for determining abnormal equipment in semiconductor manufacturing system and program product | |
| CN113359007B (zh) | 晶圆测试图的显示方法及系统 | |
| CN107306406B (zh) | 邻区自动优化方法及装置 | |
| CN117690817B (zh) | 一种直线缺陷的识别方法及系统 | |
| US9905483B2 (en) | Adaptive value capture for process monitoring |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |