CN108598013B - 一种晶圆的测试方法 - Google Patents

一种晶圆的测试方法 Download PDF

Info

Publication number
CN108598013B
CN108598013B CN201810355979.2A CN201810355979A CN108598013B CN 108598013 B CN108598013 B CN 108598013B CN 201810355979 A CN201810355979 A CN 201810355979A CN 108598013 B CN108598013 B CN 108598013B
Authority
CN
China
Prior art keywords
tested
chip
test
wafer
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810355979.2A
Other languages
English (en)
Other versions
CN108598013A (zh
Inventor
赵志香
李强
李海琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201810355979.2A priority Critical patent/CN108598013B/zh
Publication of CN108598013A publication Critical patent/CN108598013A/zh
Application granted granted Critical
Publication of CN108598013B publication Critical patent/CN108598013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种晶圆的测试方法，应用于晶圆中的芯片单元的检测，其中，测试方法包括以下步骤：步骤S1、判断是否存在未比对的芯片单元；若否，待测晶圆测试结束，退出；步骤S2、晶圆探测工具用以探测获取芯片单元的芯片信息并将芯片信息发送至测试工具；步骤S3、测试工具将芯片信息与待测集合中的每个待测试的芯片单元的标准地址信息进行比对以形成比对结果；若比对结果一致，则测试工具将调用与待测试的芯片单元的对应的测试项对当前的待测试芯片单元执行测试，以获得测试结果并返回步骤S1。其技术的有益效果在于，不仅操作简单方便而且灵活性强，替代了传统方式建control map的种种复杂繁琐过程，提高了测试效率。

Description

一种晶圆的测试方法
技术领域
本发明涉及半导体制备技术领域，尤其涉及一种晶圆的测试方法。
背景技术
集成电路测试，是保证集成电路性能、质量的关键环节之一，而工程诊断测试是集成电路测试的首要环节。而Control map(控制图)在工程诊断测试中尤为重要，它所设定的控制分布图决定被测Die(芯片单元)的地址分布，随着工程诊断的复杂多样性，对controlmap的复杂多样性也提出了更复杂多样的要求。
在现有的测试中control map的建立需要借助测试机台软件进行人工建立control map，通过建立的control map来选择被测Die的位置分布，但是这种操作方式存在以下缺陷：不仅耗费时间长而且对操作人员有一定的专业要求；
耗时长，建立control map 80％以上为人工操作，一张普通的control map至少耗时15分钟，复杂度高的比如100000ea以上Die，要耗费～5Hr以上，该方法适用于对目标Die无特殊地址要求的需求，比如半片或整片wafer的测试；但对于有特定需求的Die，如果从100000ea Die的wafer中纯手工挑选某些特定die进行工程诊断分析，对工程人员是个极大的挑战。
灵活性差，一张工程control map只为某特定需求定制，当需求在不断变化时，需要根据需求建立其相应control map，当需求不断增多时control map的建立需求会倍增，通常情况下一个项目在研发阶段至少要建几十到上百张control map，耗费机时的同时也对control map的管理提出了一定的要求。
测试条目固定，传统测试中通过手工建立wafer map来选中被测Die，这些被测Die只能执行固定flow的测试条目，如果一次测试中想要对被测Die进行灵活筛选以便执行不同分支flow，在当前传统方式建立的control map选Die方式中是无法实现的。
发明内容
针对现有技术中通过人工创建control map对晶圆执行测试存在的上述问题，现提供一种旨在提高测试效率克服芯片单元测试项目单一的测试方法。
具体技术方案如下：
一种晶圆的测试方法，应用于晶圆中的芯片单元的检测，其中，提供一待测晶圆，于所述待测晶圆中预先定义多个待测试的芯片单元以形成一待测集合，并获取所述待测集合中所述待测试的芯片单元的标准地址信息；
每个所述待测试的芯片单元至少对应一个标准测试项；
提供一晶圆探测工具，用以检测获取所述待测晶圆上的所述芯片单元的芯片信息；
提供一测试工具；
所述测试方法包括以下步骤：
步骤S1、判断是否存在未比对的所述芯片单元；
若否，所述待测晶圆测试结束，退出；
步骤S2、所述晶圆探测工具用以探测获取所述芯片单元的所述芯片信息并将所述芯片信息发送至所述测试工具；
步骤S3、所述测试工具将所述芯片信息与所述待测集合中的每个所述待测试的芯片单元的所述标准地址信息进行比对以形成比对结果；
若所述比对结果一致，则所述测试工具将调用与所述待测试的芯片单元的对应的所述测试项对当前的所述待测试芯片单元执行测试，以获得测试结果并返回步骤S1。
优选的，所述标准地址信息表示所述芯片单元在所述待测晶圆的中的标准位置坐标；
所述测试工具获取的所述芯片信息中包括当前的所述芯片单元的当前位置坐标；
在所述步骤S3中，将所述芯片信息中的所述当前位置坐标与所述标准位置坐标进行比对以形成所述比对结果；
若所述比对结果一致，则所述测试工具将调用与所述待测试的芯片单元的对应的所述测试项对当前的所述待测试芯片单元执行测试。
优选的，所述测试工具提供一操作界面，所述操作界面用以获取外部输入的关于所述待测试的芯片单元的所述标准地址信息，并将获取的所述标准地址信息形成一预定格式的文件保存。
优选的，所述晶圆探测工具为探针板设备。
优选的，所述测试工具提供一预设算法，通过所述预设算法对所述文件进行解析以获取所述测试集合中每个所述待测试的芯片单元的所述标准地址信息。
优选的，所述测试项用以对所述芯片单元的电性参数进行测试。
优选的，所述测试工具提供一默认测试项，当所述比对结果不一致时所述测试工具调用所述默认测试项对当前的所述芯片单元执行测试。
上述技术方案具有如下优点或有益效果：不仅操作简单方便而且灵活性强，替代了传统方式建control map的种种复杂繁琐过程，提高了测试效率。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明一种晶圆的测试方法的实施例的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明的技术方案中包括一种晶圆的测试方法。
一种晶圆的测试方法的实施例，应用于晶圆中的芯片单元的检测，其中，提供一待测晶圆，于待测晶圆中预先定义多个待测试的芯片单元以形成一待测集合，并获取待测集合中待测试的芯片单元的标准地址信息；
每个待测试的芯片单元至少对应一个标准测试项；
提供一晶圆探测工具，用以检测获取待测晶圆上的芯片单元的芯片信息；
提供一测试工具；
如图1所示，测试方法包括以下步骤：
步骤S1、判断是否存在未比对的芯片单元；
若否，待测晶圆测试结束，退出；
步骤S2、晶圆探测工具用以探测获取芯片单元的芯片信息并将芯片信息发送至测试工具；
步骤S3、测试工具将芯片信息与待测集合中的每个待测试的芯片单元的标准地址信息进行比对以形成比对结果；
若比对结果一致，则测试工具将调用与待测试的芯片单元的对应的测试项对当前的待测试芯片单元执行测试，以获得测试结果并返回步骤S1。
针对现有技术中对晶圆执行测试时，需要根据测试的芯片单元创建控制图上传，进而根据控制图对待测晶圆上的芯片单元执行测试存在的测试效率低，对每一次的测试任务均需要创建控制图存在的不便。
本发明中，通过预先定义需要测试的芯片单元，以及与之对应的测试项，通过探测工具实时的探测待测晶圆的芯片单元，将获取的芯片单元的芯片信息与待测试的芯片单元的标准地址信息进行比对，若比对结果一致，则调用待测试的芯片单元的测试项对当前的芯片单元执行测试以获得测试结果。
本发明中的测试方法应用可以简易地、随时随地、自由地选择任何Die作为control map测试特性诊断组合，并且不同Die组合可以自由执行不同的Flow(测试项)。
在一种较优的实施方式中，标准地址信息表示芯片单元在待测晶圆的中的标准位置坐标；
测试工具获取的芯片信息中包括当前的芯片单元的当前位置坐标；
在步骤S3中，将芯片信息中的当前位置坐标与标准位置坐标进行比对以形成比对结果；
若比对结果一致，则测试工具将调用与待测试的芯片单元的对应的测试项对当前的待测试芯片单元执行测试。
在一种较优的实施方式中，测试工具提供一操作界面，操作界面用以获取外部输入的关于待测试的芯片单元的标准地址信息，并将获取的标准地址信息形成一预定格式的文件保存。
上述技术方案中，操作人员只需将待测试的芯片单元标准地址信息即Die坐标输入相应的固定格式的文本文件中；
该格式支持文本自带的快捷工具，即使输入信息量过大也不会因此带来过多的工作量，大大节省了建control map过程中的复杂环节。在一种较优的实施方式中，晶圆探测工具为探针板设备。
在一种较优的实施方式中，测试工具提供一预设算法，通过预设算法对文件进行解析以获取测试集合中每个待测试的芯片单元的标准地址信息。
在一种较优的实施方式中，测试项用以对芯片单元的电性参数进行测试。
上述技术方案中，采用预定格式的文件保存，可实现，可读性强，采用标准的坐标赋值方式，对操作人员无特殊要求；
执行时间短，操作人员面对不同测试Die诊断需求时，只需维护一张固定格式的Die坐标输入文件即可，执行该项操作的时间基本可忽略不计。
占用空间小，以纯文本方式存储Die坐标信息，当面对众多不同测试Die需求时，仅需维护一张坐标输入文件即可，无论从空间上还是管理维护上都简洁明了。
灵活性强，从算法上实现了一次执行，可实现选择和非选择Die执行各自独立flow的突破，打破了原始control map中一次touch down只能执行一条flow的禁锢，这对那些被测Die数量多(10万颗以上)某些Die又需要插入额外flow item进行特殊特性分析，并且对Die的扎针次数有严格要求的特殊情况来说具有重大意义。
在一种较优的实施方式中，测试工具提供一默认测试项，当比对结果不一致时测试工具调用默认测试项对当前的芯片单元执行测试。
上述技术方案中，默认测试项可预先进行定义设置，其主要测试芯片单元的电性参数。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (7)

1.一种晶圆的测试方法，应用于晶圆中的芯片单元的检测，其特征在于，提供一待测晶圆，于所述待测晶圆中预先定义多个待测试的芯片单元以形成一待测集合，并获取所述待测集合中所述待测试的芯片单元的标准地址信息；
每个所述待测试的芯片单元至少对应一个标准测试项；
提供一晶圆探测工具，用以检测获取所述待测晶圆上的所述芯片单元的芯片信息；
提供一测试工具；
所述测试方法包括以下步骤：
步骤S1、判断是否存在未比对的所述芯片单元；
若否，所述待测晶圆测试结束，退出；
步骤S2、所述晶圆探测工具用以探测获取所述芯片单元的所述芯片信息并将所述芯片信息发送至所述测试工具；
步骤S3、所述测试工具将所述芯片信息与所述待测集合中的每个所述待测试的芯片单元的所述标准地址信息进行比对以形成比对结果；
若所述比对结果一致，则所述测试工具将调用与所述待测试的芯片单元的对应的所述测试项对当前的所述待测试芯片单元执行测试，以获得测试结果并返回步骤S1。
2.根据权利要求1所述的测试方法，其特征在于，所述标准地址信息表示所述芯片单元在所述待测晶圆的中的标准位置坐标；
所述测试工具获取的所述芯片信息中包括当前的所述芯片单元的当前位置坐标；
在所述步骤S3中，将所述芯片信息中的所述当前位置坐标与所述标准位置坐标进行比对以形成所述比对结果；
若所述比对结果一致，则所述测试工具将调用与所述待测试的芯片单元的对应的所述测试项对当前的所述待测试芯片单元执行测试。
3.根据权利要求1所述的测试方法，其特征在于，所述测试工具提供一操作界面，所述操作界面用以获取外部输入的关于所述待测试的芯片单元的所述标准地址信息，并将获取的所述标准地址信息形成一预定格式的文件保存。
4.根据权利要求1所述的测试方法，其特征在于，所述晶圆探测工具为探针板设备。
5.根据权利要求3所述的测试方法，其特征在于，所述测试工具提供一预设算法，通过所述预设算法对所述文件进行解析以获取所述测试集合中每个所述待测试的芯片单元的所述标准地址信息。
6.根据权利要求1所述的测试方法，其特征在于，所述测试项用以对所述芯片单元的电性参数进行测试。
7.根据权利要求1所述的测试方法，其特征在于，所述测试工具提供一默认测试项，当所述比对结果不一致时所述测试工具调用所述默认测试项对当前的所述芯片单元执行测试。
CN201810355979.2A 2018-04-19 2018-04-19 一种晶圆的测试方法 Active CN108598013B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810355979.2A CN108598013B (zh) 2018-04-19 2018-04-19 一种晶圆的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810355979.2A CN108598013B (zh) 2018-04-19 2018-04-19 一种晶圆的测试方法

Publications (2)

Publication Number Publication Date
CN108598013A CN108598013A (zh) 2018-09-28
CN108598013B true CN108598013B (zh) 2021-03-05

Family

ID=63613338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810355979.2A Active CN108598013B (zh) 2018-04-19 2018-04-19 一种晶圆的测试方法

Country Status (1)

Country Link
CN (1) CN108598013B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112710942A (zh) * 2021-03-24 2021-04-27 上海伟测半导体科技股份有限公司 晶圆区域性问题的分析系统及方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109741784B (zh) * 2018-12-29 2021-06-11 西安紫光国芯半导体有限公司 一种存储器晶圆测试方法
CN112445694A (zh) * 2019-08-29 2021-03-05 杭州广立微电子股份有限公司 一种用于制定测试配置文件的工具及其应用
CN112271147A (zh) * 2020-10-22 2021-01-26 上海华岭集成电路技术股份有限公司 一种芯片信息校验的方法
CN112255531B (zh) * 2020-12-23 2021-03-26 上海伟测半导体科技股份有限公司 一种测试机匹配检测系统及其方法
CN113075521A (zh) * 2021-03-03 2021-07-06 上海伟测半导体科技股份有限公司 一种93k测试机与待测产品的匹配性检测系统及其检测方法
CN114416514B (zh) * 2022-03-25 2022-06-24 南京伟测半导体科技有限公司 一种基于测试封装Mapping自动检查校验方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280515A (zh) * 2015-10-22 2016-01-27 上海华虹宏力半导体制造有限公司 测试芯片制造过程中电荷累积的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102032961B1 (ko) * 2012-10-31 2019-10-17 삼성디스플레이 주식회사 실리콘 기판 결정화 방법
CN104239591B (zh) * 2013-06-24 2017-10-24 上海华虹宏力半导体制造有限公司 虚拟化电特性优化测试方法
CN104422864B (zh) * 2013-08-21 2017-10-24 上海华虹宏力半导体制造有限公司 晶圆测试中实现位置对准的确认方法
KR102151574B1 (ko) * 2014-05-19 2020-09-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법
CN105574029B (zh) * 2014-10-16 2019-03-26 上海华虹宏力半导体制造有限公司 掩膜板设计中划片槽结构设计的检查方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280515A (zh) * 2015-10-22 2016-01-27 上海华虹宏力半导体制造有限公司 测试芯片制造过程中电荷累积的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112710942A (zh) * 2021-03-24 2021-04-27 上海伟测半导体科技股份有限公司 晶圆区域性问题的分析系统及方法
CN112710942B (zh) * 2021-03-24 2021-06-08 上海伟测半导体科技股份有限公司 晶圆区域性问题的分析系统及方法

Also Published As

Publication number Publication date
CN108598013A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
CN108598013B (zh) 一种晶圆的测试方法
CN112839323A (zh) 蓝牙设备的测试方法、装置、终端和计算机可读存储介质
CN104881364A (zh) 应用于安卓系统的自动化测试方法及系统
CN104717337A (zh) 一种批量测试手机应用的方法及其使用的设备
US11893838B2 (en) Vehicle electronic repair and diagnostic system and method
JP2017188115A (ja) プログラム作成支援装置、プログラム作成支援装置の制御方法、およびプログラム作成支援装置の制御プログラム
CN110543300B (zh) 汽车仪表自动化测试脚本自动生成方法及工具
CN106569943A (zh) 一种机台设备的硬件测试方法和硬件测试系统
TW200401205A (en) Data analysis method and apparatus therefor
CN104123397A (zh) Web页面的自动化测试装置及方法
CN111176995A (zh) 一种基于大数据测试用例的测试方法和测试系统
CN111181790A (zh) 自动化测试脚本快速生成方法、装置、设备和存储介质
CN110704252A (zh) 一种基于云端动态管理的自动测试装置和测试方法
WO2016011732A1 (zh) 线路诊断方法及装置
CN211669544U (zh) 测试系统
CN115080342A (zh) 一种电源板卡试验数据自动处理方法及系统
CN114218078A (zh) 一种ui页面测试方法、装置、设备及可读存储介质
JP2014123832A (ja) 移動通信端末試験装置及び移動通信端末試験方法
CN106405430B (zh) 锂离子电池在线检测转换控制设备、系统及方法
CN107102938B (zh) 测试脚本的更新方法及装置
CN104614637A (zh) 线束智能测试机微电脑自学习方法
CN106546900B (zh) 一种通过CodeOption实现自动化测试方法
CN114325156B (zh) 一种对车载仪表外发的多路复用信号的测试系统及方法
CN112232012A (zh) 半导体制程分析系统以及分析方法、计算机可读存储介质
JP2020102684A (ja) 移動端末試験装置とそのテストケース抽出方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant