CN112710942A - 晶圆区域性问题的分析系统及方法 - Google Patents

晶圆区域性问题的分析系统及方法 Download PDF

Info

Publication number
CN112710942A
CN112710942A CN202110310750.9A CN202110310750A CN112710942A CN 112710942 A CN112710942 A CN 112710942A CN 202110310750 A CN202110310750 A CN 202110310750A CN 112710942 A CN112710942 A CN 112710942A
Authority
CN
China
Prior art keywords
failure
test
points
test points
positions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110310750.9A
Other languages
English (en)
Other versions
CN112710942B (zh
Inventor
杨恭乾
路峰
高大会
闻国涛
骈文胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Weice Semiconductor Technology Co ltd
Original Assignee
Shanghai Weice Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Weice Semiconductor Technology Co ltd filed Critical Shanghai Weice Semiconductor Technology Co ltd
Priority to CN202110310750.9A priority Critical patent/CN112710942B/zh
Publication of CN112710942A publication Critical patent/CN112710942A/zh
Application granted granted Critical
Publication of CN112710942B publication Critical patent/CN112710942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Abstract

本发明揭示了一种晶圆区域性问题的分析系统及方法。本发明提供的晶圆区域性问题的分析系统包括失效抓取模块，抓取每个测试点的失效情况；失效模型模块，具有设定的失效模型；失效模型匹配模块，根据所抓取的每个测试点的失效情况，与所述失效模型进行匹配，当获得匹配时，输出对应的多个测试点的位置和失效代码；待处理模块，根据所述多个测试点的位置，获得在所述多个测试点周围区域测试通过的点的位置，列为有风险的测试点。本发明使得测试通过的点更稳定，避免功能性分析滞后，提高了良率。

Description

晶圆区域性问题的分析系统及方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种晶圆区域性问题的分析系统及方法。
背景技术
目前集成电路制造工艺的日新月异，晶圆直径达到了 300mm，管芯的线条达 60nm或更微细、芯片面积更小，一枚晶圆上可以制作万个以上管芯；对管芯的测试由测试系统和探针台 (Prober) 通过及时紧密的配合共同完成，通过晶圆测试对所有管芯的性能进行测试分析，结果主要是:失效的管芯和合格的管芯、或需要修复的管芯；为了满足先进的工艺和自动化的要求，现在除了用墨点来区分管芯的好与坏，最为重要是反映晶圆状况的Map图，该 Map 图是探针台在测试过程中自动生成的。
半导体测试工艺属于半导体产业的关键领域，半导体测试包括CP(CircuitProbe)测试，CP(Circuit Probe)测试也称晶圆测试(晶圆 test)，是半导体器件后道封装测试的第一步，目的是将晶圆中的不良芯片挑选出来。
通常，在晶圆测试步骤中，就需要对所述芯片进行电性测试，以确保在封装之前，晶圆上的芯片是合格产品，因此晶圆测试是提高半导体器件良率的关键步骤之一。但是现有的晶圆测试机不稳定，误判率高，所以晶圆测试稳定性问题一直是困扰晶圆厂生产的主要矛盾问题之一，如果将不准确的测试数据提供给客户，最终会给芯片制造者带来信誉和经济损失，所以产品的测试稳定性问题亟待解决。
发明内容
本发明的目的在于，提供一种晶圆区域性问题的分析系统及方法，以使得测试通过的点更稳定，避免功能性分析滞后，提高良率。
为解决上述技术问题，根据本发明的第一方面，提供一种晶圆区域性问题的分析系统，包括：
失效抓取模块，抓取每个测试点的失效情况；
失效模型模块，具有设定的失效模型；
失效模型匹配模块，根据所抓取的每个测试点的失效情况，与所述失效模型进行匹配，当获得匹配时，输出对应的多个测试点的位置和失效代码；
待处理模块，根据所述多个测试点的位置，获得在所述多个测试点周围区域测试通过的点的位置，列为有风险的测试点。
可选的，所述失效模型包括：X轴连续、Y轴连续、四邻域和八邻域。
根据本发明的第二方面，提供一种晶圆区域性问题的分析方法，包括：
抓取每个测试点的失效情况；
根据所抓取的每个测试点的失效情况，与失效模型进行匹配，当获得匹配时，输出失效类别、对应的多个测试点的位置和失效代码；
根据所述多个测试点的位置，获得在所述多个测试点周围区域测试通过的点的位置，列为有风险的测试点。
可选的，所述失效模型包括X轴连续。
可选的，设测试点A（x，y）、B（x+1，y）、……、M（x+m，y），4≤m≤9，若测试点A至测试点M皆为测试失效的点，则与X轴连续获得匹配，输出失效类别为X轴失效，测试点的位置为A（x，y）、B（x+1，y）、……、M（x+m，y）。
可选的，所述失效模型包括Y轴连续。
可选的，设测试点A（x，y）、B（x，y+1）、……、M（x，y+m），4≤m≤9，若测试点A至测试点M皆为测试失效的点，则与Y轴连续获得匹配，输出失效类别为Y轴失效，测试点的位置为A（x，y）、B（x，y+1）、……、M（x，y+m）。
可选的，所述失效模型包括四邻域。
可选的，设测试点A（x，y）、B（x+1，y）、C（x-1，y）、D（x，y+1）、E（x，y-1），若测试点A至测试点E皆为测试失效的点，则与四邻域获得匹配，输出失效类别为四邻域失效，测试点的位置为A（x，y）、B（x+1，y）、C（x-1，y）、D（x，y+1）、E（x，y-1）。
可选的，所述失效模型包括八邻域。
可选的，设测试点A（x，y）， B（x，y+1），C（x，y-1），D（x-1，y），E（x+1，y），F（x-1，y+1），G（x+1，y+1），H（x-1，y-1），I（x+1，y-1），若测试点A至测试点I皆为测试失效的点，则与八邻域获得匹配，输出失效类别为八邻域失效，测试点的位置为A（x，y）， B（x，y+1），C（x，y-1），D（x-1，y），E（x+1，y），F（x-1，y+1），G（x+1，y+1），H（x-1，y-1），I（x+1，y-1）。
与现有技术相比，本发明提供的系统分析过程简单，通过解析晶圆图的每个失效点及其坐标，然后罗列出不同的失效类型，从而快速定位晶圆中处于失效点周围的测试通过的点，列为有风险的测试点，可进一步关注和分析，能够有效诊断晶圆区域性问题，避免可能有风险的测试点被通过，避免更大的损失。
附图说明
图1为本发明一实施例中晶圆区域性问题的分析系统的结构框图；
图2为本发明一实施例中四邻域的示意图；
图3为本发明一实施例中八邻域的示意图；
图4为本发明一实施例中晶圆区域性问题的分析方法的流程图。
具体实施方式
下面将结合示意图对本发明的晶圆区域性问题的分析系统及方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1所示，本发明实施例提供一种晶圆区域性问题的分析系统，包括：
失效抓取模块，抓取每个测试点的失效情况；
失效模型模块，具有设定的失效模型；
失效模型匹配模块，根据所抓取的每个测试点的失效情况，与所述失效模型进行匹配，当获得匹配时，输出对应的多个测试点的位置和失效代码；
待处理模块，根据所述多个测试点的位置，获得在所述多个测试点周围区域测试通过的点的位置，列为有风险的测试点。
在一个实施例中，所述失效模型包括：X轴连续、Y轴连续、四邻域和八邻域。
具体的，所述X轴连续指的是，在晶圆图（map）中，可以划分为XY坐标系，当Y轴固定，X轴连续失效多个点，时，认定为X轴连续。
例如，可以是X轴连续5~10个点。设测试点A（x，y）、B（x+1，y）、……、M（x+m，y），4≤m≤9，若点A-M皆失效，即为X轴连续。
进一步的，本发明实施例以连续6个点为例，则X轴连续具体是X轴连续6个点失效。
具体的，所述Y轴连续指的是，在晶圆图（map）中，可以划分为XY坐标系，当X轴固定，Y轴连续失效多个点，时，认定为Y轴连续。
例如，可以是Y轴连续5~10个点。设测试点A（x，y）、B（x，y+1）、……、M（x，y+m），4≤m≤9，若点A-M皆失效，即为Y轴连续。
进一步的，本发明实施例以连续6个点为例，则Y轴连续具体是Y轴连续6个点失效。
对于四邻域，定义如下：
以a为中心的任何开区间称为点a的邻域，记作U(a)，
设δ是任一正数，则在开区间（a-δ，a+δ）就是点a的一个邻域，这个邻域称为点a的δ邻域，记作U(a,δ)，即U(a,δ)={x|a-δ<x<a+δ}。点a称为这邻域的中心，δ称为这邻域的半径。
a的δ邻域去掉中心a后，称为点a的去心δ邻域，把开区间（a-δ，a）称为a的左δ邻域，把开区间（a，a+δ）称为a的右δ邻域。
设A是拓扑空间(X,τ)的一个子集，点x∈A。如果存在集合U，满足①U是开集，即U∈τ，②点x∈U，③U是A的子集，则称点x是A的一个内点，并称A是点x的一个邻域。若A是开（闭）集，则称为开（闭）邻域。
请参考图2，设测试点A（x，y）、B（x+1，y）、C（x-1，y）、D（x，y+1）、E（x，y-1），所以点A的四个邻域是点B、点C、点D和点E，若测试点A至测试点E皆为测试失效的点，则即为四邻域失效。
请参考图3，设测试点A（x，y）， B（x，y+1），C（x，y-1），D（x-1，y），E（x+1，y），F（x-1，y+1），G（x+1，y+1），H（x-1，y-1），I（x+1，y-1），所以点A的八个邻域是点B、点C、点D、点E、点F、点G、点H和点I，若测试点A至测试点I皆为测试失效的点，则即为八邻域失效。
所述待处理模块，能够根据所述多个测试点的位置，尤其是如上文所记载的多种失效模型的各个点，将失效模型的多个测试点周围区域测试通过的点的位置列为有风险的测试点。
例如，将X轴连续的6个点周围两圈的测试点列为有风险的测试点。对于其他类型的失效模型，也可以列出周围两圈的测试点。
进一步的，也可以只列出一圈，或者3圈。
根据上述系统，请参考图4，本发明实施例还提供一种晶圆区域性问题的分析方法，包括：
步骤S101：抓取每个测试点的失效情况；
步骤S102：根据所抓取的每个测试点的失效情况，与失效模型进行匹配，当获得匹配时，输出失效类别、对应的多个测试点的位置和失效代码；
步骤S103：根据所述多个测试点的位置，获得在所述多个测试点周围区域测试通过的点的位置，列为有风险的测试点。
具体的，对于步骤S101，可以借助于测试设备直接获得，例如从测试的累加文件里获得。也就是说，失效抓取模块可以直接从测试结果中提取数据。
对于步骤S102，所述失效模型包括X轴连续、Y轴连续、四邻域和八邻域。
在一个实施例中，设测试点A（x，y）、B（x+1，y）、……、M（x+m，y），4≤m≤9，若测试点A至测试点M皆为测试失效的点，则与X轴连续获得匹配，输出失效类别为X轴失效，测试点的位置为A（x，y）、B（x+1，y）、……、M（x+m，y）。
失效代码可以根据实际情况进行设定，例如，针对X轴连续6个点失效，可以是失效1，失效2，失效3，失效4，失效5，失效6。
在一个实施例中，设测试点A（x，y）、B（x，y+1）、……、M（x，y+m），4≤m≤9，若测试点A至测试点M皆为测试失效的点，则与Y轴连续获得匹配，输出失效类别为Y轴失效，测试点的位置为A（x，y）、B（x，y+1）、……、M（x，y+m）。
失效代码可以根据实际情况进行设定，例如，针对Y轴连续6个点失效，可以是失效1，失效2，失效3，失效4，失效5，失效6。
在一个实施例中，设测试点A（x，y）、B（x+1，y）、C（x-1，y）、D（x，y+1）、E（x，y-1），若测试点A至测试点E皆为测试失效的点，则与四邻域获得匹配，输出失效类别为四邻域失效，测试点的位置为A（x，y）、B（x+1，y）、C（x-1，y）、D（x，y+1）、E（x，y-1）。
失效代码可以根据实际情况进行设定，例如，可以是失效1，失效2，失效3，失效4，失效5。
在一个实施例中，设测试点A（x，y）， B（x，y+1），C（x，y-1），D（x-1，y），E（x+1，y），F（x-1，y+1），G（x+1，y+1），H（x-1，y-1），I（x+1，y-1），若测试点A至测试点I皆为测试失效的点，则与八邻域获得匹配，输出失效类别为八邻域失效，测试点的位置为A（x，y）， B（x，y+1），C（x，y-1），D（x-1，y），E（x+1，y），F（x-1，y+1），G（x+1，y+1），H（x-1，y-1），I（x+1，y-1）。
失效代码可以根据实际情况进行设定，例如，可以是失效1，失效2，失效3，失效4，失效5，失效6，失效7，失效8，失效9。
对于步骤S103：可以将失效点周边的连续两圈列为有风险的测试点。
此外，可以只设置1圈，也可以设置3圈。
进一步的，对于被列为有风险的测试点，可以根据实际需要，进行另行检测分析，以避免出现更大的问题。
本发明能够根据测试情况，实时的进行统计和分析，可支持每片晶圆上多达20万个测试点的分析，从而能够快速进行筛选和预警。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种晶圆区域性问题的分析系统，其特征在于，包括：
失效抓取模块，抓取每个测试点的失效情况；
失效模型模块，具有设定的失效模型；
失效模型匹配模块，根据所抓取的每个测试点的失效情况，与所述失效模型进行匹配，当获得匹配时，输出对应的多个测试点的位置和失效代码；
待处理模块，根据所述多个测试点的位置，获得在所述多个测试点周围区域测试通过的点的位置，列为有风险的测试点。
2.如权利要求1所述的晶圆区域性问题的分析系统，其特征在于，所述失效模型包括：X轴连续、Y轴连续、四邻域和八邻域。
3.一种晶圆区域性问题的分析方法，其特征在于，包括：
抓取每个测试点的失效情况；
根据所抓取的每个测试点的失效情况，与失效模型进行匹配，当获得匹配时，输出失效类别、对应的多个测试点的位置和失效代码；
根据所述多个测试点的位置，获得在所述多个测试点周围区域测试通过的点的位置，列为有风险的测试点。
4.如权利要求3所述的晶圆区域性问题的分析方法，其特征在于，所述失效模型包括X轴连续。
5.如权利要求4所述的晶圆区域性问题的分析方法，其特征在于，设测试点A（x，y）、B（x+1，y）、……、M（x+m，y），4≤m≤9，若测试点A至测试点M皆为测试失效的点，则与X轴连续获得匹配，输出失效类别为X轴失效，测试点的位置为A（x，y）、B（x+1，y）、……、M（x+m，y）。
6.如权利要求3所述的晶圆区域性问题的分析方法，其特征在于，所述失效模型包括Y轴连续。
7.如权利要求6所述的晶圆区域性问题的分析方法，其特征在于，设测试点A（x，y）、B（x，y+1）、……、M（x，y+m），4≤m≤9，若测试点A至测试点M皆为测试失效的点，则与Y轴连续获得匹配，输出失效类别为Y轴失效，测试点的位置为A（x，y）、B（x，y+1）、……、M（x，y+m）。
8.根据权利要求3所述的晶圆区域性问题的分析方法，其特征在于，所述失效模型包括四邻域。
9.如权利要求8所述的晶圆区域性问题的分析方法，其特征在于，设测试点A（x，y）、B（x+1，y）、C（x-1，y）、D（x，y+1）、E（x，y-1），若测试点A至测试点E皆为测试失效的点，则与四邻域获得匹配，输出失效类别为四邻域失效，测试点的位置为A（x，y）、B（x+1，y）、C（x-1，y）、D（x，y+1）、E（x，y-1）。
10.如权利要求3所述的晶圆区域性问题的分析方法，其特征在于，所述失效模型包括八邻域。
11.如权利要求10所述的晶圆区域性问题的分析方法，其特征在于，设测试点A（x，y），B（x，y+1），C（x，y-1），D（x-1，y），E（x+1，y），F（x-1，y+1），G（x+1，y+1），H（x-1，y-1），I（x+1，y-1），若测试点A至测试点I皆为测试失效的点，则与八邻域获得匹配，输出失效类别为八邻域失效，测试点的位置为A（x，y）， B（x，y+1），C（x，y-1），D（x-1，y），E（x+1，y），F（x-1，y+1），G（x+1，y+1），H（x-1，y-1），I（x+1，y-1）。
CN202110310750.9A 2021-03-24 2021-03-24 晶圆区域性问题的分析系统及方法 Active CN112710942B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110310750.9A CN112710942B (zh) 2021-03-24 2021-03-24 晶圆区域性问题的分析系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110310750.9A CN112710942B (zh) 2021-03-24 2021-03-24 晶圆区域性问题的分析系统及方法

Publications (2)

Publication Number Publication Date
CN112710942A true CN112710942A (zh) 2021-04-27
CN112710942B CN112710942B (zh) 2021-06-08

Family

ID=75550199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110310750.9A Active CN112710942B (zh) 2021-03-24 2021-03-24 晶圆区域性问题的分析系统及方法

Country Status (1)

Country Link
CN (1) CN112710942B (zh)

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0606805A1 (fr) * 1992-12-31 1994-07-20 STMicroelectronics S.A. Procédé de test de puces de circuit intégré et dispositif intégré correspondant
TW418478B (en) * 1998-07-20 2001-01-11 Major R & D Inc Method for measuring number of yield loss chips and number of poor chips by type due to defect of semiconductor chips
TW466657B (en) * 2000-06-23 2001-12-01 Promos Technologies Inc Method for calculating the yield loss
TW529114B (en) * 2002-01-22 2003-04-21 Promos Technologies Inc Method for confirming test function of wafer testing machine
CN1453842A (zh) * 2002-04-24 2003-11-05 裕沛科技股份有限公司 球阵列式测试卡
CN1779935A (zh) * 2004-11-02 2006-05-31 台湾积体电路制造股份有限公司 导电凸块测试装置与测试方法
US20080054261A1 (en) * 2006-09-06 2008-03-06 Samsung Electronics Co., Ltd. Semiconductor package having test pads on top and bottom substrate surfaces and method of testing same
CN101140307A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 自动目检方法
CN101777518A (zh) * 2009-01-13 2010-07-14 中芯国际集成电路制造(上海)有限公司 改善栅氧化层整合性参数的方法
CN101894775A (zh) * 2009-05-19 2010-11-24 中芯国际集成电路制造(上海)有限公司 尖峰热处理设备稳定性的检测方法
CN101996991A (zh) * 2009-08-25 2011-03-30 精准类比有限责任公司 可快速测试的圆片以及圆片测试方法
TW201122505A (en) * 2009-12-25 2011-07-01 Ssu-Pin Ma Fast testing wafer and wafer testing method
CN103163442A (zh) * 2013-03-22 2013-06-19 无锡中星微电子有限公司 一种晶圆测试方法
CN203519776U (zh) * 2013-09-03 2014-04-02 苏州创瑞机电科技有限公司 Cmos晶圆自动测试直针自动测试插座
CN104483616A (zh) * 2014-12-29 2015-04-01 上海华虹宏力半导体制造有限公司 晶圆测试芯片状态图的分类方法
CN205049696U (zh) * 2015-09-23 2016-02-24 深圳市星火辉煌系统工程有限公司 微型显示芯片的生产检测系统
CN105931977A (zh) * 2016-05-25 2016-09-07 上海华力微电子有限公司 一种暗场缺陷检测设备自对准工艺窗口的校正方法
CN207280850U (zh) * 2017-09-25 2018-04-27 上海伟测半导体科技有限公司 一种自动油墨打点器
CN108919083A (zh) * 2018-06-08 2018-11-30 上海华岭集成电路技术股份有限公司 一种提高Serdes IP晶圆测试效率的方法
CN110494853A (zh) * 2017-01-26 2019-11-22 维纳米技术公司 芯片嵌入式印刷电路板和制造方法
CN112397410A (zh) * 2020-12-08 2021-02-23 晶芯成(北京)科技有限公司 一种晶圆失效的分析方法及系统
CN108598013B (zh) * 2018-04-19 2021-03-05 上海华力微电子有限公司 一种晶圆的测试方法

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0606805A1 (fr) * 1992-12-31 1994-07-20 STMicroelectronics S.A. Procédé de test de puces de circuit intégré et dispositif intégré correspondant
TW418478B (en) * 1998-07-20 2001-01-11 Major R & D Inc Method for measuring number of yield loss chips and number of poor chips by type due to defect of semiconductor chips
TW466657B (en) * 2000-06-23 2001-12-01 Promos Technologies Inc Method for calculating the yield loss
TW529114B (en) * 2002-01-22 2003-04-21 Promos Technologies Inc Method for confirming test function of wafer testing machine
CN1453842A (zh) * 2002-04-24 2003-11-05 裕沛科技股份有限公司 球阵列式测试卡
CN1779935A (zh) * 2004-11-02 2006-05-31 台湾积体电路制造股份有限公司 导电凸块测试装置与测试方法
CN101140307A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 自动目检方法
US20080054261A1 (en) * 2006-09-06 2008-03-06 Samsung Electronics Co., Ltd. Semiconductor package having test pads on top and bottom substrate surfaces and method of testing same
CN101777518A (zh) * 2009-01-13 2010-07-14 中芯国际集成电路制造(上海)有限公司 改善栅氧化层整合性参数的方法
CN101894775A (zh) * 2009-05-19 2010-11-24 中芯国际集成电路制造(上海)有限公司 尖峰热处理设备稳定性的检测方法
CN101996991A (zh) * 2009-08-25 2011-03-30 精准类比有限责任公司 可快速测试的圆片以及圆片测试方法
TW201122505A (en) * 2009-12-25 2011-07-01 Ssu-Pin Ma Fast testing wafer and wafer testing method
CN103163442A (zh) * 2013-03-22 2013-06-19 无锡中星微电子有限公司 一种晶圆测试方法
CN203519776U (zh) * 2013-09-03 2014-04-02 苏州创瑞机电科技有限公司 Cmos晶圆自动测试直针自动测试插座
CN104483616A (zh) * 2014-12-29 2015-04-01 上海华虹宏力半导体制造有限公司 晶圆测试芯片状态图的分类方法
CN205049696U (zh) * 2015-09-23 2016-02-24 深圳市星火辉煌系统工程有限公司 微型显示芯片的生产检测系统
CN105931977A (zh) * 2016-05-25 2016-09-07 上海华力微电子有限公司 一种暗场缺陷检测设备自对准工艺窗口的校正方法
CN110494853A (zh) * 2017-01-26 2019-11-22 维纳米技术公司 芯片嵌入式印刷电路板和制造方法
CN207280850U (zh) * 2017-09-25 2018-04-27 上海伟测半导体科技有限公司 一种自动油墨打点器
CN108598013B (zh) * 2018-04-19 2021-03-05 上海华力微电子有限公司 一种晶圆的测试方法
CN108919083A (zh) * 2018-06-08 2018-11-30 上海华岭集成电路技术股份有限公司 一种提高Serdes IP晶圆测试效率的方法
CN112397410A (zh) * 2020-12-08 2021-02-23 晶芯成(北京)科技有限公司 一种晶圆失效的分析方法及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
V. N. SEKHAR 等: "Reliability and failure analysis study of multi-die embedded micro wafer level packages", 《2010 12TH ELECTRONICS PACKAGING TECHNOLOGY CONFERENCE》 *
黄珺: "晶圆失效图形自动识别系统在ULSI良率管理中的应用研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Also Published As

Publication number Publication date
CN112710942B (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
US6766208B2 (en) Automatic production quality control method and system
JP2009010405A (ja) 局所的外れ値の検出のための方法および装置
US10866281B2 (en) System and method to diagnose integrated circuit
CN102520332B (zh) 晶圆测试装置及方法
EP1593083A2 (en) Methods and apparatus for data analysis
US20190259140A1 (en) Semiconductor wafer measurement method and system
JP2002043386A (ja) 半導体製造施設内の欠陥を有する装置を探し出すシステムと方法
CN113900869A (zh) 一种芯片测试数据判断方法、装置、存储介质及测试方法
KR20030051064A (ko) 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템
JPH113244A (ja) 検査結果解析装置及び解析方法並びに解析プログラムを記録した記録媒体
CN111653500A (zh) 判断晶圆良率损失的方法
CN112710942B (zh) 晶圆区域性问题的分析系统及方法
US20050009218A1 (en) Test method and test apparatus for semiconductor device
US20050231190A1 (en) [auto-recovery wafer testing apparatus and wafer testing method]
CN111146106A (zh) 一种快速筛选芯片失效风险的方法
WO2022179031A1 (zh) 复合测试机及其使用方法
CN100372094C (zh) 具自动回复功能的晶片测试装置与晶片测试方法
CN112698174B (zh) 一种肖特基芯片iv不良曲线的测试筛选方法
US20220043051A1 (en) Testing method and testing system
CN113157666A (zh) 一种建立晶圆良率问题数据库的方法和装置
US7137085B1 (en) Wafer level global bitmap characterization in integrated circuit technology development
JP2001308157A (ja) 不良モードを有するウェハーの自動分類方法
CN202649393U (zh) 晶圆测试装置
JP2003045922A (ja) デバイス不良解析装置
US6975945B2 (en) System and method for indication of fuse defects based upon analysis of fuse test data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant