CN104483616A - 晶圆测试芯片状态图的分类方法 - Google Patents
晶圆测试芯片状态图的分类方法 Download PDFInfo
- Publication number
- CN104483616A CN104483616A CN201410842263.7A CN201410842263A CN104483616A CN 104483616 A CN104483616 A CN 104483616A CN 201410842263 A CN201410842263 A CN 201410842263A CN 104483616 A CN104483616 A CN 104483616A
- Authority
- CN
- China
- Prior art keywords
- chip
- wafer
- test
- preamble
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种晶圆测试芯片状态图的分类方法，包括步骤：根据晶圆允收测试得到需要标记为失效测试项目类的指定芯片并将指定芯片的坐标记录在配置文件中；对晶圆进行分步测试，在执行当前测试步的下降接触前都对指定芯片的信息做判断并将位于下降接触区域的指定芯片排除在测试对象之外；进行当前测试步的芯片状态图的打印将对应指定芯片的状态打印为失效测试项目类；将各步测试得到的芯片状态图生成整片晶圆的芯片状态图。本发明能有效减少测试时间，能有效保护测试硬件，减少工序流程并有效减少出错几率和提高工作效率。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种晶圆测试芯片状态图的分类方法。
背景技术
晶圆测试(Circuit Probing,CP)也称电路针测，是在封装前直接在晶圆(wafer)上对芯片晶粒(die)进行测试，用于验证每个芯片是否符合产品规格。CP测试按照测试项目(BIN)对芯片进行分类并形成芯片状态图(BINMAP)，将测试失败的芯片需要在对应的BINMAP中标记为失效测试项目类(FAIL BIN)。在半导体集成电路制造领域，晶圆指单晶硅圆片，简称硅片，对于测试失败的芯片也可以直接在晶圆上点墨标记，这样在后续封装中被标记为FAIL BIN类的芯片将不会被选择。
目前量产测试时客户对于测试要求非常繁复，现有比较常见的情况是客户根据硅片在晶圆允收测试(Wafer Acceptance Test，WAT)的结果判断在硅片某个特定区域的芯片在CP结果中需要变为指定的FAIL BIN。如图1所示，是现有晶圆测试芯片状态图的分类方法的BIN MAP示意图；
首先采用测试机102对硅片101进行全片CP测试并得到全片的BINMAP103。
之后，根据WAT的结果确定需要指定为FAIL BIN的指定芯片104a，芯片104对应于硅片101的芯片数据。
之后，结合指定芯片104a的位置，在BINMAP103中将指定芯片104a的位置出的测试结构标记为FAIL BIN，如标记105a所示；标记105b所示为测试正常的芯片标记，这样就形成了新的BINMAP105。在该步骤中，通常做法是由信息部门BINMAP103做处理，根据客户的要求把BINMAP103上指定坐标的原FAIL BIN改为客户指定的FAIL BIN，修改良率后生成新的BINMAP105后再发送给客户，用于后续的划片封装。
由上可知，现有方法由于需要对整片硅片进行测试，这会造成测试时间比较长，并且特定区域需要分指定FAIL BIN的芯片即需要将FAIL BIN芯片分类出来；而对于指定芯片，由于工艺原因造成测试时的漏电流较大，现有方法中将指定芯片也作为测试对象有可能对测试硬件造成损坏，所以对于CP测试时间和测试难度都有很大的挑战。
发明内容
本发明所要解决的技术问题是提供一种晶圆测试芯片状态图的分类方法,能有效减少测试时间，能有效保护测试硬件，减少工序流程并有效减少出错几率和提高工作效率。
为解决上述技术问题，本发明提供的晶圆测试芯片状态图的分类方法包括如下步骤：
步骤一、根据晶圆允收测试的结果判断在晶圆的一个或多个特定区域的芯片在晶圆测试得到的芯片状态图中需要变更为失效测试项目类，将需要标记为失效测试项目类的所述芯片定义为指定芯片且将所述指定芯片的坐标记录在配置文件中。
步骤二、进行晶圆测试，所述晶圆测试包括多个测试步，测试机台按照选定的测试路径对所述晶圆进行分步测试，在执行当前测试步的下降接触(touch down)前都对所述配置文件中的所述指定芯片的信息做判断，如果所述当前测试步的下降接触区域包括有对应的所述指定芯片，则将需要将位于所述当前测试步的下降接触区域的所述指定芯片排除在所述当前测试步的测试对象之外，之后进行所述当前测试步的下降接触并对选定的测试对象进行测试；在所述当前测试步的测试完成之后，进行所述当前测试步的芯片状态图的打印，如果所述当前测试步的下降接触区域中包括了所述指定芯片则需要在所述当前测试步的芯片状态图中将所包括的所述指定芯片的状态打印为失效测试项目类。
步骤三、当按照所述测试路径对所述晶圆全部测试完之后，将各步测试得到的所述芯片状态图生成整片所述晶圆的所述芯片状态图。
进一步的改进是，记录在所述配置文件中所述指定芯片的坐标包括所述指定芯片在所述晶圆上的横坐标和纵坐标，所述指定芯片的坐标后还记录有失效测试项目类。
本发明事先根据WAT的结果判断在BINMAP中需要标记为FAIL BIN的指定芯片，并将指定芯片的位置定义在配置文件中，当进行CP测试时，在CP测试的每一个测试步的touch down之前都检测对应的测试步区域中是否包括指定芯片，如果包括则将指定芯片排除在测试对象之外，这样减少了测试对象芯片数量，所以能够有效减少测试时间，不测工艺问题的芯片可以有效保护测试硬件。
另外，本发明在打印每个测试步的BINMAP时都会将所包括的指定芯片位置处打印为FAIL BIN，整个晶圆测试完成后合成晶圆整片的BINMAP，所以本发明的晶圆的BINMAP是一次生成，相对于现有方法中晶圆的BINMAP生成后还需要信息部门对FAILBIN进行专门处理形成新的BINMAP的两次合成，本发明能减少工序流程并有效减少出错几率，提高了工作效率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有晶圆测试芯片状态图的分类方法的BIN MAP示意图；
图2是本发明实施例方法晶圆测试芯片状态图的分类方法的流程图；
图3是本发明实施例晶圆测试芯片状态图的分类方法的BIN MAP示意图。
具体实施方式
如图2所示，是本发明实施例方法晶圆测试芯片状态图的分类方法的流程图；如图3所示，是本发明实施例晶圆测试芯片状态图的分类方法的BIN MAP示意图。本发明实施例晶圆测试芯片状态图的分类方法包括如下步骤：
步骤一、根据晶圆允收测试的结果判断在晶圆1的一个或多个特定区域的芯片在晶圆测试得到的芯片状态图中需要变更为失效测试项目类，将需要标记为失效测试项目类的所述芯片定义为指定芯片且将所述指定芯片的坐标记录在配置文件3中。
记录在所述配置文件3中所述指定芯片的坐标包括所述指定芯片在所述晶圆上的横坐标和纵坐标，所述指定芯片的坐标后还记录有失效测试项目类。图3中所示，晶圆2为显示了各芯片坐标的晶圆1的示意图；标记2a对应于指定芯片，共显示了3个所述指定芯片2a，配置文件3中记录了指定芯片2a的位置坐标以及BIN类型，此处的BNI类型对应于失效测试项目类。
步骤二、进行晶圆测试。由于测试机台的探针卡每次所能测试的被测试对象(device under test)的数目有限，故所述晶圆测试需要包括多个测试步才能完成，所以测试机台需要按照选定的测试路径对所述晶圆进行分步测试。
本发明实施例中，在执行当前测试步的下降接触前都对所述配置文件3中的所述指定芯片的信息做判断，如果所述当前测试步的下降接触区域包括有对应的所述指定芯片，则将需要将位于所述当前测试步的下降接触区域的所述指定芯片排除在所述当前测试步的测试对象之外，之后进行所述当前测试步的下降接触并对选定的测试对象进行测试。如图3所示，测试图4a为第一个测试步的touch down之前所述测试机台根据测试路径所选定的测试对象分布图；结合所述配置文件3，形成最后需要测试的测试图5a，测试图5a和测试图4a相比，测试图5a中将位置51处所对应的指定芯片2a排除在测试对象之外，所以第一个测试步中将不会测试位置51处的指定芯片2a。这样，不仅能减少测试对象芯片数量从而能有效减少测试时间，不测工艺问题的芯片还能有效保护测试硬件。
同样，测试图4b对应于第二个测试步的touch down之前所述测试机台根据测试路径所选定的测试对象分布图；测试图5b对应于第二个测试步中由测试图4a结合所述配置文件3形成的第二个测试步所需要测试图。其它后续各测试步的规律类似，图3中没有一一示出。
在所述当前测试步的测试完成之后，进行所述当前测试步的芯片状态图的打印，如果所述当前测试步的下降接触区域中包括了所述指定芯片则需要在所述当前测试步的芯片状态图中将所包括的所述指定芯片的状态打印为失效测试项目类。如图3所示，BINMAP6a即为第一个测试步完成后打印的BINMAP，在BINMAP6a中将位置61所对应的指定芯片的状态打印为FAIL BIN类型。同理，BINMAP6b为第二个测试步完成后打印的BINMAP，在BINMAP6b也打印了一个FAIL BIN类型的指定芯片状态。
步骤三、当按照所述测试路径对所述晶圆1全部测试完之后，将各步测试得到的所述芯片状态图生成整片所述晶圆1的BINMAP6。整个晶圆1的BINMAP6中，标记61所对应的都为FAIL BIN类型状态，晶圆2中所示的3个指定芯片2a所对应位置处在BINMAP6中都标记为FAIL BIN类型状态。BINMAP6中的标记62对应于其它正常类型的BIN状态。所以本发明实施例方法仅通过一次合成就能形成整个晶圆1的BINMAP6，合成的BINMAP6中包括了指定芯片2a所对应了FAIL BIN类型状态，不仅实现了BIN分类，还能减少工序流程并有效减少出错几率，提高了工作效率。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (2)
1.一种晶圆测试芯片状态图的分类方法，其特征在于，包括如下步骤：
步骤一、根据晶圆允收测试的结果判断在晶圆的一个或多个特定区域的芯片在晶圆测试得到的芯片状态图中需要变更为失效测试项目类，将需要标记为失效测试项目类的所述芯片定义为指定芯片且将所述指定芯片的坐标记录在配置文件中；
步骤二、进行晶圆测试，所述晶圆测试包括多个测试步，测试机台按照选定的测试路径对所述晶圆进行分步测试，在执行当前测试步的下降接触前都对所述配置文件中的所述指定芯片的信息做判断，如果所述当前测试步的下降接触区域包括有对应的所述指定芯片，则将需要将位于所述当前测试步的下降接触区域的所述指定芯片排除在所述当前测试步的测试对象之外，之后进行所述当前测试步的下降接触并对选定的测试对象进行测试；在所述当前测试步的测试完成之后，进行所述当前测试步的芯片状态图的打印，如果所述当前测试步的下降接触区域中包括了所述指定芯片则需要在所述当前测试步的芯片状态图中将所包括的所述指定芯片的状态打印为失效测试项目类；
步骤三、当按照所述测试路径对所述晶圆全部测试完之后，将各步测试得到的所述芯片状态图生成整片所述晶圆的所述芯片状态图。
2.如权利要求1所述的晶圆测试芯片状态图的分类方法，其特征在于：记录在所述配置文件中所述指定芯片的坐标包括所述指定芯片在所述晶圆上的横坐标和纵坐标，所述指定芯片的坐标后还记录有失效测试项目类。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410842263.7A CN104483616A (zh) | 2014-12-29 | 2014-12-29 | 晶圆测试芯片状态图的分类方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410842263.7A CN104483616A (zh) | 2014-12-29 | 2014-12-29 | 晶圆测试芯片状态图的分类方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104483616A true CN104483616A (zh) | 2015-04-01 |
Family
ID=52758181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410842263.7A Pending CN104483616A (zh) | 2014-12-29 | 2014-12-29 | 晶圆测试芯片状态图的分类方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104483616A (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105895165A (zh) * | 2016-03-30 | 2016-08-24 | 上海华虹宏力半导体制造有限公司 | 晶圆测试方法 |
| CN108519550A (zh) * | 2018-03-28 | 2018-09-11 | 上海华岭集成电路技术股份有限公司 | 集成电路晶圆测试优化方法 |
| CN108919083A (zh) * | 2018-06-08 | 2018-11-30 | 上海华岭集成电路技术股份有限公司 | 一种提高Serdes IP晶圆测试效率的方法 |
| CN110046284A (zh) * | 2019-04-22 | 2019-07-23 | 武汉耐普登科技有限公司 | 芯片管理方法和系统 |
| CN110146798A (zh) * | 2019-03-29 | 2019-08-20 | 福建省福联集成电路有限公司 | 一种对失效芯粒的自动分析方法及系统 |
| CN110176420A (zh) * | 2019-07-11 | 2019-08-27 | 上海艾为电子技术股份有限公司 | 一种芯片map坐标标记方法、装置和封装芯片 |
| CN111308318A (zh) * | 2019-12-30 | 2020-06-19 | 上海华岭集成电路技术股份有限公司 | 一种半导体芯片测试数据处理方法 |
| CN111346845A (zh) * | 2020-03-18 | 2020-06-30 | 广东利扬芯片测试股份有限公司 | 芯片测试方法及芯片测试系统 |
| CN112710942A (zh) * | 2021-03-24 | 2021-04-27 | 上海伟测半导体科技股份有限公司 | 晶圆区域性问题的分析系统及方法 |
| CN112974272A (zh) * | 2021-02-01 | 2021-06-18 | 广东利扬芯片测试股份有限公司 | 芯片测试结果bin项分类系统及其分类方法 |
| WO2022021745A1 (zh) * | 2020-07-27 | 2022-02-03 | 长鑫存储技术有限公司 | 失效图形的获取方法和获取装置 |
| US11609263B2 (en) | 2020-07-27 | 2023-03-21 | Changxin Memory Technologies, Inc. | Failure pattern obtaining method and apparatus |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010035766A1 (en) * | 2000-04-27 | 2001-11-01 | Minoru Nakajima | IC test device and method |
| WO2002023621A2 (en) * | 2000-09-13 | 2002-03-21 | Infineon Technologies North America Corp. | Method and apparatus for fast automated failure classification for semiconductor wafers |
| CN101300473A (zh) * | 2004-03-05 | 2008-11-05 | 以色列商奥宝科技股份有限公司 | 图案检视中偶生缺陷的验证 |
| CN101349723A (zh) * | 2007-07-17 | 2009-01-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试管理系统 |
| CN102044462A (zh) * | 2009-10-23 | 2011-05-04 | 无锡华润上华半导体有限公司 | 晶圆测试方法 |
| CN102053217A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | 晶圆中断测试后再工事时快速处理的方法 |
| CN103163442A (zh) * | 2013-03-22 | 2013-06-19 | 无锡中星微电子有限公司 | 一种晶圆测试方法 |
-
2014
- 2014-12-29 CN CN201410842263.7A patent/CN104483616A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010035766A1 (en) * | 2000-04-27 | 2001-11-01 | Minoru Nakajima | IC test device and method |
| WO2002023621A2 (en) * | 2000-09-13 | 2002-03-21 | Infineon Technologies North America Corp. | Method and apparatus for fast automated failure classification for semiconductor wafers |
| CN101300473A (zh) * | 2004-03-05 | 2008-11-05 | 以色列商奥宝科技股份有限公司 | 图案检视中偶生缺陷的验证 |
| CN101349723A (zh) * | 2007-07-17 | 2009-01-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试管理系统 |
| CN102044462A (zh) * | 2009-10-23 | 2011-05-04 | 无锡华润上华半导体有限公司 | 晶圆测试方法 |
| CN102053217A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | 晶圆中断测试后再工事时快速处理的方法 |
| CN103163442A (zh) * | 2013-03-22 | 2013-06-19 | 无锡中星微电子有限公司 | 一种晶圆测试方法 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105895165B (zh) * | 2016-03-30 | 2019-04-09 | 上海华虹宏力半导体制造有限公司 | 晶圆测试方法 |
| CN105895165A (zh) * | 2016-03-30 | 2016-08-24 | 上海华虹宏力半导体制造有限公司 | 晶圆测试方法 |
| GB2579756A (en) * | 2018-03-28 | 2020-07-01 | Sino Ic Tech Co Ltd | Optimization method for integrated circuit wafer test |
| CN108519550A (zh) * | 2018-03-28 | 2018-09-11 | 上海华岭集成电路技术股份有限公司 | 集成电路晶圆测试优化方法 |
| WO2019183988A1 (zh) * | 2018-03-28 | 2019-10-03 | 上海华岭集成电路技术股份有限公司 | 集成电路晶圆测试优化方法 |
| CN108519550B (zh) * | 2018-03-28 | 2020-06-23 | 上海华岭集成电路技术股份有限公司 | 集成电路晶圆测试优化方法 |
| GB2579756B (en) * | 2018-03-28 | 2020-12-16 | Sino Ic Tech Co Ltd | Optimization method for integrated circuit wafer test |
| CN108919083A (zh) * | 2018-06-08 | 2018-11-30 | 上海华岭集成电路技术股份有限公司 | 一种提高Serdes IP晶圆测试效率的方法 |
| CN110146798A (zh) * | 2019-03-29 | 2019-08-20 | 福建省福联集成电路有限公司 | 一种对失效芯粒的自动分析方法及系统 |
| CN110146798B (zh) * | 2019-03-29 | 2021-04-09 | 福建省福联集成电路有限公司 | 一种对失效芯粒的自动分析方法及系统 |
| CN110046284A (zh) * | 2019-04-22 | 2019-07-23 | 武汉耐普登科技有限公司 | 芯片管理方法和系统 |
| CN110176420B (zh) * | 2019-07-11 | 2021-05-04 | 上海艾为电子技术股份有限公司 | 一种芯片map坐标标记方法、装置和封装芯片 |
| CN110176420A (zh) * | 2019-07-11 | 2019-08-27 | 上海艾为电子技术股份有限公司 | 一种芯片map坐标标记方法、装置和封装芯片 |
| CN111308318A (zh) * | 2019-12-30 | 2020-06-19 | 上海华岭集成电路技术股份有限公司 | 一种半导体芯片测试数据处理方法 |
| CN111346845A (zh) * | 2020-03-18 | 2020-06-30 | 广东利扬芯片测试股份有限公司 | 芯片测试方法及芯片测试系统 |
| WO2022021745A1 (zh) * | 2020-07-27 | 2022-02-03 | 长鑫存储技术有限公司 | 失效图形的获取方法和获取装置 |
| US11609263B2 (en) | 2020-07-27 | 2023-03-21 | Changxin Memory Technologies, Inc. | Failure pattern obtaining method and apparatus |
| CN112974272A (zh) * | 2021-02-01 | 2021-06-18 | 广东利扬芯片测试股份有限公司 | 芯片测试结果bin项分类系统及其分类方法 |
| CN112974272B (zh) * | 2021-02-01 | 2023-06-06 | 广东利扬芯片测试股份有限公司 | 芯片测试结果bin项分类系统及其分类方法 |
| CN112710942A (zh) * | 2021-03-24 | 2021-04-27 | 上海伟测半导体科技股份有限公司 | 晶圆区域性问题的分析系统及方法 |
| CN112710942B (zh) * | 2021-03-24 | 2021-06-08 | 上海伟测半导体科技股份有限公司 | 晶圆区域性问题的分析系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104483616A (zh) | 晶圆测试芯片状态图的分类方法 | |
| CN108519550A (zh) | 集成电路晶圆测试优化方法 | |
| KR101996120B1 (ko) | 집적 회로를 진단하기 위한 시스템 및 방법 | |
| KR101195226B1 (ko) | 반도체 웨이퍼 분석 시스템 | |
| CN101311668B (zh) | 生成探针测试机用地图数据的装置及方法 | |
| CN104916559B (zh) | 结合实体坐标的位失效侦测方法 | |
| CN103163442B (zh) | 一种晶圆测试方法 | |
| CN103199041A (zh) | 晶圆允收测试程式的管理系统及其应用方法 | |
| CN109686679A (zh) | 制造半导体封装的方法 | |
| US20150235415A1 (en) | Wafer test data analysis method | |
| CN103163435B (zh) | 晶圆可接受性测试之击穿电压测试装置及方法 | |
| JP2007188968A (ja) | ウエーハマップデータの解析方法および解析プログラム | |
| CN103336935B (zh) | 一种探针卡识别装置和方法 | |
| CN101349723A (zh) | 半导体测试管理系统 | |
| US10068786B1 (en) | Data structures for semiconductor die packaging | |
| CN112420535A (zh) | 一种芯片制作方法及系统 | |
| CN111146106A (zh) | 一种快速筛选芯片失效风险的方法 | |
| CN102053217A (zh) | 晶圆中断测试后再工事时快速处理的方法 | |
| US7254759B2 (en) | Methods and systems for semiconductor defect detection | |
| US8143076B2 (en) | Manufacture of defect cards for semiconductor dies | |
| CN111220902A (zh) | 一种基于集成电路圆片坐标分区的工程分析测试的方法 | |
| US10102615B2 (en) | Method and system for detecting hotspots in semiconductor wafer | |
| CN100388453C (zh) | 半导体缺陷侦测方法与系统 | |
| US11449984B2 (en) | Method and system for diagnosing a semiconductor wafer | |
| CN108181565B (zh) | 梁式引线两端器件芯片的自动测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150401 |
|
| RJ01 | Rejection of invention patent application after publication |