CN105895165A - 晶圆测试方法 - Google Patents

晶圆测试方法 Download PDF

Info

Publication number
CN105895165A
CN105895165A CN201610192125.8A CN201610192125A CN105895165A CN 105895165 A CN105895165 A CN 105895165A CN 201610192125 A CN201610192125 A CN 201610192125A CN 105895165 A CN105895165 A CN 105895165A
Authority
CN
China
Prior art keywords
test
resource area
self
initialized
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610192125.8A
Other languages
English (en)
Other versions
CN105895165B (zh
Inventor
朱渊源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610192125.8A priority Critical patent/CN105895165B/zh
Publication of CN105895165A publication Critical patent/CN105895165A/zh
Application granted granted Critical
Publication of CN105895165B publication Critical patent/CN105895165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种晶圆测试方法，包括步骤：在测试流程开始处，首先选取被测试芯片的存储器区域在地址失效分析模块中配置的相对应的资源区域；对选取的资源区域进行自检,自检成功时进行后续晶圆测试；自检失败时结束测试；自检流程包括：将资源区域的所有单元都初始化为“0”并检测初始化为“0”是否成功；将资源区域的所有单元都初始化为“1”并检测初始化为“1”是否成功；自检成功之后对被测试芯片进行晶圆测试；测试结束。本发明能使地址失效分析模块故障而影响存储器测试结果的程度大大降低，避免很大程度上的测试漏杀及过杀现象；还能为设备工程人员提供准确的设备出错信息，能缩减设备故障诊断时间、大大降低测试成本。

Description

晶圆测试方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种晶圆测试方法。
背景技术
晶圆测试(Circuit Probing,CP)也称电路针测，是在封装前直接在晶圆(wafer)上对芯片晶粒(die)进行测试，用于验证每个芯片是否符合产品规格。
目前在晶圆的芯片测试中，地址失效分析模块(Address Fail Analysis Module，AFAM)一般存在于存储器测试机(Memory Tester)，它是一种特殊的随机存取存储器(RAM)，用来存储被测试芯片(DUT)的失效单元的地址，并可以对失效地址做算法分析，实现复杂的冗余功能测试，功能十分强大。然而随着测试机及部件的老化，各模块故障发生率也随之提高，而且硬件模块的老化不是质变的，而是存在一个渐变的过程，表现在稳定性变差，如数字通道损坏会造成功能测试失效，直流测试单元损坏会造成直流参数测试结果异常导致失效，电源供电模块损坏会造成供电异常而导致芯片功能失效，所以大部分硬件模块发生故障都会造成测试失效。但地址失效分析模块如果损坏，因为RAM本身失效特性，其中RAM本身失效包括固定“0”失效或固定“1”失效，并且地址失效分析模块本身就是用来存储芯片失效地址的，被测试芯片的失效地址和RAM本身失效所对应的失效信息会混在一起，所以失效信息到底是被测试芯片的失效地址还是RAM本身失效会很难区分，因此会造成存储器测试漏杀或者过杀，如何解决这个问题成为了测试工程师的巨大挑战。
其中RAM的固定“0”失效，是指RAM对应的存储单元一直保持为“0”，无法写入“1”；RAM的固定“1”失效，是指RAM对应的存储单元一直保持为“1”，无法初始化为“0”。一般晶圆测试结果中，RAM的存储单元为“0”表示没有失效信息，为“1”表示有失效信息。所以当RAM具有固定“0”失效时，由于对应的存储单元无法显示“1”，当被测试芯片对应的单元结构失效时会无法检测，故会产生漏杀；当RAM具有固定“1”失效时，由于对应的存储单元无法显示“0”，无论被测试芯片对应的单元结构是否失效都会显示为失效，故会产生过杀。
发明内容
本发明所要解决的技术问题是提供一种晶圆测试方法，能使地址失效分析模块故障而影响存储器测试结果的程度大大降低，避免很大程度上的测试漏杀及过杀现象；还能为设备工程人员提供准确的设备出错信息，能缩减设备故障诊断时间、大大降低测试成本。
为解决上述技术问题，本发明提供的晶圆测试方法包括如下步骤：
步骤一、在每一组被测试芯片的测试流程开始处，首先选取被测试芯片的存储器区域在地址失效分析模块中配置的相对应的资源区域。
步骤二、对选取的所述资源区域进行自检，所述自检流程包括：
步骤21、将所述资源区域的所有单元都初始化为“0”并检测初始化为“0”是否成功。
步骤22、将所述资源区域的所有单元都初始化为“1”并检测初始化为“1”是否成功。
初始化为“0”和“1”都成功时，所述自检成功，所述资源区域功能正常，进行后续步骤三。
初始化为“0”和“1”中有任意一个失败时，所述自检失败，所述资源区域中具有损坏的单元，直接转到后续步骤四。
步骤三、对所述被测试芯片进行晶圆测试，用选取的所述资源区域存储所述被测试芯片的失效单元地址。
步骤四、测试结束。
进一步的改进是，步骤21中初始化“0”完成后测试判断所述资源区域的失效地址个数是否为零，如果是，则初始化为成功；如果不是，则初始化为“0”失败。
进一步的改进是，步骤22中初始化“1”完成后测试判断所述资源区域的失效地址个数是否等于所述资源区域的单元个数，如果是，则初始化为“1”成功；如果不是，则初始化为“1”失败。
进一步的改进是，所述被测试芯片为存储器芯片。
进一步的改进是，所述地址失效分析模块的资源区域由随机存取存储器组成。
进一步的改进是，步骤二中所述自检失败后，将具有损坏单元的所述资源区域所对应的所述被测试芯片分配对应的失效测试项目类，屏蔽损坏的单元，使所述被测试芯片不再继续做之后的测试项目。
进一步的改进是，步骤二中所述自检失败后，将所述自检失败信息提供给设备工程人员，由所述设备工程人员对所述地址失效分析模块进行检修。
进一步的改进是，所述地址失效分析模块存在于存储器测试机中，步骤三中的所述晶圆测试由所述存储器测试机完成。
本发明通过在测试流程开始处、正式的晶圆测试之前增加对地址失效分析模块的资源区域进行自检的步骤，如果地址失效分析模块的资源区域中存在故障，能够在自检步骤中被检测出来，只有自检通过才进行后续的晶圆测试，而自检不通过时则结束测试，由于自检通过后，意味着地址失效分析模块的资源区域各单元的功能正常即能够正常的写“1”或“0”，所以本发明能够使地址失效分析模块故障而影响存储器测试结果的程度大大降低，能避免很大程度上的测试漏杀及过杀现象。
另外，本发明还能在自检失败时预警测试设备状态，能为设备工程人员提供准确的设备出错信息，能缩减设备故障诊断时间、大大降低测试成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有晶圆测试正常时被测试芯片的失效单元和地址失效分析模块的存储信息的关系示意图；
图2是现有晶圆测试过杀时被测试芯片的失效单元和地址失效分析模块的存储信息的关系图；
图3是现有晶圆测试漏杀时被测试芯片的失效单元和地址失效分析模块的存储信息的关系图；
图4是本发明实施例方法流程图；
图5是本发明实施例方法中进行初始化“0”的自检时地址失效分析模块的存储信息示意图；
图6是本发明实施例方法中进行初始化“1”的自检时地址失效分析模块的存储信息示意图。
具体实施方式
为了更好的理解本发明实施例技术方案，首先对现有晶圆测试中，该晶圆测试为被测试芯片为存储器的存储器测试，地址失效分析模块的工作机理做如下说明：
地址失效分析模块一般存在于存储器测试机，它是一种特殊的RAM，用来存储被测试芯片失效单元的地址，并能对失效地址做算法分析，实现复杂的冗余功能测试，功能十分强大。该模块的RAM每个单元用“0”表示没有失效信息，用“1”表示有失效信息。该模块是如何工作的举个简单例子如图1所示，左边是被测试芯片101，其中包含存储器102，大小为X地址6个单元，Y地址4个单元，地址为(0,0)和(3,2)的单元表示存储器件失效的单元，失效地址为(0,0)、(3,2)，通过测试后，可以把失效地址信息传递到地址失效分析模块103，就是右边的框图；图1中的地址失效分析模块103的RAM104的容量大小为X地址10个单元，Y地址8个单元，大于被测试芯片101的存储器102容量，所以测试时只用到X＝0→5，Y＝0→3这一块区域，大小等同于被测试芯片101的存储器102容量；可以看到RAM104的地址(0,0)、(3,2)的数值是“1”，其余单元数值是“0”，所以表示(0,0)、(3,2)是失效地址，可以把该信息在测试程序内部做进一步分析运算。
但地址失效分析模块103如果有损坏，会造成测试结果漏杀或过杀。举例如下：过杀情况请见图2，被测试芯片101没有失效单元，但地址失效分析模块103的RAM104的单元(0,0)无法初始化为“0”，始终处于“1”，测试结果会表示被测试芯片101的地址(0,0)失效，实际并没有失效，所以就是过杀。
漏杀情况请见图3，被测试芯片101的地址(0,0)失效，但地址失效分析模块103的RAM104的单元(0,0)无法写入“1”，始终处于“0”，测试结果会表示被测试芯片101没有失效，实际上有失效，所以就是漏杀。
如图4所示，是本发明实施例方法流程图；本发明实施例晶圆测试方法包括如下步骤：
步骤一、在每一组被测试芯片101的测试流程开始处，首先选取被测试芯片101的存储器102区域在地址失效分析模块103中配置的相对应的资源区域104。
本发明实施例中，所述被测试芯片101为存储器芯片。所述地址失效分析模块103的资源区域104由随机存取存储器组成。所述地址失效分析模块103存在于存储器测试机中，晶圆测试由所述存储器测试机完成。
步骤二、对选取的所述资源区域104进行自检，所述自检流程包括：
步骤21、将所述资源区域104的所有单元都初始化为“0”并检测初始化为“0”是否成功。
本发明实施例中，如图5所示，初始化“0”完成后测试判断所述资源区域104的失效地址个数是否为零，如果是，则初始化为成功；如果不是，则初始化为“0”失败。其中，存储信息为“1”对应的地址为所述资源区域104的失效地址。
步骤22、将所述资源区域104的所有单元都初始化为“1”并检测初始化为“1”是否成功。
本发明实施例中，如图6所示，初始化“1”完成后测试判断所述资源区域104的失效地址个数是否等于所述资源区域104的单元个数，如果是，则初始化为“1”成功；如果不是，则初始化为“1”失败。
初始化为“0”和“1”都成功时，所述自检成功，所述资源区域104功能正常，进行后续步骤三。
初始化为“0”和“1”中有任意一个失败时，所述自检失败，所述资源区域104中具有损坏的单元，直接转到后续步骤四。
较佳为，所述自检失败后，将具有损坏单元的所述资源区域104所对应的所述被测试芯片101分配对应的失效测试项目类(BIN)，屏蔽损坏的单元，使所述被测试芯片101不再继续做之后的测试项目。
所述自检失败后，将所述自检失败信息提供给设备工程人员，由所述设备工程人员对所述地址失效分析模块103进行检修。
步骤三、对所述被测试芯片101进行晶圆测试，用选取的所述资源区域104存储所述被测试芯片101的失效单元地址。
步骤四、测试结束。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种晶圆测试方法，其特征在于，包括如下步骤：
步骤一、在每一组被测试芯片的测试流程开始处，首先选取被测试芯片的存储器区域在地址失效分析模块中配置的相对应的资源区域；
步骤二、对选取的所述资源区域进行自检，所述自检流程包括：
步骤21、将所述资源区域的所有单元都初始化为“0”并检测初始化为“0”是否成功；
步骤22、将所述资源区域的所有单元都初始化为“1”并检测初始化为“1”是否成功；
初始化为“0”和“1”都成功时，所述自检成功，所述资源区域功能正常，进行后续步骤三；
初始化为“0”和“1”中有任意一个失败时，所述自检失败，所述资源区域中具有损坏的单元，直接转到后续步骤四；
步骤三、对所述被测试芯片进行晶圆测试，用选取的所述资源区域存储所述被测试芯片的失效单元地址；
步骤四、测试结束。
2.如权利要求1所述的晶圆测试方法，其特征在于：步骤21中初始化“0”完成后测试判断所述资源区域的失效地址个数是否为零，如果是，则初始化为成功；如果不是，则初始化为“0”失败。
3.如权利要求1所述的晶圆测试方法，其特征在于：步骤22中初始化“1”完成后测试判断所述资源区域的失效地址个数是否等于所述资源区域的单元个数，如果是，则初始化为“1”成功；如果不是，则初始化为“1”失败。
4.如权利要求1所述的晶圆测试方法，其特征在于：所述被测试芯片为存储器芯片。
5.如权利要求1所述的晶圆测试方法，其特征在于：所述地址失效分析模块的资源区域由随机存取存储器组成。
6.如权利要求1所述的晶圆测试方法，其特征在于：步骤二中所述自检失败后，将具有损坏单元的所述资源区域所对应的所述被测试芯片分配对应的失效测试项目类，屏蔽损坏的单元，使所述被测试芯片不再继续做之后的测试项目。
7.如权利要求1所述的晶圆测试方法，其特征在于：步骤二中所述自检失败后，将所述自检失败信息提供给设备工程人员，由所述设备工程人员对所述地址失效分析模块进行检修。
8.如权利要求1所述的晶圆测试方法，其特征在于：所述地址失效分析模块存在于存储器测试机中，步骤三中的所述晶圆测试由所述存储器测试机完成。
CN201610192125.8A 2016-03-30 2016-03-30 晶圆测试方法 Active CN105895165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610192125.8A CN105895165B (zh) 2016-03-30 2016-03-30 晶圆测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610192125.8A CN105895165B (zh) 2016-03-30 2016-03-30 晶圆测试方法

Publications (2)

Publication Number Publication Date
CN105895165A true CN105895165A (zh) 2016-08-24
CN105895165B CN105895165B (zh) 2019-04-09

Family

ID=57014898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610192125.8A Active CN105895165B (zh) 2016-03-30 2016-03-30 晶圆测试方法

Country Status (1)

Country Link
CN (1) CN105895165B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116524992A (zh) * 2023-06-29 2023-08-01 上海飞斯信息科技有限公司 大容量高速固态存储器容量管理系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026486A1 (en) * 2000-03-21 2001-10-04 Nec Corporation Semiconductor memory production system and semiconductor memory production method
CN102044462A (zh) * 2009-10-23 2011-05-04 无锡华润上华半导体有限公司 晶圆测试方法
CN104483616A (zh) * 2014-12-29 2015-04-01 上海华虹宏力半导体制造有限公司 晶圆测试芯片状态图的分类方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026486A1 (en) * 2000-03-21 2001-10-04 Nec Corporation Semiconductor memory production system and semiconductor memory production method
CN102044462A (zh) * 2009-10-23 2011-05-04 无锡华润上华半导体有限公司 晶圆测试方法
CN104483616A (zh) * 2014-12-29 2015-04-01 上海华虹宏力半导体制造有限公司 晶圆测试芯片状态图的分类方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116524992A (zh) * 2023-06-29 2023-08-01 上海飞斯信息科技有限公司 大容量高速固态存储器容量管理系统
CN116524992B (zh) * 2023-06-29 2023-09-15 上海飞斯信息科技有限公司 大容量高速固态存储器容量管理系统

Also Published As

Publication number Publication date
CN105895165B (zh) 2019-04-09

Similar Documents

Publication Publication Date Title
Kuhn et al. An investigation of the applicability of design of experiments to software testing
EP1769257B1 (en) Increase productivity at wafer test using probe retest data analysis
US7571367B2 (en) Built-in self diagnosis device for a random access memory and method of diagnosing a random access
CN105159281B (zh) Fpga单粒子翻转故障模拟测试系统和方法
CN103227167B (zh) 芯片及其测试模式保护电路和方法
Ballance et al. Effectiveness of pair-wise testing for software with boolean inputs
US20220253375A1 (en) Systems and methods for device testing to avoid resource conflicts for a large number of test scenarios
CN106546278B (zh) 验证核安全级仪控平台安全失效率的统计测试装置及方法
Youngs et al. Mapping and repairing embedded-memory defects
Wang et al. Machine learning-based volume diagnosis
US20170229191A1 (en) Memory built-in self-test (mbist) test time reduction
CN105895165A (zh) 晶圆测试方法
CN111460529B (zh) 硬件木马检测与定位方法及系统
EP1521093B1 (en) Long running test method for a circuit design analysis
US8397113B2 (en) Method and system for identifying power defects using test pattern switching activity
US20070124628A1 (en) Methods of memory bitmap verification for finished product
KR20130127711A (ko) 가상 결함 주소 생성 시스템, 리던던시 분석 시뮬레이션 시스템, 및 그 방법
Yeoh et al. Debugging MBIST hard fails without bitmapping
US8281197B2 (en) Integrated circuit test method and test apparatus
DE102005042790B4 (de) Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
KR102425048B1 (ko) 반도체 소자 테스트용 빔 검사 장치, 및 빔 검사 방법
Tran et al. No trouble found (NTF) customer return analysis
CN110399911A (zh) 一种基于声场分布云图的变压器机械故障诊断方法
Au et al. Quality assurance in memory built-in self-test tools
RU2475821C1 (ru) Способ предварительной оценки качества диагностических тестов

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant