CN110176420B - 一种芯片map坐标标记方法、装置和封装芯片 - Google Patents

一种芯片map坐标标记方法、装置和封装芯片 Download PDF

Info

Publication number
CN110176420B
CN110176420B CN201910625273.8A CN201910625273A CN110176420B CN 110176420 B CN110176420 B CN 110176420B CN 201910625273 A CN201910625273 A CN 201910625273A CN 110176420 B CN110176420 B CN 110176420B
Authority
CN
China
Prior art keywords
chip
tested
wafer
map
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910625273.8A
Other languages
English (en)
Other versions
CN110176420A (zh
Inventor
汪国宏
张正锋
秦俊奇
殷昌荣
程剑涛
杜黎明
孙洪军
乔永庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN201910625273.8A priority Critical patent/CN110176420B/zh
Publication of CN110176420A publication Critical patent/CN110176420A/zh
Application granted granted Critical
Publication of CN110176420B publication Critical patent/CN110176420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information

Abstract

一种芯片MAP坐标标记方法、装置和芯片，方法应用于MARK打印系统，包括：当获取到MARK打印指令时，获取所有被测试芯片测试后得到的第一MAP图，第一MAP图由第二和第三MAP图合并得到，第二MAP图为所有被测试芯片经前道工艺处理后得到的MAP图，第三MAP图为所有被测试芯片经过FT测试后得到的MAP图，第一MAP图中存储有所有被测试芯片的测试结果以及所有被测试芯片在晶圆上的坐标信息；获取当前被测试芯片在晶圆上的坐标信息；基于第一MAP图判断当前被测试芯片是否为有效芯片；将有效的当前被测试芯片在晶圆上的坐标信息以及当前被测试芯片对应的晶圆的片号标识打印在被测试芯片的表面上，降低了芯片的测试时间。

Description

一种芯片MAP坐标标记方法、装置和封装芯片
技术领域
本发明涉及芯片封装技术领域，具体涉及一种芯片MAP坐标标记方法、装置和封装芯片。
背景技术
现有技术中，为了缩小被封装的芯片的模块尺寸，使得被封装的芯片而符合行动装置对于机体空间的高密度需求，同时为了提高被封装的芯片在效能的表现上，提升被封装的芯片的数据传输的速度与稳定性，在对芯片进行封装时，通常采用晶圆片级芯片规模封装工艺。晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，以下简称WLCSP)，即晶圆级芯片封装方式，其不同于传统的芯片封装方式(先切割再封测，而封装后至少增加原芯片20％的体积)，该技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。
目前WLCSP封装芯片(采用WLCSP工艺封装的芯片)在MARK面打印的内容一般为产品名与产品生产追溯码，但产品生产追溯码只能用于追溯芯片的封装批次、晶圆批次ID(WAFER LOT ID)、生产日期码(DATE CODE)等生产信息，无法直接通过所述MARK面中的标记内容将芯片在原始晶圆MAP中的坐标信息进行精准的定位。因此，现有技术要求WLCSP封装芯片必须有一个特定的存储区域，该存储区域用于存储芯片的坐标信息。具体的，可以在WLCSP封装芯片进行CP测试过程中，将芯片的具体位置信息烧录至芯片的存储区域，后续可以通过测试的方式读取芯片的坐标信息，这种方案不仅会增加芯片面积，并且，由于将所述坐标信息写入了芯片内部，在对芯片进行测试时也会增加芯片的测试时间。
发明内容
有鉴于此，本发明实施例提供一种芯片MAP坐标标记方法、装置和封装芯片，以实现降低芯片的测试时间。
为实现上述目的，本发明实施例提供如下技术方案：
一种芯片MAP坐标标记方法，MARK打印系统，包括：
当获取到所述MARK打印指令时，获取所有被测试芯片测试后得到的第一MAP图，所述第一MAP图由第二MAP图和第三MAP图合并得到，所述第二MAP图为所有被测试芯片经前道工艺处理后得到的MAP图，所述第三MAP图为所有被测试芯片经过FT测试后得到的MAP图，所述第一MAP图中存储有所有被测试芯片的测试结果以及所有被测试芯片在晶圆上的坐标信息；
获取当前被测试芯片在所述晶圆上的坐标信息；
基于所述第一MAP图中的测试结果以及所有被测试芯片在晶圆上的坐标信息，判断所述当前被测试芯片是否为有效芯片；
当所述当前被测试芯片为有效芯片时，将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片的表面上。
可选的，上述芯片MAP坐标标记方法中，将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片上，包括：
获取所述当前被测试芯片在所述晶圆上的坐标信息；
获取所述当前被测试芯片对应的晶圆的片号标识；
获取所述当前被测试芯片的产品名信息；
获取所述当前被测试芯片的生产追溯码；
将所述片号标识、所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息打印在所述当前被测试芯片的MARK面，所述MARK面为所述被测试芯片用于标记MARK标识的表面。
可选的，上述芯片MAP坐标标记方法中，所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向排列；
所述片号标识的字符编码在所述MARK面上沿第二方向排列，所述第一方向和第二方向垂直；
所述产品名信息设置在所述MARK面上的第一矩形区域；
所述生产追溯码设置在所述MARK面上的第二矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第三矩形区域；
所述片号标识设置在所述MARK面上的第四矩形区域；
所述第一矩形区域、第二矩形区域和第三矩形区域沿第二方向依次排列在所述MARK面上；
所述第四矩形区域的第一边和所述第三矩形区域相邻，所述第四矩形区域的第二边和所述第二矩形区域相邻，且所述第四矩形区域的第一边和第二边相邻。
可选的，上述芯片MAP坐标标记方法中，所述产品名信息、所述片号标识、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向排列；
所述产品名信息设置在所述MARK面上的第五矩形区域；
所述片号标识设置在所述MARK面上的第六矩形区域；
所述生产追溯码设置在所述MARK面上的第七矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第八矩形区域；
所述第五矩形区域、所述第六矩形区域、所述第七矩形区域沿所述第二方向依次排列在所述MARK面上；
所述第八矩形区域的第一边和所述第七矩形区域相邻，所述第八矩形区域的第二边和所述第六矩形区域相邻，且所述第八矩形区域的第一边和第二边相邻。
一种芯片MAP坐标标记装置，包括：
指令采集单元，用于获取MARK打印指令，获取当前被测试芯片在所述晶圆上的坐标信息；
MAP图采集单元，用于当获取到所述MARK打印指令时，获取所有被测试芯片测试后得到的第一MAP图，所述第一MAP图由第二MAP图和第三MAP图合并得到，所述第二MAP图为所有被测试芯片经前道工艺处理后得到的MAP图，所述第三MAP图为所有被测试芯片经过FT测试后得到的MAP图，所述第一MAP图中存储有所有被测试芯片的测试结果以及所有被测试芯片在晶圆上的坐标信息；
判断单元，用于基于第一MAP图中的测试结果以及所有被测试芯片在晶圆上的坐标信息，判断所述当前被测试芯片是否为有效芯片；当所述当前被测试芯片为有效芯片时，向MARK打印单元输出触发信号；
MARK打印单元，用于在获取到判断单元输出的触发信号时，将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片的表面上。
可选的，上述芯片MAP坐标标记装置中，所述MARK打印单元在将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片上时，具体用于：
获取所述当前被测试芯片在所述晶圆上的坐标信息；
获取所述当前被测试芯片对应的晶圆的片号标识；
获取所述当前被测试芯片的产品名信息；
获取所述当前被测试芯片的生产追溯码；
将所述片号标识、所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息打印在所述当前被测试芯片的MARK面，所述MARK面为所述被测试芯片用于标记MARK标识的表面。
可选的，上述芯片MAP坐标标记装置中，所述MARK打印单元在将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片上时，依据以下规则打印所述产品名信息、片号标识所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息：
所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向排列；
所述片号标识的字符编码在所述MARK面上沿第二方向排列，所述第一方向和第二方向垂直；
所述产品名信息设置在所述MARK面上的第一矩形区域；
所述生产追溯码设置在所述MARK面上的第二矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第三矩形区域；
所述片号标识设置在所述MARK面上的第四矩形区域；
所述第一矩形区域、第二矩形区域和第三矩形区域沿第一方向依次排列在所述MARK面上；
所述第四矩形区域的第一边和所述第三矩形区域相邻，所述第四矩形区域的第二边和所述第二矩形区域相邻，且所述第四矩形区域的第一边和第二边相邻。
可选的，上述芯片MAP坐标标记装置中，所述MARK打印单元在将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片上时，依据以下规则打印所述产品名信息、片号标识所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息：
所述产品名信息、所述片号标识、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向排列；
所述产品名信息设置在所述MARK面上的第五矩形区域；
所述片号标识设置在所述MARK面上的第六矩形区域；
所述生产追溯码设置在所述MARK面上的第七矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第八矩形区域；
所述第五矩形区域、所述第六矩形区域、所述第七矩形区域沿所述第一方向依次排列在所述MARK面上；
所述第八矩形区域的第一边和所述第七矩形区域相邻，所述第八矩形区域的第二边和所述第六矩形区域相邻，且所述第八矩形区域的第一边和第二边相邻。
一种封装芯片，所述封装芯片的MARK面上设置有：
所述封装芯片在所述晶圆上的坐标信息；
所述封装芯片对应的晶圆的片号标识；
所述封装芯片的产品名信息；
所述封装芯片的生产追溯码。
可选的，所述封装芯片MARK面上的坐标信息、片号标识、产品名信息和生产追溯码采用以下方式布局：
所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向排列；
所述片号标识的字符编码在所述MARK面上沿第二方向排列，所述第一方向和第二方向垂直；
所述产品名信息设置在所述MARK面上的第一矩形区域；
所述生产追溯码设置在所述MARK面上的第二矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第三矩形区域；
所述片号标识设置在所述MARK面上的第四矩形区域；
所述第一矩形区域、第二矩形区域和第三矩形区域沿第一方向依次排列在所述MARK面上；
所述第四矩形区域的第一边和所述第三矩形区域相邻，所述第四矩形区域的第二边和所述第二矩形区域相邻，且所述第四矩形区域的第一边和第二边相邻。
基于上述技术方案，本发明实施例提供的上述方案，芯片的MARK打印系统在获取到MARK打印指令时，获取所有被测试芯片测试后得到的合并MAP图(第一MAP)，并获取当前被测试芯片在原始晶圆上的坐标信息，基于所述合并MAP图中的标记结果，判断当前被测试芯片是否为有效芯片，当其为有效芯片时，MARK打印系统在打印当前被测试芯片的产品名以及产品生产追溯码时，还需要将所述当前被测试芯片在原始晶圆上的坐标信息打印在所述当前被测试芯片的表面上。可见，相较于现有技术公开的技术方案而言，本申请实施例公开的技术方案无需将芯片在原始晶圆中的坐标位置写入芯片内部，因此，此种方案降低了现有的芯片的测试时间。
进一步的，由上述方案可见，本申请实施例公开的技术方案在执行过程中，并不增加现有的封装工艺，通过读取原始晶圆的测试MAP，通过原始晶圆的测试MAP判断当前被测试频偏是否有效，如果有效，在芯片打印MARK时，同时打印所述当前被测试芯片在所述原始晶圆中的坐标信息，任意产品通过MARK内容即可精准定位芯片在对应原始晶圆中的具体坐标位置，芯片无需只有增加存储区域，并且，采用本方案实施例所对应的系统，无需数据写入设备，因此本发明比现有技术实现方式更加简单，成本相对更低。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种芯片MAP坐标标记方法的流程示意图；
图2为本申请实施例提供的一种芯片的MARK面的布局示意图；
图3为本申请另一实施例提供的一种芯片的MARK面的布局示意图；
图4为本申请实施例提供的芯片MAP坐标标记装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
针对于现有技术中在WLCSP封装芯片内烧录芯片在原始晶圆中的坐标位置信息的而造成的芯片的测试时间增长的问题，本申请公开了一种在WLCSP封装芯片的MARK面设置芯片原始晶圆中的坐标位置信息的技术方案。
图1为本申请实施例公开的一种芯片MAP坐标标记方法，MARK打印系统，参见图1，该方法可以包括：
步骤S101：获取MARK打印指令；
所述MARK打印系统为现有的对芯片打印MARK的系统，在本申请实施例公开的技术方案中，以WLCSP封装芯片为例，对本申请实施例公开的技术方案进行介绍，需要说明的是，在本申请权利要求书中的芯片不仅仅可以只WLCSP封装芯片，也可以指的是其他需要设置芯片在原始晶圆中的位置的芯片，其中，所述MARK打印指令，可以指的是现有技术中，在产品的MARK面打印产品名与产品生产追溯码的指令，在本方案中，将所述MARK打印指令也作为触发打印芯片MAP坐标的触发指令，所述芯片MAP坐标指的是当前被测试芯片对应的晶圆的片号标识。
步骤S102：获取所有被测试芯片测试后得到的第一MAP图；
当获取到所述MARK打印指令时，获取所有被测试芯片测试后得到的第一MAP图，所述第一MAP为原始晶圆的测试MAP，所述第一MAP图中记录有测试结果为PASS Die(PASS Die指的是WLCSP产品最终FT测试结束后，性能测试通过的芯片)、前道工艺异常(即BUMPING、植球、切割等工艺AOI扫描发现存在工艺异常的芯片)及测试FAIL Die(测试性能未通过的异常芯片)的所有WLCSP封装芯片在晶圆中的坐标位置，以及每个WLCSP封装芯片的测试结果；所述第一MAP图由第二MAP图和第三MAP图合并得到，所述第二MAP图为所有被测试芯片经前道工艺处理后得到的MAP图，所述第三MAP图为所有被测试芯片经过FT测试后得到的MAP图；
具体的，现有的WLCSP封装芯片产品在封装过程中，会生成较多的MAP图(MAP为图谱工艺过程中机台扫描或测试生成的图谱)，在WLCSP封装芯片测试后，WLCSP封装芯片打MARK(打印产品名与产品生产追溯码)前，封装厂的系统会将前道工艺(如WLCSP封装芯片前道BUMPING后AOI扫描图谱、植球后AOI扫描图谱、切割后AOI扫描图谱)所生成的MAP与测试后(WLCSP产品最终的FT测试)MAP进行合并(合并MAP是现有技术中的惯用技术方案，例如，封测厂可以通过系统调用同一片wafer各站点的图谱并最终系统完成合并，合并后的MAP图会将前面所有MAP中异常的芯片标示在一张MAP上)，将合并后得到的MAP作为所述第一MAP图，合并后MAP图会包含测试后所有的PASS Die(PASS Die指的是WLCSP产品最终FT测试结束后，性能测试通过的芯片)、前道工艺异常(即BUMPING、植球、切割等工艺AOI扫描发现存在工艺异常的芯片)及测试FAIL Die(测试性能未通过的异常芯片)的芯片在晶圆中的坐标位置；
步骤S103：获取当前被测试芯片在所述晶圆上的坐标信息；
在申请实施例公开的技术方案中，所述步骤S102和步骤S103的执行顺序可以依据用户需求自行设定，例如，可以先执行步骤S103后执行步骤S102，也可以步骤S103和步骤S102同时执行；
在本步骤中，每个当前被测试芯片在原始晶圆中的坐标位置是已知的，本步骤只需获取当前被测试芯片在原始晶圆中的坐标位置信息即可；
步骤S104：基于所述第一MAP图中的测试结果以及所有被测试芯片在晶圆上的坐标信息，判断所述当前被测试芯片是否为有效芯片；
当获取到当前被测试芯片在原始晶圆中的坐标位置信息以后，基于该位置信息对所述第一MAP图中的各个标记位置进行对比，获取所述第一MAP图记录的与所述当前被测试芯片在原始晶圆中的坐标位置信息所对应的测试结果标记，所述测试结果标记例如PASSDie标记、前道工艺异常标记以及FAIL Die标记，当与所述当前被测试芯片在原始晶圆中的坐标位置信息所对应的测试结果标记中不存在前道工艺异常标记以及FAIL Die标记时，表明当前被测试芯片合格，为有效芯片，执行步骤S105，如果与所述当前被测试芯片在原始晶圆中的坐标位置信息所对应的测试结果标记中存在前道工艺异常标记或者是FAIL Die标记时，表明当前被测试芯片不合格，为无效芯片，将其舍去，即不对其进行MARK打印；
步骤S105：将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片的表面上；
在本步骤中，当所述当前被测试芯片为有效芯片时，表明其可以使用，可以作为产品出售，此时，现有的MARK打印系统在打印当前被测试芯片的产品名以及产品生产追溯码时，还需要将所述当前被测试芯片在原始晶圆上的坐标信息打印在所述当前被测试芯片的表面上。
由上述实施例公开的技术方案可见，在本方案所提供的技术方案中，芯片的MARK打印系统在获取到MARK打印指令时，获取所有被测试芯片测试后得到的合并MAP图(第一MAP)，并获取当前被测试芯片在原始晶圆上的坐标信息，基于所述合并MAP图中的标记结果，判断当前被测试芯片是否为有效芯片，当其为有效芯片时，MARK打印系统在打印当前被测试芯片的产品名以及产品生产追溯码时，还需要将所述当前被测试芯片在原始晶圆上的坐标信息打印在所述当前被测试芯片的表面上。可见，相较于现有技术公开的技术方案而言，本申请实施例公开的技术方案无需将芯片在原始晶圆中的坐标位置写入芯片内部，因此，此种方案不影响芯片的测试时间，并且，由上述方案可见，本申请实施例公开的技术方案在执行过程中，并不增加现有的封装工艺，通过读取原始晶圆的测试MAP，通过原始晶圆的测试MAP判断当前被测试频偏是否有效，如果有效，在芯片打印MARK时，同时打印所述当前被测试芯片在所述原始晶圆中的坐标信息，任意产品通过MARK内容即可精准定位芯片在对应原始晶圆中的具体坐标位置，芯片无需只有增加存储区域，并且，采用本方案实施例所对应的系统，无需数据写入设备，因此本发明比现有技术实现方式更加简单，成本相对更低。
进一步的，上述方案中，将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片上，具体包括：
获取所述当前被测试芯片在所述晶圆上的坐标信息；
获取所述当前被测试芯片对应的晶圆的片号标识；
获取所述当前被测试芯片的产品名信息；
获取所述当前被测试芯片的生产追溯码；
将所述片号标识、所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息打印在所述当前被测试芯片的MARK面，所述MARK面为所述被测试芯片用于标记MARK标识的表面。
在打印所述坐标信息、片号标识、产品名信息和生产追溯码时，所述坐标信息、片号标识、产品名信息和生产追溯码的布局方式可以依据用户需求自行设定，例如，参见图2和图3，本申请公开了两种布局方式；
参见图2，在打印时，所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向X排列；
所述片号标识的字符编码在所述MARK面上沿第二方向Y排列，所述第一方向X和第二方向Y垂直；
所述产品名信息设置在所述MARK面上的第一矩形区域；
所述生产追溯码设置在所述MARK面上的第二矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第三矩形区域；
所述片号标识设置在所述MARK面上的第四矩形区域；
所述第一矩形区域、第二矩形区域和第三矩形区域沿第二方向Y依次排列在所述MARK面上；
所述第四矩形区域的第一边和所述第三矩形区域相邻，所述第四矩形区域的第二边和所述第二矩形区域相邻，且所述第四矩形区域的第一边和第二边相邻。
参见图3，在打印时，所述产品名信息、所述片号标识、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向X排列；
所述产品名信息设置在所述MARK面上的第五矩形区域；
所述片号标识设置在所述MARK面上的第六矩形区域；
所述生产追溯码设置在所述MARK面上的第七矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第八矩形区域；
所述第五矩形区域、所述第六矩形区域、所述第七矩形区域沿所述第二方向Y依次排列在所述MARK面上，所述第一方向X和所述第二方向Y相互垂直；
所述第八矩形区域的第一边和所述第七矩形区域相邻，所述第八矩形区域的第二边和所述第六矩形区域相邻，且所述第八矩形区域的第一边和第二边相邻。
与上述方法相对应，本申请还公开了一种芯片MAP坐标标记装置，该装置应用于现有的芯片MARK打印系统中，本实施例中所述芯片MAP坐标标记装置中各个单元的具体工作内容，请参见上述方法实施例的内容，下面对本发明实施例提供的芯片MAP坐标标记装置进行描述，下文描述的芯片MAP坐标标记装置与上文描述的芯片MAP坐标标记方法可相互对应参照。参见图4，装置包括：
指令采集单元100，用于获取MARK打印指令，获取当前被测试芯片在所述晶圆上的坐标信息；
MAP图采集单元200，用于当获取到所述MARK打印指令时，获取所有被测试芯片测试后得到的第一MAP图，所述第一MAP图由第二MAP图和第三MAP图合并得到，所述第二MAP图为所有被测试芯片经前道工艺处理后得到的MAP图，所述第三MAP图为所有被测试芯片经过FT测试后得到的MAP图，所述第一MAP图中存储有所有被测试芯片的测试结果以及所有被测试芯片在晶圆上的坐标信息；
判断单元300，用于基于第一MAP图中的测试结果以及所有被测试芯片在晶圆上的坐标信息，判断所述当前被测试芯片是否为有效芯片；当所述当前被测试芯片为有效芯片时，向MARK打印单元输出触发信号；
MARK打印单元400，用于在获取到判断单元输出的触发信号时，将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片的表面上。
与上述方法相对应，所述MARK打印单元在将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片上时，具体用于：
获取所述当前被测试芯片在所述晶圆上的坐标信息；
获取所述当前被测试芯片对应的晶圆的片号标识；
获取所述当前被测试芯片的产品名信息；
获取所述当前被测试芯片的生产追溯码；
将所述片号标识、所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息打印在所述当前被测试芯片的MARK面，所述MARK面为所述被测试芯片用于标记MARK标识的表面。
与上述方法相对应，所述MARK打印单元在将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片上时，依据以下规则打印所述产品名信息、片号标识所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息：
所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向排列；
所述片号标识的字符编码在所述MARK面上沿第二方向排列，所述第一方向和第二方向垂直；
所述产品名信息设置在所述MARK面上的第一矩形区域；
所述生产追溯码设置在所述MARK面上的第二矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第三矩形区域；
所述片号标识设置在所述MARK面上的第四矩形区域；
所述第一矩形区域、第二矩形区域和第三矩形区域沿第一方向依次排列在所述MARK面上；
所述第四矩形区域的第一边和所述第三矩形区域相邻，所述第四矩形区域的第二边和所述第二矩形区域相邻，且所述第四矩形区域的第一边和第二边相邻。
与上述方法相对应，所述MARK打印单元在将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片上时，依据以下规则打印所述产品名信息、片号标识所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息：
所述产品名信息、所述片号标识、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向排列；
所述产品名信息设置在所述MARK面上的第五矩形区域；
所述片号标识设置在所述MARK面上的第六矩形区域；
所述生产追溯码设置在所述MARK面上的第七矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第八矩形区域；
所述第五矩形区域、所述第六矩形区域、所述第七矩形区域沿所述第一方向依次排列在所述MARK面上；
所述第八矩形区域的第一边和所述第七矩形区域相邻，所述第八矩形区域的第二边和所述第六矩形区域相邻，且所述第八矩形区域的第一边和第二边相邻。
此外，本申请还公开了一种封装芯片，所述封装芯片的MARK面上设置有：
所述封装芯片在所述晶圆上的坐标信息；
所述封装芯片对应的晶圆的片号标识；
所述封装芯片的产品名信息；
所述封装芯片的生产追溯码；
该封装芯片上的标识信息由本申请上述实施例公开的芯片MAP坐标标记装置打印而成。
与上述方法相对应，所述封装芯片MARK面上的坐标信息、片号标识、产品名信息和生产追溯码采用以下方式布局：
所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向排列；
所述片号标识的字符编码在所述MARK面上沿第二方向排列，所述第一方向和第二方向垂直；
所述产品名信息设置在所述MARK面上的第一矩形区域；
所述生产追溯码设置在所述MARK面上的第二矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第三矩形区域；
所述片号标识设置在所述MARK面上的第四矩形区域；
所述第一矩形区域、第二矩形区域和第三矩形区域沿第一方向依次排列在所述MARK面上；
所述第四矩形区域的第一边和所述第三矩形区域相邻，所述第四矩形区域的第二边和所述第二矩形区域相邻，且所述第四矩形区域的第一边和第二边相邻。
或者是，与上述方法相对应，所述封装芯片MARK面上的坐标信息、片号标识、产品名信息和生产追溯码采用以下方式布局：
所述产品名信息、所述片号标识、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向X排列；
所述产品名信息设置在所述MARK面上的第五矩形区域；
所述片号标识设置在所述MARK面上的第六矩形区域；
所述生产追溯码设置在所述MARK面上的第七矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第八矩形区域；
所述第五矩形区域、所述第六矩形区域、所述第七矩形区域沿所述第二方向Y依次排列在所述MARK面上，所述第一方向X和所述第二方向Y相互垂直；
所述第八矩形区域的第一边和所述第七矩形区域相邻，所述第八矩形区域的第二边和所述第六矩形区域相邻，且所述第八矩形区域的第一边和第二边相邻。
为了描述的方便，描述以上系统时以功能分为各种模块分别描述。当然，在实施本发明时可以把各模块的功能在同一个或多个软件和/或硬件中实现。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种芯片MAP坐标标记方法，其特征在于，应用于MARK打印系统，包括：
当获取到MARK打印指令时，获取所有被测试芯片测试后得到的第一MAP图，所述第一MAP图由第二MAP图和第三MAP图合并得到，所述第二MAP图为所有被测试芯片经前道工艺处理后得到的MAP图，所述第三MAP图为所有被测试芯片经过FT测试后得到的MAP图，所述第一MAP图中存储有所有被测试芯片的测试结果以及所有被测试芯片在晶圆上的坐标信息；
获取当前被测试芯片在所述晶圆上的坐标信息；
基于所述第一MAP图中的测试结果以及所有被测试芯片在晶圆上的坐标信息，判断所述当前被测试芯片是否为有效芯片；
当所述当前被测试芯片为有效芯片时，将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片的表面上。
2.根据权利要求1所述的芯片MAP坐标标记方法，其特征在于，将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片上，包括：
获取所述当前被测试芯片在所述晶圆上的坐标信息；
获取所述当前被测试芯片对应的晶圆的片号标识；
获取所述当前被测试芯片的产品名信息；
获取所述当前被测试芯片的生产追溯码；
将所述片号标识、所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息打印在所述当前被测试芯片的MARK面，所述MARK面为所述被测试芯片用于标记MARK标识的表面。
3.根据权利要求2所述的芯片MAP坐标标记方法，其特征在于，所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向排列；
所述片号标识的字符编码在所述MARK面上沿第二方向排列，所述第一方向和第二方向垂直；
所述产品名信息设置在所述MARK面上的第一矩形区域；
所述生产追溯码设置在所述MARK面上的第二矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第三矩形区域；
所述片号标识设置在所述MARK面上的第四矩形区域；
所述第一矩形区域、第二矩形区域和第三矩形区域沿第二方向依次排列在所述MARK面上；
所述第四矩形区域的第一边和所述第三矩形区域相邻，所述第四矩形区域的第二边和所述第二矩形区域相邻，且所述第四矩形区域的第一边和第二边相邻。
4.根据权利要求3所述的芯片MAP坐标标记方法，其特征在于，所述产品名信息、所述片号标识、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向排列；
所述产品名信息设置在所述MARK面上的第五矩形区域；
所述片号标识设置在所述MARK面上的第六矩形区域；
所述生产追溯码设置在所述MARK面上的第七矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第八矩形区域；
所述第五矩形区域、所述第六矩形区域、所述第七矩形区域沿所述第二方向依次排列在所述MARK面上；
所述第八矩形区域的第一边和所述第七矩形区域相邻，所述第八矩形区域的第二边和所述第六矩形区域相邻，且所述第八矩形区域的第一边和第二边相邻。
5.一种芯片MAP坐标标记装置，其特征在于，包括：
指令采集单元，用于获取MARK打印指令，获取当前被测试芯片在晶圆上的坐标信息；
MAP图采集单元，用于当获取到所述MARK打印指令时，获取所有被测试芯片测试后得到的第一MAP图，所述第一MAP图由第二MAP图和第三MAP图合并得到，所述第二MAP图为所有被测试芯片经前道工艺处理后得到的MAP图，所述第三MAP图为所有被测试芯片经过FT测试后得到的MAP图，所述第一MAP图中存储有所有被测试芯片的测试结果以及所有被测试芯片在晶圆上的坐标信息；
判断单元，用于基于第一MAP图中的测试结果以及所有被测试芯片在晶圆上的坐标信息，判断所述当前被测试芯片是否为有效芯片；当所述当前被测试芯片为有效芯片时，向MARK打印单元输出触发信号；
MARK打印单元，用于在获取到判断单元输出的触发信号时，将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片的表面上。
6.根据权利要求5所述的芯片MAP坐标标记装置，其特征在于，所述MARK打印单元在将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片上时，具体用于：
获取所述当前被测试芯片在所述晶圆上的坐标信息；
获取所述当前被测试芯片对应的晶圆的片号标识；
获取所述当前被测试芯片的产品名信息；
获取所述当前被测试芯片的生产追溯码；
将所述片号标识、所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息打印在所述当前被测试芯片的MARK面，所述MARK面为所述被测试芯片用于标记MARK标识的表面。
7.根据权利要求6所述的芯片MAP坐标标记装置，其特征在于，所述MARK打印单元在将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片上时，依据以下规则打印所述产品名信息、片号标识所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息：
所述产品名信息、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向排列；
所述片号标识的字符编码在所述MARK面上沿第二方向排列，所述第一方向和第二方向垂直；
所述产品名信息设置在所述MARK面上的第一矩形区域；
所述生产追溯码设置在所述MARK面上的第二矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第三矩形区域；
所述片号标识设置在所述MARK面上的第四矩形区域；
所述第一矩形区域、第二矩形区域和第三矩形区域沿第一方向依次排列在所述MARK面上；
所述第四矩形区域的第一边和所述第三矩形区域相邻，所述第四矩形区域的第二边和所述第二矩形区域相邻，且所述第四矩形区域的第一边和第二边相邻。
8.根据权利要求6所述的芯片MAP坐标标记装置，其特征在于，所述MARK打印单元在将所述当前被测试芯片在所述晶圆上的坐标信息以及所述当前被测试芯片对应的晶圆的片号标识打印在所述被测试芯片上时，依据以下规则打印所述产品名信息、片号标识所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息：
所述产品名信息、所述片号标识、所述生产追溯码以及所述当前被测试芯片在所述晶圆上的坐标信息的字符编码在所述MARK面上沿第一方向排列；
所述产品名信息设置在所述MARK面上的第五矩形区域；
所述片号标识设置在所述MARK面上的第六矩形区域；
所述生产追溯码设置在所述MARK面上的第七矩形区域；
所述当前被测试芯片在所述晶圆上的坐标信息设置在所述MARK面上的第八矩形区域；
所述第五矩形区域、所述第六矩形区域、所述第七矩形区域沿所述第一方向依次排列在所述MARK面上；
所述第八矩形区域的第一边和所述第七矩形区域相邻，所述第八矩形区域的第二边和所述第六矩形区域相邻，且所述第八矩形区域的第一边和第二边相邻。
9.一种封装芯片，其特征在于，所述封装芯片的MARK面上设置有采用权利要求5-8任意一项所述的芯片MAP坐标标记装置标记的坐标信息和坐标信息。
10.根据权利要求9所述的封装芯片，其特征在于，还包括：
采用权利要求6-8任意一项所述的芯片MAP坐标标记装置标记的产品名信息和生产追溯码。
CN201910625273.8A 2019-07-11 2019-07-11 一种芯片map坐标标记方法、装置和封装芯片 Active CN110176420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910625273.8A CN110176420B (zh) 2019-07-11 2019-07-11 一种芯片map坐标标记方法、装置和封装芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910625273.8A CN110176420B (zh) 2019-07-11 2019-07-11 一种芯片map坐标标记方法、装置和封装芯片

Publications (2)

Publication Number Publication Date
CN110176420A CN110176420A (zh) 2019-08-27
CN110176420B true CN110176420B (zh) 2021-05-04

Family

ID=67700042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910625273.8A Active CN110176420B (zh) 2019-07-11 2019-07-11 一种芯片map坐标标记方法、装置和封装芯片

Country Status (1)

Country Link
CN (1) CN110176420B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111323432B (zh) * 2020-03-23 2022-12-20 广东利扬芯片测试股份有限公司 芯片外观不良识别设备和方法以及芯片测试系统和方法
CN112415365B (zh) * 2020-11-18 2022-09-27 海光信息技术股份有限公司 一种芯片测试方法、装置、电子设备及存储介质
CN116362166A (zh) * 2023-05-29 2023-06-30 青岛泰睿思微电子有限公司 芯片封装用的图谱合并系统及方法
CN116844989B (zh) * 2023-09-04 2024-01-26 北京智芯微电子科技有限公司 芯片失效原因的识别方法及系统
CN117046735B (zh) * 2023-10-12 2023-12-12 江苏芯德半导体科技有限公司 一种晶圆中多种芯片的图谱合并、分发方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104483616A (zh) * 2014-12-29 2015-04-01 上海华虹宏力半导体制造有限公司 晶圆测试芯片状态图的分类方法
CN105654160A (zh) * 2016-01-08 2016-06-08 沛顿科技（深圳）有限公司 内存芯片唯一识别码制成方法
CN108807212A (zh) * 2018-08-09 2018-11-13 德淮半导体有限公司 晶圆测试方法及晶圆测试装置
CN109146272A (zh) * 2018-08-08 2019-01-04 甬矽电子(宁波)股份有限公司 产品管理方法和产品管理装置
CN109411390A (zh) * 2018-09-11 2019-03-01 深圳赛意法微电子有限公司 半导体器件的自动化分级封装方法及系统
CN109830447A (zh) * 2019-01-17 2019-05-31 深圳赛意法微电子有限公司 半导体晶圆芯片分选方法、半导体产品的封装方法及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104483616A (zh) * 2014-12-29 2015-04-01 上海华虹宏力半导体制造有限公司 晶圆测试芯片状态图的分类方法
CN105654160A (zh) * 2016-01-08 2016-06-08 沛顿科技（深圳）有限公司 内存芯片唯一识别码制成方法
CN109146272A (zh) * 2018-08-08 2019-01-04 甬矽电子(宁波)股份有限公司 产品管理方法和产品管理装置
CN108807212A (zh) * 2018-08-09 2018-11-13 德淮半导体有限公司 晶圆测试方法及晶圆测试装置
CN109411390A (zh) * 2018-09-11 2019-03-01 深圳赛意法微电子有限公司 半导体器件的自动化分级封装方法及系统
CN109830447A (zh) * 2019-01-17 2019-05-31 深圳赛意法微电子有限公司 半导体晶圆芯片分选方法、半导体产品的封装方法及系统

Also Published As

Publication number Publication date
CN110176420A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
CN110176420B (zh) 一种芯片map坐标标记方法、装置和封装芯片
CN103310082A (zh) 阅卷方法和装置
CN109901754B (zh) 数据自校准方法及相关装置
CN108375772B (zh) 检测系统、检测装置以及检测方法
CN112415365B (zh) 一种芯片测试方法、装置、电子设备及存储介质
CN113064048A (zh) 集成电路测试方法及设备
CN110008802B (zh) 从多个脸部中选择目标脸部及脸部识别比对方法、装置
CN111881049B (zh) 一种应用程序界面的验收方法、装置及电子设备
US7310791B2 (en) Method for correcting layout errors
JP3472443B2 (ja) 実装部品検査装置
CN108196182B (zh) 飞针测试的基准网络选取方法和装置
CN112420535A (zh) 一种芯片制作方法及系统
JP6053579B2 (ja) 半導体装置の製造方法
JP4828741B2 (ja) プローブ痕測定方法およびプローブ痕測定装置
CN113611348B (zh) 打点方法、装置、电子设备及存储介质
CN108805931A (zh) Ar产品的定位检测方法、装置及计算机可读存储介质
CN110398681B (zh) 一种双带线检查方法及相关装置
CN115033487A (zh) 基于图像识别的自动化测试方法、装置、计算机设备及存储介质
US11120576B1 (en) Coarse to fine calibration parameter validation and temperature mitigation
CN111256609A (zh) 一种检测usb接口深度的方法及设备
CN117132603B (zh) 晶圆map生成方法、装置、设备及存储介质
CN107657607A (zh) 一种测试追踪位置误差的方法和系统
CN116598219B (zh) 一种可视化晶圆图的生成方法、装置及电子设备
AU2021240273A1 (en) Methods, apparatuses, and systems for processing game images
CN113836489A (zh) 球栅阵列的缺陷分析方法与设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant