CN116362166A - 芯片封装用的图谱合并系统及方法 - Google Patents

芯片封装用的图谱合并系统及方法 Download PDF

Info

Publication number
CN116362166A
CN116362166A CN202310608928.7A CN202310608928A CN116362166A CN 116362166 A CN116362166 A CN 116362166A CN 202310608928 A CN202310608928 A CN 202310608928A CN 116362166 A CN116362166 A CN 116362166A
Authority
CN
China
Prior art keywords
graph
chip
identification information
auxiliary
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310608928.7A
Other languages
English (en)
Inventor
马林林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Tairuisi Microelectronics Co ltd
Original Assignee
Qingdao Tairuisi Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Tairuisi Microelectronics Co ltd filed Critical Qingdao Tairuisi Microelectronics Co ltd
Priority to CN202310608928.7A priority Critical patent/CN116362166A/zh
Publication of CN116362166A publication Critical patent/CN116362166A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/31Design entry, e.g. editors specifically adapted for circuit design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/20Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30Computing systems specially adapted for manufacturing

Abstract

本发明涉及半导体封装的技术领域,特指一种芯片封装用的图谱合并系统及方法,该方法包括如下步骤:接收主图的存储路径并读取主图;接收至少一张辅图的存储路径并读取辅图,辅图对应的晶圆与主图对应的晶圆为同一个;依据设定规则对主图和辅图进行合并以得到对晶圆上所有的芯片进行重新标识的合并图,从而完成图谱合并。本发明的图谱合并方法能够自动的对晶圆的标识文件进行合并,且对该标识文件的数量、格式没有限制,使用时,只需要输入标识文件的存储路径即可实现合图,得到能够表示晶圆上所有芯片情况的合并图,能够节省人工,解决了人工作业存在的工作量大及成本高的问题,且本发明的合图效率高,准确性也高。

Description

芯片封装用的图谱合并系统及方法
技术领域
本发明涉及半导体封装的技术领域,特指一种芯片封装用的图谱合并系统及方法。
背景技术
在半导体封装领域,芯片厂商在提供需封装的晶圆时,会同时提供多个标识文件,每个标识文件中标记有晶圆上所有芯片的情况,以表面对应的芯片是好的、坏的或是无效的。该晶圆上的芯片经过多少制作工艺步骤,就会有几份标识文件,在标识文件中标记有在对应的制作工艺步骤中产生的不良品或无效品,封装厂在对晶圆进行封装之前,需要人工比对多个标识文件,从而得到该晶圆上所有芯片的情况,以便于在封装时对不良品进行剔除。一张晶圆上芯片的数量约为几百块,甚至上千块,人工比对的工作量大,成本较高,因此,亟需提供一种新的解决方案。
发明内容
本发明的目的在于克服现有技术的缺陷,提供一种芯片封装用的图谱合并系统及方法,解决现有的人工比对标识文件存在工作量大及成本较高的问题。
实现上述目的的技术方案是:
本发明提供了一种芯片封装用的图谱合并方法,包括如下步骤:
接收主图的存储路径并读取所述主图,所读取的主图中包括对应的晶圆上所有芯片的标识信息;
接收至少一张辅图的存储路径并读取所述辅图,所读取的辅图中包括对应的晶圆上所有芯片的标识信息,所述辅图对应的晶圆与所述主图对应的晶圆为同一个;以及依据设定规则对所述主图和所述辅图进行合并以得到对晶圆上所有的芯片进行重新标识的合并图,从而完成图谱合并。
本发明的图谱合并方法能够自动的对晶圆的标识文件进行合并,且对该标识文件的数量、格式没有限制,使用时,只需要输入标识文件的存储路径即可实现合图,得到能够表示晶圆上所有芯片情况的合并图,能够节省人工,解决了人工作业存在的工作量大及成本高的问题,且本发明的合图效率高,准确性也高。
本发明芯片封装用的图谱合并方法的进一步改进在于,所述设定规则包括:
若所述主图中芯片的标识信息为好,且所述辅图中对应的标识信息也为好,则将对应的芯片重新标识为好;
若所述主图中芯片的标识信息为坏或无效,则将对应的芯片重新标识为坏;
若所述辅图中芯片的标识信息为坏或无效,则将对应的芯片重新标识为坏。
本发明芯片封装用的图谱合并方法的进一步改进在于,还包括:
对所述主图中芯片的标识信息与所述辅图中芯片的标识信息进行比对,在标识信息不一致时记录对应的芯片的坐标信息。
本发明芯片封装用的图谱合并方法的进一步改进在于,还包括:
对所读取的主图依据设定规则对其上的芯片的标识信息进行重新标识并予以显示;
对所读取的辅图依据设定规则对其上的芯片的标识信息进行重新标识并予以显示。
本发明芯片封装用的图谱合并方法的进一步改进在于,还包括:对所得到的合并图以设定格式进行输出。
本发明还提供了一种芯片封装用的图谱合并系统,包括:
第一路径接收单元,用于接收主图的存储路径;
第二路径接收单元,用于接收至少一张辅图的存储路径;以及与所述第一路径接收单元和所述第二路径接收单元连接的处理单元,用于根据所述第一路径接收单元接收的主图的存储路径读取所述主图,所读取的主图中包括对应的晶圆上所有芯片的标识信息;用于根据所述第二路径接收单元接收的辅图的存储路径读取所述辅图,所读取的辅图中包括对应的晶圆上所有芯片的标识信息,所述辅图对应的晶圆与所述主图对应的晶圆为同一个;所述处理单元还用于依据设定规则对所述主图和所述辅图进行合并以得到对晶圆上所有的芯片进行重新标识的合并图。
本发明芯片封装用的图谱合并系统的进一步改进在于,所述处理单元用于比较判断所述主图中芯片的标识信息和所述辅图中对应的标识信息是否均为好,若是,则所述处理单元将芯片重新标识为好,若否,则所述处理单元将芯片重新标识为坏。
本发明芯片封装用的图谱合并系统的进一步改进在于,所述处理单元还用于比对所述主图中芯片的标识信息与所述辅图中芯片的标识信息是否一致,若不一致则记录对应的芯片的坐标信息。
本发明芯片封装用的图谱合并系统的进一步改进在于,所述处理单元在读取主图时,对读取的主图依据设定规则对其上的芯片的标识信息进行重新标识并予以显示;
所述处理单元在读取辅图时,对读取的辅图依据设定规则对其上的芯片的标识信息进行重新标识并予以显示。
本发明芯片封装用的图谱合并系统的进一步改进在于,所述处理单元还用于对所得到的合并图以设定格式进行输出。
附图说明
图1为本发明芯片封装用的图谱合并系统的系统图。
图2为本发明芯片封装用的图谱合并方法的流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明。
参阅图1,本发明提供了一种芯片封装用的图谱合并系统及方法,用于解决靠人工比对合图存在的耗时耗力,成本高,效率低等问题。本发明的图谱合并系统及方法能够依据设定规则进行合图,得到晶圆上所有芯片的情况,为封装作业提供指导,实现在封装时能够剔除晶圆上的不良品,具有成本低,效率高,节省人工的优势。下面结合附图对本发明芯片封装用的图谱合并系统及方法进行说明。
参阅图1,显示了本发明芯片封装用的图谱合并系统的系统图。下面结合图1,对本发明芯片封装用的图谱合并系统进行说明。
如图1所示,本发明的芯片封装用的图谱合并系统包括第一路径接收单元21、第二路径接收单元22以及处理单元23,其中第一路径接收单元21用于接收主图的存储路径;第二路径接收单元22用于接收至少一张辅图的存储路径;处理单元23与第一路径接收单元21和第二路径接收单元22连接,该处理单元23用于根据第一路径接收单元21接收的主图的存储路径读取该主图,所读取的主图中包括对应的晶圆上所有芯片的标识信息;处理单元23用于根据第二路径接收单元接收的辅图的存储路径读取辅图,所读取的辅图中包括对应的晶圆上所有芯片的标识信息,其中辅图对应的晶圆与主图对应的晶圆为同一个;处理单元23还用于依据设定规则对主图和辅图进行合并以得到对晶圆上所有的芯片进行重新标识的合并图。
其中主图和辅图是由芯片厂商提供的与待封装的晶圆相对应的标识文件,在该标识文件中标识有所有芯片的情况。且主图和辅图的格式不限,可为任意格式,比如该主图和辅图可以是图片格式,像.jpg,.bmp,.gif等,还可以是文档格式,比如.txt,.xls,.doc等。
一张晶圆至少有两份标识文件,每份标识文件中包括有各个芯片的标识信息,该标识信息用于标识芯片的好坏,且一份标识文件对应晶圆的一个制作工艺步骤。比如晶圆来料加工后会产生一份标识文件,在研磨加工后会产生一份标识文件,在布线前后会各产生一份标识文件。各个标识文件中芯片的标识信息为独立的,其仅针对该晶圆对应的制作工艺步骤,因此,在封装之前,需要对各个标识文件进行合图,以便于预先知晓各个芯片的好坏,实现封装时及时的将坏的芯片剔除。一张晶圆的各个标识文件既可以作为主图导入系统,也可以作为辅图导入系统中进行处理。
本发明的图谱合并系统能够实现自动的合并图谱,遍历主图和辅图中各个芯片的标识信息,根据芯片的实际情况对晶圆上的芯片进行重新标识,得到合并图,具有效率高,成本低的优势,且错误率也较低。相对于人工比对,能够极大的节省人力成本。
在本发明的一种具体实施方式中,本发明的图谱合并系统为一应用软件,其可安装在计算机、手机及平板上,该应用软件具有一操作界面,用于方便用户操作。在操作界面上显示有主图路径输入框和辅图路径输入框,在主图路径输入框和辅图路径输入框的附近设置有选择按钮,可通过选择打开文件夹路径选择框进行对应的路径选择,在选择好路径点击确定后,对应的输入框中的路径就会发送给对应的路径接收单元。进一步地,在操作界面上显示有合并展现的按钮,在点击该按钮后就形成的合图指令,该合图指令由处理单元执行,处理单元根据合图指令对主图和辅图进行合并以形成合并图,并将合并图予显示。
在本发明的一种具体实施方式中,处理单元23用于比较判断主图中芯片的标识信息和辅图中对应的标识信息是否均为好,若是,则处理单元23将芯片重新标识为好,若否,则处理单元23将芯片重新标识为坏。
较佳地,设定规则可有人工手动配置,且在配置后,针对同一类型的标识文件无需再重新进行规则的配置,直接调用之前的配置即可。
进一步地,设定规则包括:
若主图中芯片的标识信息为好,且辅图中对应的标识信息也为好,则将对应的芯片重新标识为好;
若主图中芯片的标识信息为坏或无效,则将对应的芯片重新标识为坏;
若辅图中芯片的标识信息为坏或无效,则将对应的芯片重新标识为坏。
晶圆中的芯片的标识信息有三种情况,第一种标识信息为好,表明该芯片为良品;第二种标识信息为坏,表明该芯片为不良品;第三种标识信息为无效,表明该芯片为无效品。通常芯片厂商提供的标识文件中的标识信息由对应的符号或数字来表明其属于哪种情况,比如有的标识文件中用“00”表示良品,用“11”表示不良品,用“22”表示无用品,其提供的标识文件由横纵向排列的多行数字构成,其中每两个数字表示一个芯片,两个芯片之间用分隔符如空格隔开。处理单元在合图时,读取到“00”就表明当前的芯片为良品,若另一个标识文件中(或辅图中)该芯片也为良品,则表明待封装的晶圆上该芯片为良品,依据对应的设定规则进行良品标识即可。
再进一步地,设定规则中用颜色来标识芯片,若芯片是良品可标识为绿色,若芯片是不良品或无效品可表示为黑色,如此,处理单元得到的合并图中包括横纵向排列的许多个颜色块,每一个颜色块代表一个芯片,通过颜色来表示芯片的情况。
在本发明的一种具体实施方式中,处理单元23还用于比对主图中芯片的标识信息与辅图中芯片的标识信息是否一致,若不一致则记录对应的芯片的坐标信息。
如此处理单元实现了主图和辅图间的差异查找功能,能够快速的找出主图和辅图中不同的芯片的坐标信息,且该坐标信息能够予以显示,还可以导出。
在本发明的一种具体实施方式中,处理单元23在读取主图时,对读取的主图依据设定规则对其上的芯片的标识信息进行重新标识并予以显示;
处理单元23在读取辅图时,对读取的辅图依据设定规则对其上的芯片的标识信息进行重新标识并予以显示。
处理单元23在读取主图和辅图时,对主图和辅图进行显示格式的转化,让主图和辅图依据设定规则进行显示,若设定规则为用颜色来标识,则主图和辅图就显示为横纵向排列的多个颜色块。
在本发明的一种具体实施方式中,处理单元23还用于对所得到的合并图以设定格式进行输出。
该设定格式可以为任意格式。较佳地,设定格式选用封装机可识别的格式,如此本发明的系统输出的合并图能够直接导入到封装机中,让封装机进行识别,便于将不良品剔除。
在本发明的一种具体实施方式中,本发明的图谱合并系统还包括有配置单元,用于对设定规则进行配置,通过配置可让图谱合并系统识别各种标识文件。
在图谱合并系统的软件操作界面上显示有设置按钮,通过点击该设置按钮即可打开设置子界面,设置子界面中包括格式设置,用于设置输出的合并图的格式。该设置子界面还包括读取模板设置,在该读取模板设置中可配置芯片的尺寸,包括芯片的高度和宽度,还可配置芯片的角度,在配置后,生成的合并图中标识芯片的块的尺寸及角度即为配置的参数。还可配置芯片列头、芯片开始位置、芯片分隔符、芯片结束位置、芯片位数、芯片标识转换等参数,其中芯片列头起到定位标识的作用,在每一列芯片的开始位置均设置有芯片列头,便于系统查找芯片的位置。芯片位数是指由几位数来表示芯片,其可以是2位,3位,或是更多位。芯片标识转换用于指定由哪个标识转换为哪个标识,比如主图中的标识为数字“00”、“11”和“22”,转换后的标识想变成“绿色”和“黑色”,在配置时,可将芯片标识转换配置成“00—绿色”,“11—黑色”,“22—黑色”,处理单元基于该规则,可在读取芯片的标识信息时,自动将“00”转换为绿色块,将“11”和“22”自动转换为黑色块。对于配置的参数信息可进行增加、修改和删除。
在本发明的一种具体实施方式中,本发明的图谱合并系统的操作界面上还显示有放大、缩小、大小还原、上一张、下一张等按钮选项,可对选中的图进行放大、缩小、大小还原、显示上一张,显示下一张等。
在操作界面上还显示有差异查找按钮,通过点击差异查找就形成了差异查找指令,该差异查找指令由处理单元执行,用于查找主图和辅图间的差异并得到差异位置信息(也即芯片的坐标信息)。操作界面上还设有差异坐标按钮,通过点击该差异坐标按钮,可以下列菜单的方式显示找出的具有差异的芯片的坐标信息。
在操作界面上还设有左转、右转,还原角度等按钮,用于对选中的图进行左转、右转或还原角度。
在操作界面上还设有批量合并处理与整体合并处理的按钮,点击批量合并处理即可弹出批量处理框,在框中可选择对应的主图与辅图,其中辅图的数量可为多个,然后再点击整体合并处理就形成了合图指令,处理单元执行该合图指令,多批量处理框中的主图和辅图进行合并形成合并图。
本发明的图谱合并系统能够保证生成的合并图的结果规范化,避免对人工审核的依赖,机器合同,可以一键生成,成本低,效率高,能够满足用户的多种需求,其可根据客户的需要生成适合的合并图。该系统的操作简单,在启动运行后,选择对应的标识文件作为主图和辅图,然后点击合并展现或整体合并处理即可生成合并图。
本发明还提供了一种芯片封装用的图谱合并方法,下面对该方法进行说明。
本发明的芯片封装用的图谱合并方法包括如下步骤:
如图2所示,执行步骤S11,接收主图的存储路径并读取主图,所读取的主图中包括对应的晶圆上所有芯片的标识信息;接着执行步骤S12;
执行步骤S12,接收至少一张辅图的存储路径并读取辅图,所读取的辅图中包括对应的晶圆上所有芯片的标识信息,辅图对应的晶圆与主图对应的晶圆为同一个;接着执行步骤S13;
执行步骤S13,依据设定规则对主图和辅图进行合并以得到对晶圆上所有的芯片进行重新标识的合并图,从而完成图谱合并。
本发明的图谱合并方法能够自动的对晶圆的标识文件进行合并,且对该标识文件的数量、格式没有限制,使用时,只需要输入标识文件的存储路径即可实现合图,得到能够表示晶圆上所有芯片情况的合并图,能够节省人工,解决了人工作业存在的工作量大及成本高的问题,且本发明的合图效率高,准确性也高。
在本发明的一种具体实施方式中,设定规则包括:
若主图中芯片的标识信息为好,且辅图中对应的标识信息也为好,则将对应的芯片重新标识为好;
若主图中芯片的标识信息为坏或无效,则将对应的芯片重新标识为坏;
若辅图中芯片的标识信息为坏或无效,则将对应的芯片重新标识为坏。
在本发明的一种具体实施方式中,还包括:
对主图中芯片的标识信息与辅图中芯片的标识信息进行比对,在标识信息不一致时记录对应的芯片的坐标信息。
在本发明的一种具体实施方式中,还包括:
对所读取的主图依据设定规则对其上的芯片的标识信息进行重新标识并予以显示;
对所读取的辅图依据设定规则对其上的芯片的标识信息进行重新标识并予以显示。
在本发明的一种具体实施方式中,还包括:对所得到的合并图以设定格式进行输出。
以上结合附图实施例对本发明进行了详细说明,本领域中普通技术人员可根据上述说明对本发明做出种种变化例。因而,实施例中的某些细节不应构成对本发明的限定,本发明将以所附权利要求书界定的范围作为本发明的保护范围。

Claims (10)

1.一种芯片封装用的图谱合并方法,其特征在于,包括如下步骤:
接收主图的存储路径并读取所述主图,所读取的主图中包括对应的晶圆上所有芯片的标识信息;
接收至少一张辅图的存储路径并读取所述辅图,所读取的辅图中包括对应的晶圆上所有芯片的标识信息,所述辅图对应的晶圆与所述主图对应的晶圆为同一个;以及
依据设定规则对所述主图和所述辅图进行合并以得到对晶圆上所有的芯片进行重新标识的合并图,从而完成图谱合并。
2.如权利要求1所述的芯片封装用的图谱合并方法,其特征在于,所述设定规则包括:
若所述主图中芯片的标识信息为好,且所述辅图中对应的标识信息也为好,则将对应的芯片重新标识为好;
若所述主图中芯片的标识信息为坏或无效,则将对应的芯片重新标识为坏;
若所述辅图中芯片的标识信息为坏或无效,则将对应的芯片重新标识为坏。
3.如权利要求1所述的芯片封装用的图谱合并方法,其特征在于,还包括:
对所述主图中芯片的标识信息与所述辅图中芯片的标识信息进行比对,在标识信息不一致时记录对应的芯片的坐标信息。
4.如权利要求1所述的芯片封装用的图谱合并方法,其特征在于,还包括:
对所读取的主图依据设定规则对其上的芯片的标识信息进行重新标识并予以显示;
对所读取的辅图依据设定规则对其上的芯片的标识信息进行重新标识并予以显示。
5.如权利要求1所述的芯片封装用的图谱合并方法,其特征在于,还包括:对所得到的合并图以设定格式进行输出。
6.一种芯片封装用的图谱合并系统,其特征在于,包括:
第一路径接收单元,用于接收主图的存储路径;
第二路径接收单元,用于接收至少一张辅图的存储路径;以及
与所述第一路径接收单元和所述第二路径接收单元连接的处理单元,用于根据所述第一路径接收单元接收的主图的存储路径读取所述主图,所读取的主图中包括对应的晶圆上所有芯片的标识信息;用于根据所述第二路径接收单元接收的辅图的存储路径读取所述辅图,所读取的辅图中包括对应的晶圆上所有芯片的标识信息,所述辅图对应的晶圆与所述主图对应的晶圆为同一个;所述处理单元还用于依据设定规则对所述主图和所述辅图进行合并以得到对晶圆上所有的芯片进行重新标识的合并图。
7.如权利要求6所述的芯片封装用的图谱合并系统,其特征在于,所述处理单元用于比较判断所述主图中芯片的标识信息和所述辅图中对应的标识信息是否均为好,若是,则所述处理单元将芯片重新标识为好,若否,则所述处理单元将芯片重新标识为坏。
8.如权利要求6所述的芯片封装用的图谱合并系统,其特征在于,所述处理单元还用于比对所述主图中芯片的标识信息与所述辅图中芯片的标识信息是否一致,若不一致则记录对应的芯片的坐标信息。
9.如权利要求6所述的芯片封装用的图谱合并系统,其特征在于,所述处理单元在读取主图时,对读取的主图依据设定规则对其上的芯片的标识信息进行重新标识并予以显示;
所述处理单元在读取辅图时,对读取的辅图依据设定规则对其上的芯片的标识信息进行重新标识并予以显示。
10.如权利要求6所述的芯片封装用的图谱合并系统,其特征在于,所述处理单元还用于对所得到的合并图以设定格式进行输出。
CN202310608928.7A 2023-05-29 2023-05-29 芯片封装用的图谱合并系统及方法 Pending CN116362166A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310608928.7A CN116362166A (zh) 2023-05-29 2023-05-29 芯片封装用的图谱合并系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310608928.7A CN116362166A (zh) 2023-05-29 2023-05-29 芯片封装用的图谱合并系统及方法

Publications (1)

Publication Number Publication Date
CN116362166A true CN116362166A (zh) 2023-06-30

Family

ID=86941886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310608928.7A Pending CN116362166A (zh) 2023-05-29 2023-05-29 芯片封装用的图谱合并系统及方法

Country Status (1)

Country Link
CN (1) CN116362166A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117046735A (zh) * 2023-10-12 2023-11-14 江苏芯德半导体科技有限公司 一种晶圆中多种芯片的图谱合并、分发方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118573A (ko) * 2004-06-14 2005-12-19 앰코 테크놀로지 코리아 주식회사 웨이퍼 맵 변환 방법 및 이를 구현하기 위한 프로그램이기록된 기록 매체
CN108268550A (zh) * 2016-12-30 2018-07-10 北京国双科技有限公司 路径图谱的绘制方法及装置
CN109670049A (zh) * 2018-11-19 2019-04-23 平安科技(深圳)有限公司 图谱路径查询方法、装置、计算机设备和存储介质
CN110176420A (zh) * 2019-07-11 2019-08-27 上海艾为电子技术股份有限公司 一种芯片map坐标标记方法、装置和封装芯片
WO2021212682A1 (zh) * 2020-04-21 2021-10-28 平安国际智慧城市科技股份有限公司 知识抽取方法、装置、电子设备及存储介质
CN114546964A (zh) * 2022-04-25 2022-05-27 南京品微智能科技有限公司 半导体先进封装晶圆图谱自动化管理系统及方法
CN114707029A (zh) * 2022-03-11 2022-07-05 浙江大华技术股份有限公司 一种图谱数据的处理方法、装置及电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118573A (ko) * 2004-06-14 2005-12-19 앰코 테크놀로지 코리아 주식회사 웨이퍼 맵 변환 방법 및 이를 구현하기 위한 프로그램이기록된 기록 매체
CN108268550A (zh) * 2016-12-30 2018-07-10 北京国双科技有限公司 路径图谱的绘制方法及装置
CN109670049A (zh) * 2018-11-19 2019-04-23 平安科技(深圳)有限公司 图谱路径查询方法、装置、计算机设备和存储介质
CN110176420A (zh) * 2019-07-11 2019-08-27 上海艾为电子技术股份有限公司 一种芯片map坐标标记方法、装置和封装芯片
WO2021212682A1 (zh) * 2020-04-21 2021-10-28 平安国际智慧城市科技股份有限公司 知识抽取方法、装置、电子设备及存储介质
CN114707029A (zh) * 2022-03-11 2022-07-05 浙江大华技术股份有限公司 一种图谱数据的处理方法、装置及电子设备
CN114546964A (zh) * 2022-04-25 2022-05-27 南京品微智能科技有限公司 半导体先进封装晶圆图谱自动化管理系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
江风益;刘军林;王立;熊传兵;方文卿;莫春兰;汤英文;王光绪;徐龙权;丁杰;王小兰;全知觉;张建立;张萌;潘拴;郑畅达;: "硅衬底高光效GaN基蓝色发光二极管", 中国科学:物理学 力学 天文学, no. 06 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117046735A (zh) * 2023-10-12 2023-11-14 江苏芯德半导体科技有限公司 一种晶圆中多种芯片的图谱合并、分发方法及系统
CN117046735B (zh) * 2023-10-12 2023-12-12 江苏芯德半导体科技有限公司 一种晶圆中多种芯片的图谱合并、分发方法及系统

Similar Documents

Publication Publication Date Title
US8437567B2 (en) Image inpainting apparatus and method using restricted search region
KR101324349B1 (ko) 반도체 결함 통합 투영 방법 및 반도체 결함 통합 투영 기능을 실장한 결함 검사 지원 장치
JP2776295B2 (ja) 画像インデックス生成方法及び画像インデックス生成装置
CN116362166A (zh) 芯片封装用的图谱合并系统及方法
CA2358729C (en) Computer aided method of circuit extraction
CN115810057A (zh) 图像色彩的数据处理方法、装置和服务器
CN101625712A (zh) 标牌制作计算机绘图系统及绘图方法
CN110647573B (zh) 基于数据库技术的图表可视化编辑方法和系统
CN104573132A (zh) 歌曲查找方法及装置
JP3572626B2 (ja) 検査システム、解析ユニット及び電子デバイスの製造方法
WO2021169808A1 (zh) 机台文件处理方法及处理系统
CN114062894A (zh) 电路元器件检测方法、检测装置、终端设备和存储介质
CN110400364B (zh) 一种贴图路径的处理方法
CN104660922A (zh) 热像整理装置、记录装置、整理系统和热像整理方法、记录方法
JP2004364010A (ja) 画像表示装置および方法並びにプログラム
JP2000164667A (ja) 検査システム、解析ユニット及び電子デバイスの製造方法
JP2018085093A (ja) 情報処理装置、制御方法、プログラム
JP3661774B2 (ja) 文字列認識方法、文字認識装置およびプログラム
WO2024044947A1 (zh) 缺陷检测的方法、装置和计算机可读存储介质
CN111125227B (zh) 交互式电子手册数据处理方法、装置、存储介质及设备
CN110111396B (zh) 柱面方程的图像绘制方法、设备、存储介质及装置
JP6218162B1 (ja) 半導体の加工検査装置関連付けシステムおよびプログラム
KR100610915B1 (ko) 웨이퍼 맵 변환 방법 및 이를 구현하기 위한 프로그램이기록된 기록 매체
JP2001028032A (ja) 画像情報処理装置及びマークシート
JPH10149373A (ja) 画像蓄積・管理装置及び画像インデックス生成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination