JP2000164667A - 検査システム、解析ユニット及び電子デバイスの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】半導体の検査システムにおいて、半導体の高集
積化に対応し、より測定精度の高い解析を行なう。ま
た、使いやすいユーザインターフェースを提供し、解析
を容易にする。さらに、解析データの圧縮を能率的に行
なう。 【構成】ＦＢ解析システム１０５と検査データ解析シス
テム１０１とテスタを有し、データ解析のためのＬＳＩ
設計情報１０７を持つ。また、表示装置にその不良情報
または解析データまたは検査条件をマルチウィンドウを
用いて表示する。さらに、解析データのデータ圧縮時に
不良ビットの生ずる形態により、その格納形態を異なら
しめる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、不良解析に係り、特に
半導体の製造技術においてウェハプロセス過程における
不良原因を解析するために好適な検査システム、解析ユ
ニット及び電子デバイスの製造方法に関する。

【０００２】

【従来の技術】従来、半導体の製造技術における不良解
析方法およびシステムについては、例えば、特開昭６２
−１６９３４２号、特開昭６１−２４３３７８号、特開
昭５９−２２８７２６号、特開平３−４４０５４号公報
に開示されている。

【０００３】

【発明が解決しようとする課題】上記、特開昭５９−２
２８７２６号、特開平３−４４０５４号公報において
は、計算機システムを用いて、半導体ウェハの不良解析
を行う技術が開示されている。 しかしながら、上記従
来技術は、半導体の不良解析をチップ単位で行なう手法
に関するものである。したがって、特に半導体記憶装置
の不良を解析するとき、単にチップの製品特性を解析す
るだけでなく、チップ内の記憶素子１ビットずつの良、
不良を解析する必要があることについて考慮されていな
い。

【０００４】それゆえ、不良ビット（フェールビット、
以下「ＦＢ」と略す）の原因を解析するために、チップ
の製品特性検査装置（以下「テスタ」という）からＦＢ
のアドレスを収集し、チップの大きさ、その上のメモリ
の配置方法等を参照して該当する不良ビットのチップ上
の場所を割り出し、得られた実体座標を基に作業者がそ
のチップを顕微鏡で観察していた。例えば、作業者は顕
微鏡観察をして不良発生箇所に異物を認めた場合、その
不良は異物に起因していたと結論していた。

【０００５】このように従来では、ＦＢの１ビットづつ
解析するために多大の労力を要していた。それゆえ、か
かる労力を軽減し、不良解析を１ビット単位でシステム
としてスムーズに行ないたいという要請に応える必要が
あった。その場合に従来では、不良位置で測定するため
の座標をウェハ単位で設けていたため、チップ内のメモ
リセルの位置を知るときに誤差が大きくなるという問題
点もあった。

【０００６】特に、近時においては、半導体メモリの集
積度が大きくなる傾向があるため、かかる誤差は、不良
解析のための大きな障壁となる。また、上記従来技術は
チップの種別によって、チップ内のメモリマットの配
置、メモリセルの大きさ等の特性が違うことに対して、
円滑に対応することに対しても考慮されていない。さら
に、半導体の不良解析システムにおいては、電子顕微鏡
等の観察装置、赤外線吸収分光スペクトロスコープ等の
分析装置を用いるが、これらを用いて、メモリ上のＦＢ
を解析する場合、メモリセル上の原点を一致させようと
しても、個々の装置の特性のために微細なずれが生じる
という問題があった。

【０００７】次に、特開昭６２−１６９３４２号と特開
昭６１−２４３３７８号公報は、被検査対象である半導
体メモリのセル上のＦＢの情報に関するデータの圧縮に
関するものである。しかしながら、特開昭６２−１６９
３４２号公報に示されたデータ圧縮方法は、必ずしも大
容量メモリセルの解析に適したものではない。その理由
は、この圧縮方法においては、メモリセルをブロック化
して、１／ｎ₂に縮小したモデルを作るものであるが、
例えばｎ＝１００としても、高々１００００分の１の圧
縮率しか得られず、何Ｍｂｉｔの容量を有するメモリの
場合では膨大な量のデータが必要になることである。

【０００８】また、今一つの理由として、１ブロック内
の不良パターンがどのようであれ、同じ形式に圧縮され
てしまうため、ビット位置の詳細情報が失われてしまう
という不都合があるためである。さらに、特開昭６１−
２４３３７８号公報に開示されたデータ圧縮法について
は、上記のような情報の喪失はないが、必ずしも大容量
メモリセルに適する効率的なデータ圧縮法とは言い難
い。

【０００９】その理由は、ＦＢの情報を始点の座標位
置、終点の座標位置というペアで保持するため、ＦＢが
連続している場合の効率は良くなるが、孤立しているＦ
Ｂに対しても同じだけの記憶容量を要するため、孤立し
たＦＢが多い場合、結果としてデータ圧縮率は悪いもの
になるからである。このように効率が悪いのは、データ
圧縮をＦＢの発生するパターンのいかんによらず、一律
に圧縮したためである。したがって、ＦＢの発生パター
ンに応じてデータ圧縮を行ない、それを保存する方法が
要請される。

【００１０】次に、特開平３−４４０５４号公報におい
ては、計算機システムの表示装置に解析結果を表示する
技術が開示されている。しかしながら、上記従来技術
は、システムのユーザインターフェースに関し、不良解
析結果情報を多数の観点より、体系的に考察する手段に
ついて考慮されていない。

【００１１】すなわち、ウェハ全体の不良ビットの分析
を示す表示、任意チップ上の不良ビットの分布を示す表
示、チップ内の一部領域内の不良ビットの分布を拡大し
て示す表示、任意ショット上の不良ビットの分布を示す
表示、ショット内の一部領域内の不良ビットの分布を拡
大して示す表示などの不良解析結果情報を迅速かつ円滑
に利用に供することについて考慮されていない。これら
の情報は、表示装置の表示対象でないかあるいは表示さ
れる場合であっても、画面切り替え等の操作が必要であ
った。そのため、利用者に取って非常にわずらわしい操
作が必要になる場合が多かった。

【００１２】さらに、システムのユーザインターフェー
スに関し、表示装置に表示する場合にメモリセルの大き
さを視覚的に確認できる方法が上記従来技術では提案さ
れていない。また、さらに、上記従来技術では、不良解
析を行なう者にとって、検査時のテスト条件が重要なフ
ァクターになることについても考慮されていない。

【００１３】すなわち、不良解析を行なう者が、テスト
条件を種々変更して、不良原因を突き止める方法は、通
常なされるところである。かかる場合、被検査対象とテ
スト条件を書面等でいちいち照合していたのでは、非常
に効率の悪いことになる。

【００１４】次に、半導体の不良解析技法として、ウェ
ハを重ねあわせて、不良原因を解析する手法が知られて
いる。しかしながら、ウェハの露光時、フォトマスクに
不良がある場合に、不良原因を有効に究明するための手
段についても考慮されていなかった。

【００１５】次に、特開平３−４４０５４号公報におい
ては、計算機システムを用いて、半導体の不良解析結果
を加工し、編集処理する技術について述べている。しか
しながら、上記従来技術は、過去の検査履歴や将来行な
うべき検査方法まで指示するものではない。

【００１６】したがって、従来では、不良解析を行なう
者がいちいち被検査対象の検査履歴を照合するなどの作
業が必要であった。また、半導体の製造工程は、多くの
段階に分かれているため、検査の結果に応じて、どの工
程で再検査するかの検査計画を立てる必要がある。この
プランニングは、様々なパターンがあるため、熟練者で
も困難を極めるものである。

【００１７】本発明は効果的に不良原因を究明しうる検
査システム、解析ユニットを提供することを目的とする
ものである。また、不良原因を効果的に究明して電子部
品の歩留まりを向上させることを目的とするものであ
る。

【００１８】

【課題を解決するための手段】本発明は、上記目的を達
成するために、被検査ワークを検査して該被検査ワーク
のフェイルビットに関する検査結果を出力する電気特性
検査装置と、該電気特性検査装置が出力した検査結果を
処理してその処理結果を表示する解析ユニットとを備
え、該解析ユニットが所定領域におけるフェイルビット
に関する情報と該領域におけるフェイルビットの位置を
計測可能な情報とを出力するように構成されたものであ
る。また、前記解析ユニットが前記ワークの一部を拡大
した場合にその拡大した領域におけるフェイルビットと
そのフェイルビットの位置を計測可能な情報とを出力す
るものである。また、前記解析ユニットが前記ワークの
有するチップの位置をワーク内の座標情報により表示す
るものである。また、前記ワークと前記ワークの一部を
拡大した領域とを同一画面で表示するものである。ま
た、被検査ワークのフェイルビットに関する検査結果を
処理してその処理結果を出力する解析ユニットであっ
て、所定領域におけるフェイルビットに関する情報と該
領域におけるフェイルビットの位置を計測可能な情報と
を出力するものである。また、前記ワークの一部を拡大
した場合にその拡大した領域におけるフェイルビットと
そのフェイルビットの位置を計測可能な情報とを出力す
るものである。また、前記ワークの有するチップの位置
をワーク内の座標情報により表示するものである。ま
た、前記ワークと前記ワークの一部を拡大した領域とを
同一画面で表示するものである。また、ワークを処理す
る製造ラインと、該製造ラインで処理されたワークを検
査して該被検査ワークのフェイルビットに関する検査結
果を出力する電気特性検査装置と、該電気特性検査装置
が出力した検査結果を処理してその処理結果を表示する
解析ユニットとを用いた電子デバイスの製造方法であっ
て、該解析ユニットが所定領域におけるフェイルビット
に関する情報と該領域におけるフェイルビットの位置を
計測可能な情報とを出力し、その出力結果を用いて不良
対策しながらワークを処理するものである。また、前記
解析ユニットが前記ワークの一部を拡大した場合にその
拡大した領域におけるフェイルビットとそのフェイルビ
ットの位置を計測可能な情報とを出力するものである。
また、前記解析ユニットが前記ワークの有するチップの
位置をワーク内の座標情報により表示するものである。
また、前記ワークと前記ワークの一部を拡大した領域と
を同一画面で表示するものである。

【００１９】

【作用】以上の構成によれば、メモリセルの表示画面に
スケールを表示させるため、視覚的に理解しやすく、不
良の究明がより容易となる。

【００２０】

【実施例】以下、本発明にかかる一実施例を図１ないし
図２９を用いて説明する。

【００２１】［I］先ず、図１を用いて、本発明に係る
不良解析システムの基本概念を説明する。図１は、本発
明に係る不良解析システムの基本概念図である。

【００２２】検査データ解析システム１０１は、製造ラ
インで異物検査１０２、外観検査１０３から得られるデ
ータと、ウェハ最終検査においてテスタ１（１０４）か
ら得られるデータをもとに解析を行なう。

【００２３】ＦＢ解析システム１０５は、ウェハ最終検
査においてテスタ２（１０６）から得られるデータとＬ
ＳＩ設計情報１０７を用いて、ＦＢの分布形状から不良
箇所および不良誘発点を抽出し、不良原因ノウハウ情報
１０８を参照して不良原因の推定を行なう。

【００２４】また、観察装置１０９は、ＦＢ解析システ
ムから渡された不良箇所及び不良誘発点箇所の座標を観
察し、不良原因および不良工程を特定する。分析装置１
１０は、観察装置１０９で検出した異物等の成分分析を
行い、不良原因および不良工程を特定する。

【００２５】［II］次に、ＦＢ解析システムと半導体ウ
ェハ（以下単に「ウェハ」と呼ぶ）上のチップおよびＬ
ＳＩ設計情報について図２ないし図４を参照して説明す
る。先ず、図２を用いてＦＢ解析システム１０５を説明
する。図２は、ＦＢ解析システムの詳細構成を示す概念
図である。

【００２６】ＦＢ解析システム１０５は、ＬＳＩ設計デ
ータ（品種、配列情報）を有するＬＳＩ設計情報ａ２０
１と、テストデータをフィジカルデータにするフィジカ
ル変換２０２を有する。さらに、データ圧縮手段２０３
とデータ管理手段２０４とピクセル変換手段２０５とＬ
ＳＩ設計情報ｂ２０６とＦＢ分布特徴抽出手段２０７と
不良原因を推定する手段２０８と表示装置２０９を有す
る。このＦＢ解析システム１０５は、フィジカルデータ
を圧縮し、ＦＢデータベース１１１に保存する機能を有
する。

【００２７】また、必要に応じてデータ管理手段２０４
を介して、保存したデータを検索し、呼び出す。操作は
マウス２１１を用いて行なうと作業性が向上する。次に
ピクセル変換２０５を行い、表示装置２０９に不良ビッ
トのウェハ内位置またはチップ内位置を表示する。この
時、ＦＢ分布特徴抽出手段２０７をし、不良原因ノウハ
ウ情報１０８を参照し、不良原因の推定２０８をする。
さらに、詳細な解析をする場合は、特徴抽出した座標を
観察装置１０９や分析装置１１１に渡す。そして、テス
タ２（１０６）からは、ＦＢ解析システム１０５に、品
種、日付、ロットＮＯ、ウェハＮＯ、ビットアドレス、
ビットの良、不良情報などの各種情報が転送されてく
る。

【００２８】次に、図３及び図４を用いて、半導体ウェ
ハ（以下単に「ウェハ」と呼ぶ）上のチップの状況と、
そのチップ内の構成を示す。図３は、ウェハ上に配列さ
れたチップの状況を示す図である。

【００２９】検査対象である半導体ウェハ上に縦横に配
列された長方形板状のチップ内に作り込まれた状態にな
っている。ウェハ内のチップの位置は、例えば、図３に
示すごとく（４，３）のように表すことができる。

【００３０】図４は、チップ内の構成を示す図である。
チップの端にはチップ内原点を示すマーク４０１を図示
してある。チップの周辺部分には複数個の外部端子４０
３（ボンディングパッド）が配列されている。

【００３１】チップ中央部には、例えば４メガビットの
大容量を有するメモリマットが配列されている。このメ
モリマットは第１メモリマット４０４から第４メモリマ
ット４０７に４分割されている。そして、４分割された
各メモリマットのそれぞれは１メガビットの容量に構成
されている。第１メモリマット４０４と第２メモリマッ
ト４０５の間には、デコーダ回路を含む周辺回路４０２
が配置されている。同様に、第３メモリマット４０６と
第４メモリマット４０７との間にも、周辺回路４０８が
配置されている。

【００３２】さらに、第１メモリマット４０４において
は、メモリセル（以下、単に「セル」」と呼ぶ）が、図
４に示されるように升目上に配置されている。セルは図
中左側から右側に向かう横・正方向Ｘａおよび縦・正方
向Ｙのそれぞれに順次配列されている。第２メモリマッ
ト４０５においてはセル群が、周辺回路４０２を介在し
て、図中右側から左側に向かう横・逆方向Ｘｂ、および
縦・正方向Ｙのそれぞれに順次配列されている。すなわ
ち、第２メモリマット４０５においては、セル群は第１
メモリマット４０４のミラー反転パターンにより座標系
がとられている。

【００３３】そして、第３メモリマット４０６は第１メ
モリマット４０４と同様に、また、第４メモリマット４
０７は第２メモリマット４０５と同様に、セル群がそれ
ぞれ順次配列されている。

【００３４】さて、ここでＬＳＩ設計情報１０７につい
て説明する。このＬＳＩ設計情報１０７をシステムに付
加したことが本発明の核心をなすものである。ＬＳＩ設
計情報１０７は、上述したメモリマットの配置位置やサ
イズ情報の他、ウェハサイズやチップサイズ、メモリセ
ルサイズ、ウェハ内のチップ配列情報、チップ内にある
メモリマット数、メモリマット内にあるメモリセル数、
チップ内の座標を決めるための座標基準パターンの位置
座標、測定に当たって個々の観察装置、分析装置の特性
により生ずる補正値その他多数の半導体の不良解析を行
なうための情報が含まれている。

【００３５】ＦＢ解析システム１０５では、随時このＬ
ＳＩ設計情報１０７を参照してＦＢの解析を行なう。こ
のＬＳＩ設計情報１０７を持たせたことの利点は、以下
の如くである。

【００３６】第一の利点としては、設計情報をもとにウ
ェハやチップ等の表示をすることにより、ユーザは実際
に即した表示のもとで解析を行うことができ、不良要因
の究明が容易に行える。

【００３７】第二の利点としては、メモリチップ内の配
置情報を持っているためＦＢの特定にメモリチップ内に
原点を取れるようになったため測定精度が上がったこと
がある。従来技術では、図３の如き座標を取っていたた
め、チップの間の溝の大きさが不揃いになりがちであ
り、誤差が大きかった。

【００３８】第三の利点としては、個々のチップの種別
ごとにＬＳＩ設計情報１０７を取り替えれば良いためシ
ステムの柔軟性が向上して、より容易に異なる種別のチ
ップの不良解析システムを構築できることである。

【００３９】第四の利点としては、ＬＳＩ設計情報１０
７に観察装置、分析装置を用いるときの補正値を保持し
ているため、これらの装置を用いるときの精度の向上が
期待できることである。

【００４０】第四の利点としては、ＬＳＩ設計情報１０
７に観察装置、分析装置を用いるときの補正値を保持し
ているため、これらの装置を用いるときの精度の向上が
期待できることである。

【００４１】第五の利点としては、個々のメモリセルの
大きさをＬＳＩ設計情報１０７として保持することによ
り、セルのアドレス情報と観察装置および分析装置を用
いる長さ情報の変換が容易かつ正確に変換できるように
なったことである。

【００４２】このＬＳＩ設計情報１０７をシステムに付
加したことにより、上述の利点が得られ、システムとし
ての可用性、柔軟性が向上した。

【００４３】［III］次に、図５ないし図９ならびに表
１および表２を用いて、ＦＢのデータ処理ステップ、特
にデータ圧縮方法とその復元方法について詳細に説明す
る。先ず、図６と表１、表２を用いて、本実施例に係る
データ圧縮法の考え方と圧縮データの持ち方を説明す
る。

【００４４】図６は、チップ内のＦＢの各種パターンを
示す図である。内部データとしては、良ビットを０，不
良ビット（ＦＢ）を１として１ビット情報として持つの
が一般的であるが、図６では、良ビットを空白、問題と
なる不良ビット（ＦＢ）を１と表示している。

【００４５】表１は、図６の各々のパターンをどのよう
に圧縮するかを示す表である。

【表１】

【００４６】表２は、図６の各々のパターンに従って圧
縮した場合に要するビット数を示す表である。

【表２】

【００４７】本圧縮法では、図６に示すごとく、セル内
に生じるパターンを６種に分け、圧縮の行ないかたをそ
れぞれ異ならしめることを特徴とする。表１は、図６の
各々のパターンをどのように圧縮するかを示している。
なお、図６の各々のパターンを表１の第２欄に記載した
呼び方で呼ぶものとする。

【００４８】ここで、データの持ち方として、形状パタ
ーンに関する情報を持たないことに留意する必要があ
る。圧縮したデータは、格納ファイルを異ならしめる等
の手段を取ることにより識別可能だからである。この点
でも、データ圧縮率の向上が見込むことができる。ま
た、格納のため要するビット数は表２の如くであるが、
各々のパターンに従って最適な格納ビットのみしか必要
としないため、特に圧縮すべきＦＢが大容量であればあ
るほど、メモリ圧縮の効果も大きくなる。

【００４９】ここで、図７および図９を用いて、実際こ
のように分類されたデータを圧縮する手法について説明
する。図７は、ＦＢ群の分割方法（対角化）を示す図で
ある。図８は、対角化のデータの持ち方を示す図であ
る。図９は、ＦＢ群の分割方法（ベクトル化）とデータ
の持ち方を示す図である。

【００５０】以下においては、簡明に圧縮を行なうた
め、対角化とベクトル化と呼ぶ手法で、上記６種類のパ
ターンをカバーできることも説明する。この場合は、２
種類で圧縮を行なうため、６種類毎に圧縮を行なうとき
と比べて、やや圧縮率は悪いものになるが、アルゴリズ
ム（実現するためのプログラム）が簡単になるという利
点がある。

【００５１】対角化と称する方法は、図７に示すよう
に、まずＦＢの塊（以下、「ＦＢ群」という）をいくつ
かの矩形に分割する。そして各々の矩形のＦＢデータを
圧縮するものである。データの持ち方としては図８に示
すように（ｘ１，ｙ１，ｘ２，ｙ２）とし、（ｘ１，ｙ
１），（ｘ２，ｙ２）は矩形の対角座標とする。また矩
形分割したとき、ライン欠け、ペアビット欠けになった
場合は、先頭ビットと終点ビットを対角座標として用い
る。孤立点になった場合は、（ｘ１，ｙ１）＝（ｘ２，
ｙ２）とする。

【００５２】次にベクトル化と称する方法について述べ
る。この方法は、図９に示すように、ＦＢ群をいくつか
のライン欠け分割し、各ライン欠けの先頭ビットの座標
（ｘ，ｙ）とそのライン欠けを構成するＦＢの数ｋをデ
ータ値とする。つまり圧縮データは、（ｘ，ｙ，ｋ）と
いう形をとる。ライン欠けに分割して孤立点が生じた場
合は、（ｘ，ｙ，１）としてデータを持てばよい。

【００５３】次に、図５、図１０ないし図１３を用いて
データ圧縮のアルゴリズムを示す。最初にフィジカル変
換のアルゴリズムを説明する。フィジカル変換とは、図
４の論理的な座標系の情報を、メモリセルを一元的に配
列した情報に置き換える事である。

【００５４】図５は、フィジカル変換の概略フローを示
す図である。先ず、データを読み込む（ステップ５０
１）。次に対応する品種のＬＳＩ設計データを呼びこむ
（ステップ５０２）。次に、前述のミラー反転パターン
に構成されたメモリの設計情報を、順方向に配列しなお
す（ステップ５０３）。

【００５５】次に、図４の左下のビットからＹ方向に１
つずつ各ビットの良、不良を記録する（ステップ５０
４）。Ｙ方向に１列読み終わったなら、Ｘ方向に１つず
れ、同様にＹ方向に１つずつ各ビットの良、不良を記録
する。すべてのビットの良、不良を記録したなら処理を
終了する（ステップ５０５）。次に、データを読み込ん
でから、圧縮保存、復元、表示までの全体フローについ
て説明する。

【００５６】図１０は、チップ内のＦＢの形状毎にいく
つかの圧縮方法使い分ける方法のフローを示す図であ
る。より詳しくは、図１０は、以上に述べたようなチッ
プ内のＦＢの形状毎にいくつかの圧縮方法を使い分ける
方法、つまりブロック欠けの場合は対角化、縦，横ライ
ン欠けの場合はベクトル化、縦，横ペアビット欠けの場
合は、先頭ビットの座標（ｘ，ｙ）をデータ値とし、孤
立点の場合は、ビットの座標（ｘ，ｙ）をデータ値とす
る方法のフローチャートである。

【００５７】ただし、これらのフローチャートは、１つ
のウェハに対する圧縮および復元、表示用のものであ
る。したがって、複数枚のウェハについて行う場合は、
このフローを繰り返せば良い。

【００５８】以下では、図１０を用いて、チップ内の形
状毎にいくつかの圧縮法を使い分けて、保存するまでの
概略手順について説明する。

【００５９】先ず、扱うデータの品種の認識を行う（ス
テップ１００１）。次に、テストデータをメモリ上に８
ビットずつ読み込む（ステップ１００２）。そして、デ
ータに２次元座標を持たせるため、Ｎバイト毎にリター
ンコードを入れる（ステップ１００３）。ただし、Ｎ
は、チップの横方向に並ぶビット数であり、リータンコ
ードを入れる位置は品種によって違う。

【００６０】次に、チップ内のＦＢの形状認識を行う
（ステップ１００４）。そして、（ステップ１００４）
の形状毎に、ブロック欠けは対角化、ライン欠けはベク
トル化というように圧縮法を使い分ける（ステップ１０
０５）。その後、データ圧縮を行う（ステップ１００
６）。次に、チップ内の全ての形状についてデータ圧縮
をしたかチェックする（ステップ１００７）。

【００６１】チップ内の全てのデータの圧縮が済んでい
なかったら、（ステップ１００８）のループを繰り返
す。また、圧縮が済んでいたら、１チップ分の圧縮デー
タをハードディスクに保存する（ステップ１００９）。
なお、作成した圧縮データは、チップ内の各形状毎に格
納領域を変えれば、形状を区別するためのパラメータを
あえて圧縮データに持たせる必要はない。

【００６２】次に、全チップのデータを保存したかチェ
ックする（ステップ１０１０）。もし全チップについて
の保存が終わっていなかったら（ステップ１０１１）の
ループを繰り返す。

【００６３】次に、図１１を用いて、チップ単位に圧縮
法を選択させて、保存するまでの概略手順について説明
する。すなわち、チップ単位で形状を認識し、前述した
ベクトル化あるいは対角化のいずれかの最適な方法を選
ぶ圧縮法である。

【００６４】図１１は、チップ単位に圧縮法を選択させ
る方法のフローを示す図である。始めに扱うデータの品
種の認識を行う（ステップ１１０１）。次にテストデー
タをメモリ上に８ビットずつ読み込む（ステップ１１０
２）。そして、データに２次元座標を持たせるため、Ｎ
バイト毎にリターンコードを入れる（ステップ１１０
３）。ただし、Ｎは、チップの横方向に並ぶビット数で
あり、そのためリターンコードを入れる位置は品種によ
って違う。

【００６５】次に、チップ内のＦＢの形状認識を行う
（ステップ１１０４）。この際、各形状の数をカウント
する。次に、（ステップ１１０４）の状況に応じて、圧
縮法を１つ選択する（ステップ１１０５）。つまり、１
チップの中で圧縮前のライン欠けの総容量が他の形状に
比べて多い場合はベクトル化の手法を選択し、圧縮前の
ブロック欠けの総容量が多い場合は対角化の手法を選択
するというものである。孤立点の場合は、どちらの手法
を用いても保存データの形式が（ｘ，ｙ）と同じなの
で、どちらの手法を選択させても良い。本実施例におい
ては、対角比の手法を選択させる。そして、データ圧縮
を行う（ステップ１１０６）。

【００６６】次に、１チップ分の圧縮データをハードデ
ィスクに保存する（ステップ１１０７）。次に、１ウェ
ハ分のデータの保存が終わったかチェックする（ステッ
プ１１０８）。もし、まだ全チップのデータ保存が済ん
でいなかったら（ステップ１１０９）のループを繰り返
す。ウェハ毎に圧縮方法を選択させる方法に置き換えて
も良い。 次に、図１２を用いて圧縮データの復元及び
表示について記述する。以下のデータ処理を通して、作
業者はテスタデータを表示装置上に示すことができ、Ｆ
Ｂの分布を解析することができるようになる。

【００６７】図１２は、１ウェハ分のデータの復元およ
び表示についてのフローを示す図である。本実施例とし
ては、特に、表示装置として、約縦４８０ピクセル横６
４０ピクセルのＣＲＴを用いた例を示す。

【００６８】ハードディスクから１ウェハ分の圧縮デー
タを呼出す（ステップ１２０１）。次に、高速な画面表
示をするために、ピクセル変換と称する作業を行う（ス
テップ１２０２）。そして、求めた座標を表示する（ス
テップ１２０３）。

【００６９】以下では、ピクセル変換について補足す
る。このピクセル変換は、圧縮データのみを用いて行
う。ＣＲＴの解像度の関係でウェハ（１メガの記憶容量
を持つチップの場合で、チップの縦が２０４８ビット、
横が５１２ビット、１ウェハあたり１５０チップ程度）
の規格によっては１メモリセルを１画素で表示できない
場合がある。そこで、画像圧縮をして、ウェハ全体を表
示する。この時の処理がピクセル変換である。

【００７０】この処理は、縦ｍビット横ｎビットのチッ
プのウェハ表示する場合、チップの縦を１／ｓ、横を１
／ｔに縮小表示する。そのため、ＣＲＴ上には縦ｓビッ
ト横ｔビットの領域を１画素で表示する。そこでこの領
域内に１ビットでもＦＢが含まれている場合、この領域
全体をＦＢ領域として表示する。実処理としてブロック
欠けデータ（ｘ１，ｙ１，ｘ２，ｙ２）を例にあげる
と、圧縮データの対角座標をそれぞれ１画素あたりのビ
ット数ｋで割り、ＣＲＴ上の座標（ｘ１／ｋ，ｙ１／
ｋ，ｘ２／ｋ，ｙ２／ｋ）を求めれば良い。

【００７１】次に、図１３を用いて、圧縮の詳細なアル
ゴリズムについて説明する。この方法は、上述したよう
に、ＦＢの各形状毎に圧縮法を分け、データ圧縮を効率
的に行うものであった。すなわち、ＦＢのパターン６種
類毎に保存の仕方を変えた最も能率の良い圧縮方法であ
る。ここでは、そのための具体的な圧縮アルゴリズムを
示すことにする。

【００７２】図１３は、チップ内のＦＢの形状毎にデー
タ圧縮を行なう場合の詳細フローを示す図である。ここ
で、座標の取り方は、図３に従う。よって、原点は、図
４の左下端のビットとする。この方法は、チップ内のＦ
Ｂの各形状毎に圧縮法を選択させ、データ圧縮を効率的
に行うものであるが、ウェハ単位、チップ単位で圧縮法
を選択させても良い。

【００９３】先ずテスタから得られたデータを読み込
み、全ビットに２次元座標を持たせる（ステップ１３０
１）。そして、変数ｋ，ｐ，ｒに初期値１を持たせ、ま
た変数ｑに初期値０を持たせる（ステップ１３０２）。
次に、原点（０，０）から順にビットの値（０または
１）を読んでいき、ビットの値が０になるまで読み続け
る（ステップ１３０３）。読んだビットに対し、全ての
ビットが０であるか調べる（ステップ１３０４）。

【００７４】もしこの条件が成立しなければ、値が１で
あるビットの座標をＡ（ｉ，ｊ）とし、そのＡ（ｉ，
ｊ）の右隣のビットＡ（ｉ＋ｋ，ｊ）＝１（ただしｋ＝
１）であるか調べる（ステップ１３０５）。もしこの条
件が成立すれば、ｋの値を１更新し（ステップ１３０
６）、Ａ（ｉ＋ｋ，ｊ）の値が０になるまでこの操作を
繰り返す。そして、（ステップ１３０５）でＡ（ｉ＋
ｋ，ｊ）の値が０になったとき、ｋ＝１であるかを調べ
（ステップ１３０７）、

【００７５】この条件が成立すれば、Ａ（ｉ，ｊ）の真
上の値Ａ（ｉ，ｊ＋ｐ）＝１（ただし、ｐ＝１）を調べ
る（ステップ１３０８）。もし、Ａ（ｉ，ｊ＋ｐ）＝１
であれば、ｐの値を１更新し（ステップ１３０９）、Ａ
（ｉ，ｊ＋ｐ）＝０になるまでこの操作を繰り返す。
（ステップ１３０８）で、Ａ（ｉ，ｊ＋ｐ）＝０のと
き、ｐ＝１であるか調べ（ステップ１３１０）、条件が
成立すれば孤立点データとして、圧縮データＡ（ｉ，
ｊ）を作成し（ステップ１３１１）、

【００７６】このデータを保存（ステップ１３１２）す
る。そして、圧縮した領域のデータの値を１から０に書
き換える（ステップ１３１３）。（ステップ１３１４）
でｐ≠２ならば、縦ライン欠けデータとして圧縮データ
Ａ（ｉ，ｊ，ｐ）を作成し（ステップ１３１５）、デー
タを保存する（ステップ１３１２）。

【００７７】そして、圧縮した領域のデータの値を１か
ら０に書き換える（ステップ１３１３）。（ステップ１
３０７）でｋ≠１ならば、Ａ（ｉ，ｊ）の真上の値Ａ
（ｉ，ｊ＋ｐ）＝１（ただしｐ＝１）であるかを調べ
（ステップ１３１７）、条件が成立すれば、ｐの値を１
更新し（ステップ１３１８）、Ａ（ｉ，ｊ＋ｐ）≠１に
なるまでこの操作を繰り返す。Ａ（ｉ，ｊ＋ｐ）≠１に
なったら、ｐ＝１かどうか調べ（ステップ１３１９）、
条件が成立すればｋ＝２か調べる（ステップ１３２
０）。

【００７８】もし条件が成立したら、横ペアビット欠け
データを作成（ステップ１３１１）し、圧縮データＡ
（ｉ，ｊ）を作成し（ステップ１３２１）、データを保
存する（ステップ１３１２）。そして、圧縮した領域の
データの値を１から０に書き換える（ステップ１３１
３）。（ステップ１３０７）でｋ≠２ならば、横ライン
欠けデータとして圧縮データＡ（ｉ，ｊ，ｋ）を作成し
（ステップ１３２２）、データを保存する（ステップ１
３１２）。

【００７９】そして、圧縮した領域のデータの値を１か
ら０に書き換える（ステップ１３１３）。（ステップ１
３１９）でｐ≠１ならば、Ａ（ｉ＋ｒ，ｊ＋ｑ）＝１
（ただしｒ＝１、ｑ＝０）であるかを調べ（ステップ１
３２３）、条件が成立すれば、ｑの値を１更新し（ステ
ップ１３２４）、Ａ（ｉ＋ｒ，ｊ＋ｑ）≠１になるまで
この操作を繰り返す。そして、Ａ（ｉ＋ｒ，ｊ＋ｑ）≠
１になったらｐ＝ｑであるか調べ（ステップ１３２
５）、

【００８０】条件が成立すれば、ｒの値を１更新し（ス
テップ１３２６）、ｑ＝０にする（ステップ１３２
７）。ｐ≠ｑならばｒ＝１であるか調べ（ステップ１３
２８）、条件が成立すれば、Ａ（ｉ，ｊ）＝１を基準と
するｘ，ｙ方向の連続ビット数を比較し、長い方のライ
ン欠けデータを作成する（ステップ１３２９）。このデ
ータを保存し（ステップ１３１２）、圧縮した領域のデ
ータの値を１から０に書き換える（ステップ１３１
３）。

【００８１】（ステップ１３２８）でｒ≠１ならば、ブ
ロック欠けデータとして、圧縮データＡ（ｉ，ｊ，ｉ＋
ｒ−１，ｊ＋ｑ−１）を作成する（ステップ１３２
２）。そして、このデータを保存し（ステップ１３１
２）、圧縮した領域のデータの値を１から０に書換える
（ステップ１３１３）。（ステップ１３０４）で、全て
のビットの値が０であれば、１チップ分の圧縮データを
ハードディスクに保存し（ステップ１３３１）、ウェハ
内の全てのデータを保存したか調べる（ステップ１３３
２）。条件が成立すれば、１ウェハ分のデータが圧縮さ
れたことになる（ステップ１３３２）。

【００８２】もし（ステップ１３３２）で条件が成立し
なければ、他のチップについて上記の操作を繰り返す。
なお、すべてのデータ保存の際には、それぞれ別々の記
憶領域に保存するようにすることに留意する必要があ
る。

【００８３】［IV］以下において、どのようにチップの
不良が表示され、解析を進めていくのかについて説明す
る。作業者は、品種、ロット番号、ウェハ番号等を指定
することにより、所望のウェハに関するＦＢデータを検
索する。検索されたデータは圧縮された状態から復元さ
れ、表示装置上に示される。

【００８４】表示フォーマットを図１４から図２７に示
す。先ず、図１４を用いて、本システムの画面構成を説
明する。図１４は、表示装置に表示されるシステムの画
面の構成を示す図である。図１４に示すように、本シス
テムの解析画面は主に４つに分かれている。

【００８５】メイン画面１４０１は、解析したい部分の
表示がなされる。サブ画面１（１４０２）には、解析し
ているものについてのデータ（品種名、ロットＮｏ、ウ
ェハＮｏ、サイズ、．．．）とテスタの測定条件（電源
電圧、動作温度、アクセス時間、．．．）が表示され
る。サブ画面２（１４０３）には、ウェハ内のカテゴリ
（検査のためのウェハ内のチップに行なう分類）等が表
示される。サブ画面３（１４０４）には、チップ内のマ
ット構成等が表示される。また、サブウィンドウも必要
に応じて開かれる。

【００８６】さて、ここで、サブ画面１（１４０２）に
表示されるテストの測定条件を表示することの利点につ
いて説明する。半導体の不良は、電源電圧や測定温度な
どテスタの測定条件の規格値の設定に問題があって発生
する不良と、製造プロセス上の問題により発生する不良
とに大きく分けることが出来る。前者は、各測定条件の
規格値内で不良が発生する場合、どのような条件にする
と不良数が増加したり減少したりするか、その原因を追
及することが重要になる。そのため、テスト条件等をサ
ブ画面１（１４０２）に表示する。

【００８７】そして、条件を表示することにより、規格
値内で測定したものか、規格値外で測定したものか明確
になるため、解析を効率的に行うことが出来る。例え
ば、規格値通りに測定した時、ＦＢが発生したとする。
そこで、ＦＢの発生原因を調べるため、電源電圧の値だ
け規格値の幅を狭くし、その違いを比較する。もし新た
にＦＢが発生していれば、電源電圧のマージンが足りな
いためと考えられる。

【００８８】これに反し、電源電圧の規格値を変えても
新たなＦＢが発生していなければ、他の測定条件の値を
変えて測定を行い、全ての測定で同じ結果が得られれ
ば、このＦＢは、異物や外観不良等の製造プロセス上に
問題があると考えられる。

【００８９】さて、以下では、図１５ないし図１８を用
いて、実際に具体例により、不良解析を行なう場合につ
いて説明する。図１５は、表示装置上に表示されるウェ
ハ上のＦＢの分布表示の例を示した図である。図１６
は、表示装置上に表示されるチップ内のＦＢの分布表示
の例を示した図である。図１７は、表示装置上に表示さ
れるマット内のＦＢの分布表示の例を示した図である。
図１８は、表示装置上に表示されるショット内のＦＢの
分布表示の例を示した図である。

【００９０】図１５に示すように、ウェハ全体像が示さ
れ、その中に各チップ内のＦＢの分布を表示されてい
る。作業者は、メニューの中からチップ表示を選び、サ
ブ画面２（１５０１）の中から所望のチップをマウス等
を用いて指定する。所望のチップが指定されると、図１
６に示すようなチップ全体像が表示される。チップ全体
像には該チップ内のＦＢの分布を表示する。サブ画面３
（１６０１）には、チップ内のマット構成が示してあ
り、作業者はメニューの中からマット表示を選び、サブ
画面３（１６０１）からマウス等で所望のマットを指定
することにより、図１７に示すようなマット全体像が表
示される。

【００９１】また、メニュー１５０３の中からショット
表示を選び、サブ画面１（１５０１）で所望のチップを
選ぶと、図１８に示すような指定したチップを含むショ
ットが表示される。 ここで、ショットとは、露光装置
で、一度に複数のチップを露光する露光単位のことであ
る。また、上記のごとく表示する際、図３に示すよう
に、オリフラ側（ウェハが平らになっている下の部分）
をＸ軸、左側をＹ軸、Ｘ軸とＹ軸の交点を原点として、
ウェハ上のチップ位置を示す数字が、ウェハ表示の場合
は、１５０４、１５０５をチップ表示の場合は、１６０
２、１６０３をそれぞれ表示することにより、解析を行
なうものにとって、表示しているウェハ内のチップの位
置を判然とならしめている。

【００９２】同様の観点から、マット表示の場合は、チ
ップ内におけるマット位置を１７０１、１７０２に表示
して、解析者の便に供している。

【００９３】さて、次に、図１９ないし図２０を用い
て、解析者がビット単位の詳細なＦＢ分布を知りたいと
きに、拡大機能を用いる場合について説明する。図１９
は、表示装置上に表示されるチップ内のＦＢの分布を拡
大表示した例を示した図である。

【００９４】この拡大表示機能は、作業者が、ウェハ表
示やチップ表示等の画面で、一部分拡大してみたい場合
に、拡大して表示せしめる機能である。作業者が、ウェ
ハ表示やチップ表示等の画面で、一部分拡大してみたい
場合、マウスで所望の部分を指定すると、図１９に示す
ように、拡大表示画面が新たに開かれる。

【００９５】さらに拡大率を上げて表示する場合には、
画面上方にある拡大率ボタン１９０１をマウスで指定す
ることにより、自由に変更することができる。画面上に
は、設計情報に基づく（ｘ，ｙ）座標（１９０２、１９
０３）が表示されるので、ＦＢの位置を容易に確認する
ことができる。拡大率を変更した場合には、それに合わ
せて座標の表示も変わる。この拡大機能は、ウェハ表
示、ショット表示、チップ表示、マット表示、重ね合わ
せ表示、いずれの画面からでも可能である。

【００９６】次に、図２０を用いて、スケール機能につ
いて記述する。図２０は、表示装置上に表示されるスケ
ールを表示した例を示した図である。

【００９７】作業者がスケール機能を指定すると、解析
画面上に、図２０に示すような物差し２００１が表示さ
れる。この物差しは、縦横斜め自由に方向や位置を変更
することができ、ＦＢの分布範囲やビットサイズ、マッ
ト間隔等を確認するのに有効である。またこの物差し
は、ウェハ表示、ショット表示、チップ表示、マット表
示、重ね合わせ表示、拡大表示のいずれの画面でも表示
することができる。物差しの目盛は、各表示画面の縮尺
率に合ったものであり、解析画面を変更する度に物差し
の目盛は変更される。

【００９８】［v］次に、図２１および図２２を用い
て、重ね合わせ機能について述べる。初めに、図２１を
用いて、重ね合わせアルゴリズムについて述べる。図２
１は、重ね合わせの方法を示した概念図である。

【００９９】先ず、データベースに保存してある同一ウ
ェハ上の圧縮データを２チップ分呼出し、メモリ上で圧
縮前の状態、つまり０，１データに戻す。そして、以下
の作業を行う。図２１に示すように、チップＡ，Ｂの対
応するセル同志の値を求める。次にデータベースより別
のチップの圧縮データを呼出し、０，１データに変換し
たものをＣとすると、前に求めた（Ａ＋Ｂ）とＣの値の
和を求める。以下、順次データベースより圧縮データを
呼出し、同様な処理を行う。最終的に求められたものを
ＥＮＤとすると、このＥＮＤの各セルの値は、重ね合わ
せをしたチップのうち、同じセル位置にＦＢが発生した
チップ枚数を示している。この処理により同一ウェハ内
のチップを重ね合わせた結果を得ることができる。上記
の結果を画面表示させる場合は、各セルの示す値（重な
り枚数）（２１０１）により表示色を変え、重なり状態
を明確にする。

【０１００】以上、同一ウェハ内のチップ重ね合わせに
ついて述べたが、ウェハ間の重ね合わせを行う場合は、
異なるウェハの同位置にあるチップのデータを順次呼出
し、上記に述べた処理と同様な処理を行えば良い。これ
らの処理を行い、以下に述べるようなウェハ、ショッ
ト、チップ等の画面を作成している。

【０１０１】さて、図２２を用いて、ウェハ内ショット
単位重ね合わせという解析機能について説明する。図２
２は、出力装置に表示されるショット単位にＦＢの分布
を重ねあわせて表示した例を示す図である。

【０１０２】前述した如く露光装置では、一度に複数の
チップを露光する。その露光単位をショットと呼ぶので
あった。ここでは、一度に２チップ露光した場合につい
て説明する。露光に用いるフォトマスク上に欠陥や異物
が存在すると、ショット内の同じ位置に繰返しＦＢが現
れる。作業者はウェハ全体像を見ながらショット単位重
ね合わせ機能を指定すると、そのウェハ内のショット２
２０１毎にＦＢの分布を重ねあわせて表示するショット
重ねあわせウインドウを開く。そのウインドウ内ではチ
ップ外形と各チップ内のＦＢの分布状況が表示されてい
る。

【０１０３】また、ＦＢの分布を示す際、同じ個所に存
在するＦＢの数ｊに応じて、色やメッシュを分けて表示
する。表示方法はショット総数ｉに対して、ｊ／ｉを計
算し、その値を例えば３分して各範囲毎に色やメッシュ
等をかえる（２２０２、２２０３、２２０４）。

【０１０４】このようにすれば、ｊ／ｉが大きい個所
は、ショット毎に繰返しＦＢが発生していることが判る
ため、マスク上の該当個所を調べることにより、フォト
マスク上に欠陥や異物の発見できる蓋然性が高まり、よ
り適切結果を得ることができる。

【０１０５】次に、図２３を用いて、チップ単位重ね合
わせという解析機能について説明する。図２３は、出力
装置に表示されるチップ単位にＦＢの分布を重ねあわせ
て表示した例を示す図である。

【０１０６】回路パターンの設計に誤りまたはマージン
不足等不備があると、チップ内の同じ個所に繰返しＦＢ
が発生する。作業者はウェハ全体像を見ながらチップ単
位重ね合わせ機能を指定すると、そのウェハ内のチップ
２３０１毎にＦＢの分布状況を表示する。そして、ＦＢ
の分布を示す際、ショット単位重ね合わせと同じ表示方
法を用いる。ただし、ショット総数ｉはここではチップ
総数となる。ここでｊ／ｉの値が大きい場合、該当個所
で設計上の不備があると考えられ、設計を見直すことに
より、回路パターンの設計に誤りまたはマージン不足等
不備等の不良要因をより適切に発見しうる。

【０１０７】次に、図２４を用いて、ウェハ単位重ね合
わせという解析機能について説明する。図２４は、出力
装置に表示されるウェハ単位にＦＢの分布を重ねあわせ
て表示した例を示す図である。

【０１０８】例えば、成膜装置に不具合があり膜質ある
いは膜厚の異常があると、ＦＢのウェハ面内分布に片寄
り２４０１がでる。こうしたＦＢの片寄りは、複数のウ
ェハ上のＦＢの分布を重ね合わせることによって、顕在
化することが出来る。本発明においては作業者は、所望
するウェハ（複数）の品名、ロット番号、ウェハ番号を
指定することで前述のウェハ全体表示用ウインドウを用
いてウェハ単位重ね合わせを行うことが出来る。ＦＢの
重ね合わせによって、例えば膜質あるいは膜厚の異常が
見つかった場合、成膜装置を点検し、また、成膜後膜厚
あるいは膜質検査を行っている場合は、検査装置自身あ
るいは管理規格をチェックすることにより、不良要因を
より適切に発見しうる。

【０１０９】［VI］次に、図２５を用いて、グルーピン
グと呼ばれる手法について述べる。図２５は、グルーピ
ングの手順を示したフローを示す図である。

【０１１０】本発明に係るデータ圧縮法は、データ圧縮
を効率的に行うためにＦＢ群を分割したが、この分割し
た１つ１つが同じＦＢ群であったことを認識させるため
手法である。これにより、テスタデータと他の測定デー
タ、例えば異物データとの突合せ解析を行う際、１つの
異物による影響で、ＦＢがどの程度発生するかが明確に
なる。この処理は、圧縮データを作成し、圧縮データを
データベースに保存する前に行なっても良いし、実際に
突合せ解析や観察装置にデータを転送する際に行なって
も良い。

【０１１１】先ず、保存しておいた圧縮データを順次呼
び出す。次に、Ｇ_max＝１を初期値として設定する（ス
テップ２５０１）。そしてフラグの値がＦ_A＝０である
か調べる（ステップ２５０２）。もしＦ_A＝０ならば、
データＡの右側に接するデータＢがあるか調べる（ステ
ップ２５０３）。

【０１１２】接するデータＢがあれば、ＢのグループＮ
ｏであるＧ_Bの値が０かどうか調べる（ステップ２５０
４）。Ｇ_B＝０ならば、ＡのグループＮｏであるＧ_AとＧ
_BにＧ_maxの値を代入する（ステップ２５０５）。次に、
Ａの上側に接するデータＣがあるかどうか調べる（ステ
ップ２５０６）。 もしあれば、ＣのグループＮｏであ
るＧ_Cの値が０かどうか調べる（ステップ２５０７）。

【０１１３】Ｇ_C＝０ならば、Ｇ_CにＧ_maxの値を代入す
る（ステップ２５０８）。そしてＧ_maxの値を１更新す
る（ステップ２５０９）。最後に、Ｆ_Aの値を０から１
に変換する（ステップ２５１０）。（ステップ２５０
６）で、Ａの上側に接するデータＣがなければ、Ｇ_max
の値を１更新する（ステップ２５０９）。

【０１１４】そして、Ｆ_Aの値を０から１に変換する
（ステップ２５１０）。（ステップ２５０７）でＧ_C≠
０ならば、Ｇ_AとＧ_BにＧ_Cの値を代入する（ステップ２
５１１）。そして、Ｆ_Aの値を０から１に変換する（ス
テップ２５１０）。また、（ステップ２５０４）でＧ_B
≠０ならば、Ｇ_AにＧ_Bの値を代入する（ステップ２５１
２）。

【０１１５】次に、Ａの上側に接するデータＣがあるか
調べる（ステップ２５１３）。もしあれば、Ｇ_Cが０か
どうか調べる（ステップ２５１４）。Ｇ_C＝０ならば、
Ｇ_CにＧ_Bの値を代入する（ステップ２５１５）。そし
て、Ｆ_Aの値を０から１に変換する（ステップ２５１
０）。（ステップ２５１４）でＧ_C≠０ならば、Ｇ_B≦Ｇ
_Cを調べる（ステップ２５１６）。

【０１１６】この不等式が成立すれば、Ｇ_CにＧ_Bの値を
代入する（ステップ２５１５）。そして、Ｆ_Aの値を０
から１に変換する（ステップ１０）。（ステップ２５１
６）でＧ_B＞Ｇ_Cならば、Ｇ_AとＧ_BにＧ_C値を代入する
（ステップ２５１７）。そして、Ｆ_Aの値を０から１に
変換する（ステップ２５１０）。（ステップ２５０３）
で、Ａの右側に接するデータＢがなければ、Ａの上側に
接するデータＣがあるか調べる（ステップ２５１８）。

【０１１７】もし接するデータＣがあれば、Ｇ_Cの値が
０かどうか調べる（ステップ２５１９）。Ｇ_C＝０なら
ば、Ｇ_AとＧ_CにＧ_maxの値を代入する（ステップ２５２
０）。そして、Ｇ_maxの値を１更新し（ステップ２５０
９）、Ｆ_Aの値を０から１に変換する（ステップ２５１
０）。（ステップ２５１９）でＧ_C≠０ならば、Ｇ_AにＧ
_Cの値を代入する（ステップ２５２１）。

【０１１８】そして、Ｆ_Aの値を０から１に変換する
（ステップ２５１０）。（ステップ２５１８）でＡの上
側に接するデータＣがなければ、Ｇ_AにＧ_maxの値を代入
する（ステップ２５２２）。そしてＧ_maxの値を１更新
し（ステップ２５０９）、Ｆ_Aの値を０から１に変換す
る（ステップ２５１０）。（ステップ２５０２）でＦ_A
≠０ならば、全データのフラグの値が１になるまでデー
タを読みつづける。もし、全データのフラグが１ならば
（ステップ２５２３）操作をやめる。

【０１１９】［VII］次に、図２６および図２７を用い
て、ＦＢの形状分布から、その不良原因を推定する機能
について説明する。図２６は、出力装置に表示されるＦ
Ｂの分布形状の表示例（その１）を示す図である。図２
７は、出力装置に表示されるＦＢの分布形状の表示例
（その２）を示す図である。

【０１２０】不良原因データベースには専門家の知識や
過去の解析結果に基づく情報が入っている。解析者がま
ず不良原因推定機能を指定し、所望のＦＢまたはＦＢ群
を指定して、データデースの検索を行なうとＦＢを引き
起こした原因と考えられる項目が出力される。例えば、
図２６（Ａ）の様に、チップ内の１つのメモリセルのみ
がＦＢの場合、そのセルを指定して、データベースの検
索をすると、メモリセル上に異物付着という表示がされ
る。またここで表示される不良原因は、常に１項目とは
限らず、図２７の様な場合は、複数項目表示されること
もある。図２７では、ライン欠け交差部分（Ａ）に異物
付着、周辺回路（Ｂ）及び（Ｃ）がショートまたは断線
になっていることを示している。この不良項目は、過去
の解析結果より優先順位をつけて表示することもでき
る。この結果から、不良原因、不良工程等が明らかな場
合は、その結果を関係部署にフィードバックする。

【０１２１】［VIII］次に、図２８を用いて、電子顕微
鏡（以下、「ＳＥＭ」と略す）等を用いた観察系の機能
について説明する。図２８は、チップ内の座標基準点を
示す図である。

【０１２２】ＦＢデータの解析やＦＢデータと異物検査
データ／外観検査データの突き合わせ解析等の結果をも
とに代表点を摘出する。そして、その代表点の座標を算
出し、座標のデータをＳＥＭ等に付属するデータ処理装
置に送る。この時、各検査装置（テスタ、異物検査装
置、外観検査装置、ＳＥＭ、レーザ顕微鏡等）によって
チップ内の座標系が異なっているため、単純なデータ転
送やデータ突合せを行ったのでは誤差が生じてしまう。
つまり、チップ内には、図４に示すようなチップ内の座
標を決めるための基準パターン４０１があり、そのパタ
ーン内の何処を基準点にするかは各装置によって異なっ
ている。そのため各装置の座標基準点の座標と各装置間
の相対誤差を予め設計情報より算出しておき、その情報
をデータベースに登録しておく。そして、データの転送
や他データとの突合せ解析を行う際、座標系間の誤差分
を補正して、座標算出を行う。

【０１２３】例えば、図１において解析者がＦＢ解析シ
ステム１０５で解析を行った後、あるメモリセルの座標
を観察装置１０９であるＳＥＭに転送し観察する場合、
以下の処理を行った後、データ転送を行う。先ず、ＦＢ
データを論理座標から実体座標に変換する。更にＳＥＭ
との誤差を補正する。つまり、図２８に示すように、テ
スタにおけるＦＢの実体座標を（ｘ，ｙ）（２８０
１）、補正値を（ａ，ｂ）（２８０２）とすると、ＳＥ
Ｍ座標系におけるＦＢ座標（Ｘ，Ｙ）（２８０３）は、
以下の式により与えらる。

【０１２４】

【数１】（Ｘ，Ｙ）＝（ｘ，ｙ）＋（ａ，ｂ）

【０１４５】したがって、（ｘ＋ａ，ｙ＋ｂ）の値を転
送することになる。他データとの突合せを行う際も同様
な方法で座標変換を行えば良い。ＳＥＭ等では得られた
座標データに基づいて、ウェハまたはチップ上の該当位
置を観察する。そして、観察により、代表点及びその周
辺に異物や傷があるかどうか判明する。このように、各
装置に対する補正を統一的に行なえるのがＬＳＩ設計情
報１０７をシステムの構成要件とした利点であった。

【０１２６】観察に際して、半導体装置は層構造をなし
ているので、上部何層かを必要に応じて剥がす必要があ
る。さらに、観察の結果異物や傷等の異常が確認出来な
い場合は、観察している層を剥がし、その下層を観察す
る。なお、剥がす手段はエッチングと呼ばれる公知の手
法があり、本発明でもエッチングを用いることで不都合
なく行える。また、観察画像はデータ処理装置を介し
て、適当な記憶媒体、例えばハードディスク、光ディス
ク等に保存する。保存に際しては、少なくとも記憶媒体
内では唯一に定まる識別子を観察画像データに付与す
る。なお代表点の算出はデータ処理装置で行なっても良
い。

【０１２７】さらに、観察装置はＳＥＭに限らず、観察
に適当な倍率を得られる装置であればなんでも良い。Ｓ
ＥＭ等で観察した際、異物や不純物の混入が見られたな
らば、その成分を分析する。分析自体はＳＥＭ等の装置
内で行なっても良いし、別装置で行なっても良い。別装
置で行なう場合には、座標データをネットワークを介し
て送信したり、携帯可能な記憶媒体に記録して渡せる様
にする。分析装置としてはエネルギー分散型Ｘ線スペク
トロスコープ（図１においては、「ＥＤＸ」と略して表
示している）、レーザマスペクトロスコープ（図１にお
いては、「レーザマス」と略して表示している）、赤外
吸収分光スペクトロスコープ（図１においては、「赤外
分光」と略して表示している）等がある。

【０１２８】［IX］次に、図２９を用いて、ウェハの検
査来歴を管理する機能と次に検査を行う工程及び検査内
容等を指示する機能とロット番号やウェハ番号を入力す
ることにより、該当する対象の過去の検査内容を取得す
る機能について説明する。図２９は、ＩＣカードと計算
機システムを用いてウェハの検査来歴を管理し、検査工
程および検査内容を指示するシステムの概念図である。

【０１２９】先ず、異物検査や外観検査等を行なう場
合、検査の際、検査工程、検査条件、検査内容、検査結
果などを携帯可能で表示機能を備えた記憶媒体（例え
ば、表示機能付きＩＣカード２９２）に入力する。その
記憶媒体は検査したロットに付随させて運搬すれば作業
上も便利である。このようにすれば、ＩＣカード上の表
示によりあるいは計算機システム２９５の出力装置２９
４によりロットやウェハの検査履歴が容易に取得できる
ようになる。あるいは、これを検査履歴データーベース
２９７に蓄えることにより、計算機システム２９５のキ
ーボード２９６からロット番号やウェハ番号を入力する
ことにより、出力装置２９４から該当する対象の過去の
検査内容を知ることができる。 また、計算機システム
の検査工程および検査内容指示プログラムを用いて、こ
の記憶媒体に記憶されたデータにより、以後の工程で行
う検査の内容、検査自体を行うかどうか等を決定するこ
とができ、この自動化により検査のためのプランニング
が省略できて作業能率の向上となる。

【０１３０】例えば、成膜工程で異物検査を行い、異物
があらかじめ決められた基準より多く検出された場合に
限り、その直後のフォトリソグラフィ工程完了後に外観
検査を行うという運用が可能となる。このように運用す
ることで、異物付着によりパターン形成に影響が出たか
どうか解析することが可能となる。また、異常に多く異
物が付着したロット又はウェハのみ外観検査を行えば良
いので、異物検査の検査速度より、外観検査の検査速度
が遅い場合、外観検査をすべきロット、工程を判断する
ことが可能になる。

【０１３１】［X］次に、ＦＢデータと異物検査データ
／外観検査データの突合せ解析という機能について説明
する。

【０１３２】先ず、作業者は、ＦＢデータと異物検査デ
ータ／外観検査データの突き合わせ解析の機能を指定
し、解析するロット／ウェハの品種名、ウェハサイズ、
ロットＮｏ、ウェハＮｏ、測定日等の条件を入力し、デ
ータベースを検索することにより、所望のデータを呼出
し、異物や傷のついた位置座標とＦＢとなったセル位置
座標を比較することにより、異物や傷の影響でどの程度
ＦＢが発生しているかが明らかになる。それにより不良
原因，不良発生工程の絞り込みができる。さらに、詳細
な解析を行う場合は、観察装置や分析装置に所望の座標
を転送すれば良い。この突合せ解析においては、以前述
べたように各検査装置によって座標系が異なるので、座
標系の統一を行った後、座標比較を行う。

【０１３３】

【効果】本発明によれば、不良原因の早期究明ができ、
集中的に発生する不良が防止され、製品歩留の向上が図
れるようになる。

【図面の簡単な説明】

【図１】本発明に係る不良解析システムの基本概念図で
ある。

【図２】ＦＢ解析システムの詳細構成を示す概念図であ
る。

【図３】ウェハ上に配列されたチップの概略示す図であ
る。

【図４】チップ内の構成を示す図である。

【図５】フィジカル変換の概略フローを示す図である。

【図６】チップ内のＦＢの各種パターンを示す図であ
る。

【図７】ＦＢ群の分割方法（対角化）を示す図である。

【図８】対角化のデータの持ち方を示す図である。

【図９】ＦＢ群の分割方法（ベクトル化）とデータの持
ち方を示す図である。

【図１０】チップ内のＦＢの形状毎にいくつかの圧縮方
法を使いわける方法のフローを示す図である。

【図１１】チップ単位に圧縮方法を選択させる方法のフ
ローを示す図である。

【図１２】１ウェハ分のデータの復元および表示につい
てのフローを示す図である。

【図１３】チップ内のＦＢの形状毎にデータ圧縮を行な
う場合の詳細フローを示す図である。

【図１４】表示装置に表示されるシステムの画面の構成
を示す図である。

【図１５】表示装置に表示されるウェハ上のＦＢの分布
表示の例を示す図である。

【図１６】表示装置に表示されるチップ内のＦＢの分布
表示の例を示す図である。

【図１７】表示装置に表示されるマット内のＦＢの分布
表示の例を示す図である。

【図１８】表示装置に表示されるショット内のＦＢの分
布表示の例を示す図である。

【図１９】表示装置に表示されるチップ内のＦＢの分布
を拡大表示した例を示す図である。

【図２０】表示装置に表示されるスケールを表示した例
を示す図である。

【図２１】重ね合わせの方法を示す概念図である。

【図２２】表示装置に表示されるショット単位にＦＢの
分布を重ねあわせて表示した例を示す図である。

【図２３】表示装置に表示されるチップ単位にＦＢの分
布を重ねあわせて表示した例を示す図である。

【図２４】表示装置に表示されるウェハ単位にＦＢの分
布を重ねあわせて表示した例を示す図である。

【図２５】グルーピング手順を示すフローを示す図であ
る。

【図２６】表示装置に表示されるＦＢの分布形状の表示
例（その１）を示す図である。

【図２７】表示装置に表示されるＦＢの分布形状の表示
例（その２）を示す図である。

【図２８】チップ内の座標基準点を示す図である。

【図２９】ＩＣカードと計算機システムを用いてウェハ
の検査来歴を管理し、検査工程および検査内容を指示す
るシステムの概念図である。

【符号の説明】

１０１〜１１０…本発明の構成ブロック ２０１〜２１２…ＦＢ解析システムの主な構成ブロック ４０１〜４０８…チップの主な構成 ５０１〜５０５…フィジカル変換の処理ステップ １００１〜１０１１…ＦＢの分布形状毎に圧縮法を選択
する手法におけるデータの圧縮の処理ステップ １１０１〜１１０９…チップ毎に圧縮法を選択する手法
におけるデータの圧縮の処理ステップ １２０１〜１２０３…データ復元表示の処理ステップ １３０１〜１３２５…データ圧縮方法（詳細）の処理ス
テップ １４０１〜２００１…表示装置に表示する内容 ２１０１…チップの重なり枚数 ２２０１〜２４０１…表示装置に表示する内容 ２５０１〜２５２３…グルーピング処理ステップ ２８０１〜２８０３…チップ内の座標基準点

───────────────────────────────────────────────────── フロントページの続き (72)発明者 下社 貞夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中里 純 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 松岡 一彦 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 宮本 佳幸 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 鳴島 正親 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 宮崎 功 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 執行 義春 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 佐藤 正幸 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体設計開発センタ内 (72)発明者 大嶋 孝幸 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体設計開発センタ内 (72)発明者 橋本 泰造 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内

Claims (12)

【特許請求の範囲】
1. 【請求項１】被検査ワークを検査して該被検査ワークの
   フェイルビットに関する検査結果を出力する電気特性検
   査装置と、該電気特性検査装置が出力した検査結果を処
   理してその処理結果を表示する解析ユニットとを備え、 該解析ユニットが所定領域におけるフェイルビットに関
   する情報と該領域におけるフェイルビットの位置を計測
   可能な情報とを出力するように構成されたことを特徴と
   する検査システム。
2. 【請求項２】前記解析ユニットが前記ワークの一部を拡
   大した場合にその拡大した領域におけるフェイルビット
   とそのフェイルビットの位置を計測可能な情報とを出力
   することを特徴とする請求項１記載の検査システム。
3. 【請求項３】前記解析ユニットが前記ワークの有するチ
   ップの位置をワーク内の座標情報により表示することを
   特徴とする請求項１又は２記載の検査システム。
4. 【請求項４】前記ワークと前記ワークの一部を拡大した
   領域とを同一画面で表示することを特徴とする請求項２
   又は３記載の検査システム。
5. 【請求項５】被検査ワークのフェイルビットに関する検
   査結果を処理してその処理結果を出力する解析ユニット
   であって、所定領域におけるフェイルビットに関する情
   報と該領域におけるフェイルビットの位置を計測可能な
   情報とを出力するように構成されたことを特徴とする解
   析ユニット。
6. 【請求項６】前記ワークの一部を拡大した場合にその拡
   大した領域におけるフェイルビットとそのフェイルビッ
   トの位置を計測可能な情報とを出力することを特徴とす
   る請求項５記載の解析ユニット。
7. 【請求項７】前記ワークの有するチップの位置をワーク
   内の座標情報により表示することを特徴とする請求項５
   又は６記載の解析ユニット。
8. 【請求項８】前記ワークと前記ワークの一部を拡大した
   領域とを同一画面で表示することを特徴とする請求項６
   又は７記載の解析ユニット。
9. 【請求項９】ワークを処理する製造ラインと、該製造ラ
   インで処理されたワークを検査して該被検査ワークのフ
   ェイルビットに関する検査結果を出力する電気特性検査
   装置と、該電気特性検査装置が出力した検査結果を処理
   してその処理結果を表示する解析ユニットとを用いた電
   子デバイスの製造方法であって、 該解析ユニットが所定領域におけるフェイルビットに関
   する情報と該領域におけるフェイルビットの位置を計測
   可能な情報とを出力し、その出力結果を用いて不良対策
   しながらワークを処理することを特徴とする電子デバイ
   スの製造方法。
10. 【請求項１０】前記解析ユニットが前記ワークの一部を
    拡大した場合にその拡大した領域におけるフェイルビッ
    トとそのフェイルビットの位置を計測可能な情報とを出
    力することを特徴とする請求項９記載の電子デバイスの
    製造方法。
11. 【請求項１１】前記解析ユニットが前記ワークの有する
    チップの位置をワーク内の座標情報により表示すること
    を特徴とする請求項９又は１０記載の電子デバイスの製
    造方法。
12. 【請求項１２】前記ワークと前記ワークの一部を拡大し
    た領域とを同一画面で表示することを特徴とする請求項
    １０又は１１記載の電子デバイスの製造方法。