JPH07221156A

JPH07221156A - 半導体の不良解析システムおよび半導体検査装置

Info

Publication number: JPH07221156A
Application number: JP6009915A
Authority: JP
Inventors: Kazuko Ishihara; 和子石原; Seiji Ishikawa; 誠二石川; Masao Sakata; 正雄坂田; Isao Miyazaki; 功宮崎; Yoshiyuki Miyamoto; 佳幸宮本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-01-31
Filing date: 1994-01-31
Publication date: 1995-08-18

Abstract

(57)【要約】【目的】半導体のフェイルビットを容易かつ高精度か
つ高速に究明する半導体の不良解析システムと検査装置
を提供する。【構成】検査データ解析システム１０１は、製造ライ
ン１１１で異物検査１０２、外観検査１０３から得られ
るデータと、ウェハ最終検査１１２で得られるデータ
と、ＦＢ解析システム１０５からのデータとを基に解析
を行う。ＦＢ解析システム１０５は、ウェハ最終検査１
１２で得られるデータとＬＳＩ設計情報１０７を用い
て、ＦＢの分布形状から不良箇所および不良誘発点を抽
出し、不良原因ノウハウ情報１０８を参照して不良原因
の推定１１３を行う。観察装置１０９は、ＦＢ解析シス
テム１０５から渡された不良箇所および不良誘発点箇所
の座標を観察し、不良原因および不良工程を特定する。
分析装置１１０は、観察装置１０９で検出した異物等の
成分分析を行い、不良原因および不良工程を特定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体の不良解析シス
テムおよび半導体検査装置に係り、特に半導体製造技術
において、ウェハプロセス過程における不良原因を解析
するために好適な不良解析システムとそれに用いる半導
体検査装置に関する。

【０００２】

【従来の技術】従来より、半導体の不良解析システムと
して、計算機システムを用いて半導体ウェハの不良解析
を行い、被検査ワーク上の外観不良の不良解析結果を計
算機システムの表示装置に表示する解析システムが知ら
れている（特開平３−４４０５４号公報）。また、他の
従来の半導体不良解析システムとして、電気テストの結
果得られる被検査物の良否点の分布パターンを基本パタ
ーンに分類し、記憶装置に蓄積してある基本パターンの
それぞれについて考えられる基本欠陥情報の中から得ら
れた基本パターンに対応した被検査物に可能な欠陥の情
報を示す情報を生成し、さらに、不良発生箇所と思われ
る座標を観察装置に自動転送するようにした不良解析シ
ステムが知られている（特開昭６１−２４３３７８号公
報）。

【０００３】

【発明が解決しようとする課題】しかし、上記の従来の
半導体の不良解析システムのうち、前者のものは、半導
体の不良解析をチップ単位で行うものである。このた
め、特に、半導体記憶装置の不良を解析する時、単に、
チップの製品特性を解析するだけでなく、チップ内の記
憶素子１ビットずつの良、不良を解析する必要があるこ
とについて考慮されていない。

【０００４】それゆえ、不良ビット（フェイルビット、
以下「ＦＢ」と略す）の原因を解析するために、チップ
の製品特性検査装置（以下「テスタ」という）からＦＢ
アドレスを収集し、チップの大きさ、その上のメモリの
配置方法等を参照して、該当するＦＢのチップ上の場所
を割り出し、得られた実体座標を基に作業者がそのチッ
プを顕微鏡で観察していた。例えば、作業者は、顕微鏡
観察をして、不良発生箇所に異物を認めた場合、その不
良は、異物に起因していたと結論していた。

【０００５】このように、従来では、ＦＢ１ビットずつ
解析するために多大の労力を要していた。それゆえ、か
かる労力を軽減し、不良解析を１ビット単位でシステム
としてスムーズに行いたいという要請に応える必要があ
った。

【０００６】また、半導体の不良解析システムにおいて
は、電子顕微鏡等の観察装置、赤外線吸収分光スペクト
ロスコープ等の分析装置を用いるが、これらを用いて、
メモリ上のＦＢを解析する場合、メモリセル上の座標を
一致させようとしても、個々の装置によって座標原点が
異なるため、微細なずれが生じるという問題がある。さ
らに、半導体の不良解析システムにおいては、異なる検
査データの結果を比較解析する機能は考慮されていな
い。また、異なる検査データの比較をする際、座標基準
点が異なることに加え、各検査装置によって測定誤差が
生じることについても考慮されていない。

【０００７】しかしながら、上記の前者の従来システム
は、システムのユーザインタフェースに関し、不良解析
結果情報を多数の観点より体系的に観察する手段につい
て考慮されていない。すなわち、ウェハ全体の不良ビッ
トの分析を示す表示、任意チップ上の分布を示す表示、
チップ内の一部領域内の不良ビットの分布を拡大して示
す表示等の不良解析結果情報を迅速かつ円滑に利用に供
することについて考慮されていない。これらの情報は、
表示装置の表示対象でないか、あるいは、表示される場
合であっても、画面切替等の操作が必要であった。その
ため、利用者にとって非常にわずらわしい操作が必要と
なる場合が多かった。

【０００８】さらに、システムのユーザインタフェース
に関し、表示装置に表示する場合に、メモリセルの大き
さを視覚的に確認できる方法が、前者の従来システムで
は、提案されていない。

【０００９】また、前記した従来の半導体の不良解析シ
ステムのうち、後者のものは、不良発生箇所と思われる
箇所の座標を観察装置に転送する際、それぞれの座標基
準点が異なるため、誤差が生じることについて考慮され
ていない。また、ＦＢの発生パターンを分類している
が、分類にルールがあるわけではないので、分類した数
少ない基本パターンに対して不良原因を１つ対応付けて
全ての不良分布の原因を推定している。しかし、同一の
ＦＢパターンに対して複数の不良原因が考えられるが、
その点について考慮していないし、基本パターンと対応
付けた原因についてもかなり大ざっぱなものであるた
め、原因究明に長時間を要す。また、品種毎にＦＢの発
生パターンと原因の関係が異なることについて考慮され
ていないので、複数品種に対応できない。

【００１０】また、分類した基本パターンを基に、ＦＢ
の発生状況を統計的に管理し、その結果を製造工程にフ
ィードフォワードおよびフィードバックする機能につい
て提案されていないため、製造工程に異常が発生した場
合、それを検知するのが遅れる恐れがある。

【００１１】さらに、ウェハ内またはチップ内等のＦＢ
の発生状況をビット単位のミクロな解析ではなく、ＦＢ
の発生パターンをカテゴリ化して、そのカテゴリを用い
たマクロな解析方法について提案されていない。

【００１２】本発明は、上記従来技術の問題点を解決す
るためになされたもので、その第一の目的は、半導体メ
モリの高集密化にともない、ＦＢの不良解析を行う場
合、容易かつ高精度かつ高速に不良原因を究明する半導
体の不良解析システムを提供することにある。

【００１３】第二の目的は、半導体メモリの高集積化に
伴い、複数の検査データを用いて不良解析を高精度かつ
高速に行うため、各検査装置によって異なる座標系の統
一と、各装置の測定誤差を補正しうる半導体の不良解析
システムを提供することにある。

【００１４】さらに、本発明の第三の目的は、測定誤差
を補正して半導体の不良解析を行い得る半導体検査装置
を提供することにある。

【００１５】

【課題を解決するための手段】本発明は、上記の第一の
目的を達成するため、半導体の不良情報をビット単位で
収集する不良情報収集手段と、半導体の不良情報を検査
する検査手段と、半導体の設計情報を記憶している記憶
手段と、不良情報収集手段および検査手段の各出力情報
と記憶手段よりの設計情報とに基づき不良情報を解析す
る解析手段と、解析手段による解析結果および前記不良
情報の少なくとも一方を表示する表示手段と、不良情報
の原因を推定する不良原因推定手段と、推定された不良
原因結果を不良発生工程にフィードバックする手段とを
有する構成としたものである。

【００１６】また、上記の第二の目的を達成するため、
本発明は、半導体の不良情報をビット単位で収集する不
良情報収集手段と、半導体の不良情報を複数の検査装置
を用いてそれぞれ検査する検査手段と、不良情報収集手
段および検査手段の各出力情報に基づき不良情報を解析
する解析手段と、解析手段による解析結果および不良情
報の少なくとも一方を表示する表示手段と、複数の検査
装置間の測定誤差を補正する補正手段とを有する構成と
したものである。

【００１７】さらに、上記の第三の目的を達成するた
め、本発明は、半導体の不良情報をビット単位で収集す
る不良情報収集手段と、半導体の不良情報を検査する検
査手段と、不良情報および検査結果の少なくとも一方を
表示する表示手段と、検査手段における測定誤差を補正
する補正手段とを有する構成としたものである。

【００１８】

【作用】本発明では、不良情報収集手段および検査手段
の各出力情報と記憶手段よりの設計情報とに基づき、不
良情報を解析するようにしているため、各チップ種別に
応じたメモリセルの配置情報などを参照した不良情報の
解析ができることとなり、１チップを基準とした座標系
をとることができる。また、本発明では、不良情報収集
手段により収集した半導体の不良情報の原因を、不良原
因推定手段により推定し、その結果を不良発生工程にフ
ィードバックするようにしたため、製造工程の異常に迅
速に対応することができる。

【００１９】また、本発明では、複数の検査装置間の測
定誤差を補正する補正手段を有する構成としているた
め、各装置に測定誤差があっても、相対的な補正量を算
出することができる。さらに、本発明では、不良原因と
対応付けながら前記不良情報を分類して、その分類結果
を解析するようにしたため、不良解析が専門家以外でも
できる。

【００２０】また、本発明の検査装置では、上記の半導
体不良解析システムに用いることのできる検査装置であ
り、補正手段により検査装置毎に測定誤差があっても相
対的な補正量を算出することができる。

【００２１】

【実施例】以下、本発明の実施例について説明する。

【００２２】まず、図１を用いて、本発明に係る不良解
析システムの基本概念を説明する。図１は、本発明に係
る不良解析システムの基本概念図である。

【００２３】同図において、検査データ解析システム１
０１は、製造ライン１１１で異物検査１０２、外観検査
１０３から得られるデータと、ウェハ最終検査１１２に
おいてテスタ１（１０４）から得られるデータと、さら
に、ＦＢ解析システム１０５からのデータとを基に解析
を行う。

【００２４】ＦＢ解析システム１０５は、ウェハ最終検
査１１２においてテスタ２（１０６）から得られるＦＢ
データとＬＳＩ設計情報を用いて、ＦＢの分布形状から
不良箇所および不良誘発点を抽出し、不良原因ノウハウ
情報を参照して不良原因の推定１１３を行う。そのた
め、ＬＳＩ設計情報を格納する設計情報データベース１
０７ａと、ＦＢデータを格納するＦＢデータベース１０
７ｂと、不良原因ノウハウ情報を格納する不良原因ノウ
ハウデータベース１０８とが接続されている。

【００２５】また、観察装置１０９は、ＦＢ解析システ
ム１０５から渡された不良箇所および不良誘発点箇所の
座標を観察し、１１４で示す如く不良原因および不良工
程を特定する。分析装置１１０は、観察装置１０９で検
出した異物等の成分分析を行い、不良原因および不良工
程を特定する。

【００２６】図２は、本発明の半導体不良解析システム
の一実施例のハードウェア構成図を示す。同図に示すよ
うに、本実施例は、上記の検査データ解析を行う検査デ
ータ解析システム１０１を構成する解析ワークステーシ
ョン（Ｗ．Ｓ．）２００と、上記の異物検査１０２を行
う異物検査装置２０１、上記の外観検査１０３を行う外
観検査装置２０２、プローブテスタ２０３およびフェイ
ルビットテスタ２０４などの検査装置と、観察装置１０
９に相当する観察装置２０５、および、不良原因の推定
などを行うＦＢ解析システム１０５を構成するフェイル
ビットワークステーションＷ．Ｓ．２０６とを含む。

【００２７】解析Ｗ．Ｓ．２００は、表示を行なうため
の表示装置２００ａと、演算等の各種処理を行なう中央
処理装置（ＣＰＵ）、主記憶および内蔵補助記憶装置を
少なくとも有する演算処理装置２００ｂと、各種入力を
行なうためのマウスおよびキーボードを含む入力装置２
００ｃと、外付けの大容量記憶装置２００ｄとを有す
る。同様に、フェイルビットＷ．Ｓ．２０６は、表示を
行なうための表示装置２０６ａと、演算等の各種処理を
行なう中央処理装置（ＣＰＵ）、主記憶および内蔵補助
記憶装置を少なくとも有する演算処理装置２０６ｂと、
各種入力を行なうための、マウスおよびキーボードを含
む入力装置２０６ｃと、外付けの大容量記憶装置２０６
ｄとを有する。

【００２８】なお、ウェハ２０８は、製造工程２０９で
チップが作り込まれた後、テスト工程２１０で、本実施
例の不良解析システムなどによりテストされた後、良品
のチップ製造後のウェハ２１１のみが出荷される。

【００２９】上記表示装置２００ａおよび／または２０
６ａは、種々の表示および指示を行なうための画面が表
示される。図１１および図１２に示すように、基本的に
は、マルチウインドウシステムが採用されている。すな
わち、メニュー画面１０００がまず表示される。このメ
ニュー画面１０００には、その下部に、選択目入力が表
示される。本実施例では、ウェハ、チップ、ズーム、カ
テゴリマップ、突合せ解析、ウェハ重ね合わせ、チップ
重ね合わせ、不良原因照合、補正および領域分割の各選
択項目が表示されている。図１１の例では、解析画面１
２００が表示された上に、さらに、補正１１０９が選択
されて、補正値入力画面１１０１が表示されている。

【００３０】上記演算処理装置２００ｂおよび／または
２０６ｂに内蔵されている記憶装置としては、例えば、
ハードディスクＨＤを用いることができる。また、外部
の第容量記憶装置２００ｄおよび２０６ｄとしては、同
様に、ハードディスクＨＤを用いることができる。な
お、光ディスク装置等を用いることもできる。

【００３１】図１２に示すように、解析画面は、メイン
画面１２１０、サブ画面１２２０，１２３０および１２
４０に分割されて構成される。

【００３２】なお、フェイルビットＷ．Ｓ．２０６の機
能を解析Ｗ．Ｓ．２００にもたせ、図３に示す如く、フ
ェイルビットＷ．Ｓ．２０６を省略することもできる。

【００３３】次に、図４および図５を用いて、半導体ウ
ェハ（以下単に「ウェハ」と呼ぶ）上のチップの状況
と、そのチップ内の構成を説明する。図４は、ウェハ上
に配列されたチップの状況を示す図で、同図に示すよう
にチップは検査対象であるウェハ４０１上に縦横に配列
された長方形の板状に作りこまれている。ウェハ４０１
内のチップの位置は、例えば、図４に示すように、
（４，３）のような座標で示すことができる。

【００３４】図５は、チップ内の構成を示す図である。
チップの端には、チップ内原点を示すマーク５０１が形
成されている。チップの周辺部分には、複数個の外部端
子（ボンディングパッド）５０３が配列されている。チ
ップ中央部には、例えば、４メガビットの大容量を有す
るメモリマット５０４〜５０７が配列されている。この
メモリマットは、第１メモリマット５０４から第４メモ
リマット５０７に４分割されている。そして、４分割さ
れた各メモリマット５０４〜５０７のそれぞれは、１メ
ガビットの容量に構成されている。

【００３５】第１メモリマット５０４と第２メモリマッ
ト５０５の間には、デコーダ回路を含む周辺回路５０２
が配置されている。同様に、第３メモリマット５０６と
第４メモリマット５０７との間にも、周辺回路５０８が
配置されている。さらに、第１メモリマット５０４にお
いては、メモリセル（以下、単に「セル」と呼ぶ）が、
図５に示されるように、升目上に配置されている。すな
わち、第２メモリマット５０５においては、セル群は、
第１メモリマット５０４のミラー反転パターンにより座
標系が取られている。そして、第３メモリマット５０６
は第１メモリマット５０４と同様に、また、第４メモリ
マット５０７は第２メモリマット５０５と同様に、セル
群がそれぞれ順次配列されている。

【００３６】さて、ここで、ＬＳＩ設計情報データベー
ス１０７ａに格納されているＬＳＩ設計情報について説
明する。ＬＳＩ設計情報は、上述したメモリマットの配
置位置やサイズ情報の他、ウェハサイズやチップサイ
ズ、メモリサイズ、ウェハ内のチップ配列情報、チップ
内にあるメモリマット数、メモリマット内にあるメモリ
セル数、チップ内の座標を決めるための座標基準パター
ンの位置座標、その他多数の半導体の不良解析を行うた
めの情報が含まれている。図１のＦＢ解析システム１０
５では、随時、このＬＳＩ設計情報を参照してＦＢの解
析を行う。

【００３７】次に、各検査装置または観察装置間におけ
る座標系の統一について説明する。図６は、チップ内の
座標基準パターンを示す。座標基準パターンは、図５に
示すようなチップ内の座標基準パターン５０１があり、
そのパターン内のどこを基準点にするかは、各検査装置
または観察装置によって異なっている。そのため、各検
査装置または観察装置の座標基準点の座標と各検査装置
または観察装置の相対誤差をあらかじめ設計情報より算
出しておき、その情報をＬＳＩ設計情報データベース１
０７ａに登録しておく。そして、データの転送や異なる
検査データ間での比較解析をする際、座標系間の誤差分
を補正して座標算出を行う。

【００３８】例えば、解析者がＦＢ解析システム１０５
で解析を行った後、あるメモリセルの座標を観察装置１
０９（２０５）であるＳＥＭに転送して観察する場合、
計算機の中で以下の処理を行った後、データ転送する。

【００３９】まず、ＦＢデータを論理座標から実体座標
に変換する。さらに、ＳＥＭとテスタとの座標系の相対
誤差を補正する。つまり、図６に示すように、テスタに
おけるＦＢデータの実体座標を６０１で示す如く（ｘ，
ｙ）、補正値を６０２で示す如く（ａ，ｂ）とすると、
６０３で示すＳＥＭ座標系におけるＦＢ座標（Ｘ，Ｙ）
は、以下の式により与えられる。

【００４０】（Ｘ，Ｙ）＝（ｘ，ｙ）＋（ａ，ｂ）従って、（ｘ＋ａ，ｙ＋ｂ）の値が転送されることにな
る。他のデータとの突き合わせを行う際も同様な方法で
座標変換を行えば良い。この変換を行うことにより、各
装置を同じ座標系でデータを扱えるようになるので、異
なる装置間での座標比較等の作業が容易になる。

【００４１】次に、自動補正機能について説明する。Ｆ
Ｂデータ、外観検査データ、異物検査データ等、異なる
検査データ間で座標比較を行う際、装置間の座標系を統
一するため、上記座標変換を行っても誤差が生じる場合
がある。それは、各装置毎に測定誤差が生じる場合があ
るためである。そこで、この誤差を補正するため以下の
操作を行う。

【００４２】例えば、異物検査データと外観検査データ
間で座標比較を行う場合、異物検査装置と外観検査装置
でそれぞれ検出できるような粒子を実験ウェハに予め付
着しておき、そのウェハを異物検査装置と外観検査装置
で測定し、予めウェハに付着させた粒子の測定座標に関
して比較する。その結果を基に、補正量（ｘ，ｙ，θ）
を算出し、求めた補正量（ｘ，ｙ，θ）を、前記ＬＳＩ
設計情報データベース１０７ａに登録する。このとき、
ｘはｘ方向の補正量、ｙはｙ方向の補正量、θは回転方
向の補正量とする。

【００４３】この補正量の算出方法としては、回転方向
の補正をした後、ｘ，ｙ方向の補正を行う第１の方法
と、ｘ，ｙ方向の補正を行った後、回転方向の補正を行
う方法がある。第１の方法では、次式により補正を行
う。

【００４４】

【数１】

【００４５】また、第２の方法では次式により補正を行
う。

【００４６】

【数２】

【００４７】但し、上記の（１）式〜（６）式中、（Ｘ
ｉ，Ｙｉ）は、外観検査装置２０２で測定した各粒子の
座標、（ｘｉ，ｙｉ）は、異物検査装置２０１で測定し
た粒子の座標、（△ｘ，△ｙ）は、回転の中心である。
ｎはウェハに付着させた粒子の数である。

【００４８】このようにして得られた補正量は、外観検
査装置２０２と異物検査装置２０１との間の相対的な補
正量として求まるので、別の装置との座標比較をする場
合は、同様な方法で補正量を求めれば良い。上記（１）
式〜（６）式において、θが十分０に近いとして、ｓｉ
ｎθ＝θ、ｃｏｓθ＝１と近似する。このようにして、
本実施例によれば、装置間の座標統一と装置毎の測定誤
差を補正することで、高精度な解析が行えるようにな
り、解析時間の短縮が図れる。

【００４９】また、この補正については、図１１に示す
ように、ＦＢ解析システム１０５または検査データ解析
システム１０１の解析画面１２００に、検査データが表
示された後、作業者が座標ずれを確認した上で、補正値
を設定し、手動補正を行うことも可能である。この場合
の補正値の設定方法としては、例えば、次のように行な
う。検査データが検査装置の画面上に表示された後、補
正１１０９を入力装置２００ｃ（図２参照）のマウス等
で指示する。すると、図１１に示すような補正値入力画
面１１０１が表示される。作業者は、各項目の値を入力
する。

【００５０】補正値の入力方法としては、例えば、異物
検査データと外観検査データの比較の場合、異物検査デ
ータの座標を外観検査データに近づける方法と、外観検
査データを異物検査データに近づける方法がある。前者
の場合は、異物検査データの補正値入力欄１１０２に補
正値を入力し、外観検査データの補正値入力欄には、何
も入力しない。後者の場合、外観検査データの補正値入
力欄に補正値を入力する。そして、補正実行１１０３を
マウスで指示すれば、補正が実行される。計算機内部の
座標変換処理に関しては、上記の自動補正機能の場合と
同様である。

【００５１】次に、図７乃至図１０と共に、ＦＢ解析シ
ステムにおけるデータ処理のアルゴリズムについて説明
する。図７は、フィジカル変換の概略フローチャートを
示す。フィジカル変換とは、図５の論理的な座標系の情
報を、メモリセルを一元的に配列した情報に置き換える
ことである。

【００５２】まず、テストデータをＦＢデータベース１
０７ｂから読み込み（ステップ７０１）、かつ、前記Ｌ
ＳＩ設計情報データベース１０７ａからＬＳＩ配列デー
タの読み込みを行う（ステップ７０２）。次に、前記ミ
ラー反転パターンに構成されたメモリの設計情報を、順
方向に配列し直す（ステップ７０３）。そして、図５の
左下のビットからＹ方向に一つずつ各ビットの良、不良
状態をフィジカルデータファイルに読み込む（ステップ
７０４）。

【００５３】Ｙ方向に１列読み終わると、次に、Ｘ方向
へ一つずれ、同様に、Ｙ方向に一つずつ各ビットの良、
不良を記録する（ステップ７０５）。すべてのデータを
読み込むまで以上の各処理が繰り返される（ステップ７
０６）。

【００５４】次に、データを読み込んでから、圧縮保
存、復元および表示までについて、図８乃至図１０と共
に説明する。但し、これらのフローチャートは、一つの
ウェハに対する圧縮、復元および表示用のもので、複数
枚のウェハについて行う場合は、それぞれのフローチャ
ートの処理が繰り返される。

【００５５】図８は、チップ内のＦＢの形状毎にいくつ
かの圧縮方法を使い分ける場合のフローチャートを示
す。同図において、まず、データの品種の認識を行う
（ステップ８０１）。次に、テストデータをメモリ上に
８ビットずつ読み込む（ステップ８０２）。そして、デ
ータに２次元座標を持たせるため、Ｎバイト毎にリター
ンコードを入れる（ステップ８０３）。ただし、Ｎはチ
ップの横方向に並ぶビット数で、リターンコードを入れ
る位置は品種毎に異なる。

【００５６】次に、チップ内のＦＢの形状認識を行う
（ステップ８０４）。そして、認識した形状毎に圧縮法
を使い分ける（ステップ８０５）。例えば、ＦＢの形状
がブロック欠けのときは対角化、縦と横のライン欠けの
場合はベクトル化、縦、横ペアビット欠けの場合は、先
頭ビットの座標（ｘ，ｙ）をデータ値とし、孤立点の場
合はビットの座標（ｘ，ｙ）をデータ値とする。

【００５７】続いて、上記の選択した圧縮方法でデータ
圧縮を行った後（ステップ８０６）、チップ内のすべて
のデータの圧縮をしたか否かチェックする（ステップ８
０７）。すべてのデータの圧縮が済んでいないときは、
ステップ８０３以降の処理を繰り返す。

【００５８】このようにして、すべてのデータの圧縮が
終ると、１チップ分の圧縮データを内蔵の記憶装置であ
るハードディスク（ＨＤ）に保存する（ステップ８０
８）。次に、全チップについての圧縮データの保存が完
了したかをチェックし（ステップ８０９）、済んでいな
いときには再びステップ８０２から処理を行う。

【００５９】次に、図９と共にチップ単位に圧縮法を選
択させて保存するまでの概略手順について説明する。ス
テップ９０１〜９０４は、図８のステップ８０１〜８０
４と同様である。ステップ９０４に続いて、圧縮法を選
択する（ステップ９０５）。すなわち、１チップの中で
圧縮前のライン欠けの総容量が他の形状に比べて多い場
合は、ベクトル化の手法を選択し、圧縮前のブロック欠
けの総容量が多い場合は、対角化の手法を選択する。孤
立点の場合は、どちらの手法を用いても保存データの形
式が（ｘ，ｙ）と同じなので、どちらを選択してもよ
い。本実施例においては、対角比の手法を選択させる。

【００６０】次に、データ圧縮を行った後、ＨＤに圧縮
データを保存する（ステップ９０６、９０７）。そし
て、１ウェハ分のデータの保存が終るまで、上記のステ
ップ９０２〜９０７の動作が繰り返される（ステップ９
０８）。

【００６１】次に、図１０を参照して、圧縮データの復
元および表示について説明する。以下のデータ処理を通
して、作業者は、テストデータを表示装置上に表示する
ことができ、ＦＢの分布などの解析ができる。

【００６２】図１０において、ＨＤから１ウェハ分の圧
縮データが読み出され（ステップ１００１）、高速な画
面表示のためにピクセル変換が行われる（ステップ１０
０２）。これは、圧縮データのみを用いて、画像圧縮を
してウェハ全体を１画面で表示させるための処理であ
る。例えば、ブロック欠けデータの場合は、圧縮データ
の対角座標をそれぞれ１画素あたりのビット数で除算
し、ＣＲＴ上の座標を求める。そして、求めた座標の表
示が行われる（ステップ１００３）。

【００６３】次に、チップ内のＦＢがどのように表示さ
れ、解析していくかについて説明する。

【００６４】作業者は、品種名、ロット番号、ウェハ番
号等を指定することにより、所望のウェハに関するＦＢ
データをＦＢデータベース１０７ｂから検索し、表示装
置２００ａ上に表示させる。この場合の表示フォーマッ
トを、図１２から図１５に示す。

【００６５】図１２は、表示装置に表示される本システ
ムの画面構成を説明する。図１２に示すように、本シス
テムの解析画面は、主に４つに分れている。具体的に
は、例えば、図１３に示すように、メイン画面１２１０
には、解析したい部分の表示がなされる。サブ画面１２
２０には、解析しているものについてのデータ（品種
名、ロットＮＯ、ウェハＮＯ、ウェハサイズ、……）
と、テスタの測定条件（電源電圧、動作温度、アクセス
時間、……）とが表示される。サブ画面１２３０には、
ウェハ内のカテゴリ（検査のためのウェハ内のチップに
行う分類）等が表示される。サブ画面１２４０には、チ
ップ内のマット構成等が表示される。また、サブウィン
ドウも必要に応じて開かれる。なお、本実施例では、こ
の解析画面１２００は、メニュー画面１０００を表示す
る際に、特に指示することなしに、標準的に、併せてに
表示される。

【００６６】ここで、サブ画面１２２０にテスタの測定
条件を表示する利点について説明する。半導体の不良
は、電源電圧や測定温度などテスタの測定条件の規格値
の設定に問題があって発生する不良と、製造プロセス上
の問題により発生する不良とに大きく分けることができ
る。前者は、各測定条件の規格値内で不良が発生する場
合、どのような条件にすると不良数が増加したり減少し
たりするか、その原因を追及することが重要になる。そ
のため、テスト条件等をサブ画面１２２０に表示する。

【００６７】そして、条件を表示することにより、規格
値内で測定したものか、規格値外で測定したものか明確
になるため、解析を効率的に行うことができる。例え
ば、規格値通りに測定したとき、ＦＢが発生していれ
ば、電源電圧のマージンが足りないためと考えられる。

【００６８】これに対し、電源電圧の規格値を変えても
新たなＦＢが発生していなければ、他の測定条件の値を
変えて測定を行い、すべての測定で同じ結果が得られれ
ば、このＦＢは、異物や外観不良等の製造プロセス上に
問題があると考えられる。

【００６９】さて、以下では、図１３から図１５を用い
て、実際に具体例により、不良解析を行う場合について
説明する。

【００７０】図１３は、表示装置上に表示されるウェハ
上のＦＢの分布表示の例を示した図、図１４は、表示装
置上に表示された、チップ内のＦＢの分布表示の例を示
した図、図１５は、チップ内の一部領域を拡大表示した
ＦＢの分布表示を示したものである。

【００７１】作業者が、解析画面が表示されているメニ
ュー画面１００において、選択項目１１００からウェハ
表示１１０１を指示すると、図１３に示すように、メイ
ン画面１２１０にウェハ全体像１３０１が示され、その
中に各チップ内のＦＢの分布が表示されている。また、
サブ画面１２２０には、解析しているものについてのデ
ータ（品種名、ロットＮＯ、ウェハＮＯ、ウェハサイ
ズ、……）とテスタの測定条件（電源電圧、動作温度、
アクセス時間、……）が表示されている。サブ画面１２
３０には、ウェハ内のカテゴリ（検査のためのウェハ内
のチップに行う分類）等が表示されている。サブ画面１
２４０には、チップ内のマット構成等が表示されてい
る。

【００７２】作業者は、メニュー画面１０００の選択項
目１１００中からチップ表示１１０２を選び、サブ画面
１２３０の中から所望のチップをマウス等を用いて指定
する。所望のチップが指定されると、図１４に示すよう
に、メイン画面１２１０に指定されたチップ全体像１４
０１が表示される。チップ全体像１４０１には、このチ
ップ内のＦＢの分布１４０４が表示される。

【００７３】なお、図１３および図１４の表示の際、図
４に示すように、オリフラ側（ウェハが平になっている
下の部分）をＸ軸、左側をＹ軸、Ｘ軸とＹ軸の交点を原
点として、ウェハ上のチップの位置を示す数字が、図１
３のウェハ表示の場合は、１３０５、１３０６に示すよ
うに、また、図１４のチップ表示の場合は、１４０２、
１４０３に示すように、それぞれ表示することにより、
解析を行う者にとって、表示しているウェハ内のチップ
の位置を明瞭ならしめている。

【００７４】この拡大表示は、作業者が、ウェハ表示や
チップ表示等の画面で、一部分拡大してみたい場合に
は、図１５に示すような拡大表示が行われる。作業者
が、ウェハ表示やチップ表示で一部分を拡大する場合、
選択項目１１００のズーム１１０３を、マウスで指定す
ると、図１５に示すように、拡大表示画面１５００が新
たに開かれる。さらに、拡大率を上げて表示する場合に
は、画面上方にある拡大率ボタン１５０１をマウス等で
指定することにより、自由に変換することができる。画
面上には、設計情報に基づく（Ｘ，Ｙ）座標１５０２、
１５０３が表示されるので、ＦＢの位置を容易に確認す
ることができる。拡大率を変更した場合には、それに合
わせて座標の表示も変る。

【００７５】次に、ＦＢのカテゴリ分類について説明す
る。

【００７６】ＦＢの分布をいくつかのパターンに分類す
る方法として、ＦＢの分布が周期的であるか非周期的で
あるか、また、ＦＢのパターンが周辺回路に接している
か接していないか、さらに、パターンの方向性（縦，
横）に着目して分類することが行なえる。例えば、周辺
回路に接するか接しないかにより、周辺回路上に問題が
あるか、セル自身の問題かについて、おおよそ判断がつ
く。また、メモリマット内には、データ線とワード線が
あるので、パターンの方向性を考慮することにより、同
じ形状の不良であっても、縦横の方向の違いによる原因
の違いがわかる。

【００７７】そこで、ＦＢの発生パターンを原因と対応
付けた形で分類することで、不良の原因推定を、熟練し
た作業者以外の者でも、容易に解析が行えるようにす
る。

【００７８】具体例を述べると、図１６の場合、ＦＢが
周辺回路に接しない状態で発生している。これは、ＦＢ
となったセル状に異物が付着したことが原因であると考
えられる。

【００７９】また、図１７の場合は、ＦＢがクロス状に
発生している。さらにＦＢが周辺回路に接している。原
因としては、交差している部分１７０１がショートした
ため、または、周辺回路１７０２と１７０３でショート
したため等が考えられる。

【００８０】以上のように、１つのパターンに複数の原
因が考えられる場合は、最も可能性の高い原因から優先
順位をつけて対応付ける。この原因の対応付けは、過去
の解析実績による。

【００８１】上記のルールで、ＦＢの発生パターンとそ
の不良原因をまとめた不良原因一覧１８００の一例を図
１８に示す。図１８に示す不良原因一覧中に表示される
カテゴリ１８０１とは、分類したＦＢのパターンを視覚
的に分かりやすく表現したものである。つまり、ＦＢの
発生パターンを記号化したものである。例えば、図１９
のパターンが周辺回路に接していないクロスラインの場
合、図２０に示すようなカテゴリパターンとなる。

【００８２】以上のように、ＦＢパターンと不良原因原
因を対応付けたものは、図１に示した不良原因ノウハウ
データベース１０８に、品種単位に別ファイルで保存さ
れる。また、新規に不良カテゴリが発生した場合は、そ
のカテゴリと不良原因等を順次不良原因ノウハウデータ
ベース１０８に追加登録することができる。

【００８３】次に、上記カテゴリパターンを用いたカテ
ゴリマップの機能について説明する。この機能は、ＦＢ
の発生状況をマクロな解析で効率的かつ高精度に行うた
めのものであり、任意領域内に発生するＦＢの発生状況
を上記で分類したＦＢのカテゴリを用いて解析するもの
である。カテゴリの表示ルールとしては、任意領域内に
おいて最も多く発生したＦＢのパターンをその領域の代
表パターンとする。

【００８４】例えば、図２１に示すようなＦＢが発生し
ている場合、５つの孤立ビット２１０１、１つの横ライ
ン２１０２、１つのブロック欠け２１０３から、この領
域の代表パターンは、孤立ビットとなる。この場合に
は、図２２のようなカテゴリで表される。なお、異なる
ＦＢのパターンで、発生数が同じとなった場合は、パタ
ーン面積や不良対策の重要度によって表示パターンを決
定する。

【００８５】次に、上記ルールで作成したカテゴリマッ
プを用いて不良原因を究明する手法について説明する。

【００８６】図２３は、カテゴリマップの一例を示す。
まず、ウェハ全体で、ＦＢの発生状況を把握する。そし
て、注目するカテゴリが表示されるチップについて、今
度は、そのカテゴリが、チップ内のどのマットに発生し
ているか、または、任意領域内の何処に発生しているか
を確認する。さらに、注目パターンの正確な位置を１ビ
ット単位の詳細なフェイルビットマップを用い確認す
る。

【００８７】この解析方法は、予め不良原因を推定した
上で発生場所のみを確認するだけなので、フェイルビッ
トマップのみを用いた解析に比べ、解析期間の大幅な短
縮が図れる。

【００８８】例えば、クロスパターン２３０１に注目し
た場合、今度は、そのクロスパターンがチップ内の何処
に発生しているか確認する。そして、このクロスパター
ン２３０１が発生しているマット２３０２についてフェ
イルビットマップ２３０３を用いて詳細解析を行い、Ｆ
Ｂの発生座標を確認する。そしてこの座標をＳＥＭや異
物検査装置、外観検査装置等２３０４に送り、更なる解
析を行い、不良発生工程、不良原因の同定をし、対策す
る方法がある。

【００８９】本システムは、フェイルビットマップとカ
テゴリマップを同一画面上に表示することが可能なの
で、まずカテゴリマップのウェハ２３０１より全体の発
生状況を把握して、ＦＢのウェハマップ２３０５で、実
際の分布を確認したり等、カテゴリマップとフェイルビ
ットマップを解析の目的にあわせて、即時に表示するこ
とが可能である。

【００９０】さらに、カテゴリマップ表示の場合、図２
４に示すように、カテゴリパターンの近傍にそのパター
ンの発生の度合（個数）２４０１が表示されるので、１
ビット単位のフェイルビットマップを確認せずに、不良
の発生状況を把握することができる。パターンの発生の
度合の表示は、ウェハマップ、チップマップ等で表示さ
れる。

【００９１】また、カテゴリマップの機能により、人が
視覚的に解析しやすくなるほか、カメラ等を用いて自動
解析を行う場合、認識が容易になる。また、カテゴリマ
ップは、全不良の状況を確認した上で、代表カテゴリを
決定するので、マクロな情報ではあるが、精度の高い情
報である。

【００９２】次に、フェイルビットのパターンの原因照
合機能について説明する。

【００９３】この機能は、フェイルビットマップ、カテ
ゴリマップ上で使用可能である。不良原因の照合方法と
しては、マップ上のカテゴリパターンまたは、ＦＢの分
布をマウス等で指定し、不良原因照合機能１１０８を選
択すると、適切な不良原因が表示される。

【００９４】例えば、フェイルビットマップを用いて不
良原因を照合する場合、まず、図２５に示すフェイルビ
ットマップから所望のフェイルビットパターン２５０１
を１つマウス等で指定し、次に、不良原因照合１１０８
をマウス等で選択する。すると、サブ画面２５０３が新
たに開かれ、推定される不良原因が優先順位をつけた状
態で表示される。さらに、図２５に示すグラフ２５６４
をマウス等で指定すると、図２６に２６０１で示すよう
に、不良原因の内訳を円グラフで割合表示するグラフ画
面２６０１を示するようにしてもよい。

【００９５】また、不良原因一覧２５０５を指示する
と、図２７に示すように、カテゴリパターンとその不良
原因が対応づけられた表２７０１が表示される。この時
表示された不良原因は、過去の実績より、その時点で最
も優先順位の高いものが対応づけられている。したがっ
て、不良原因は、そのときの状況によって変わる。従っ
て、図２７の、前頁２７０２および後頁２７０３を使用
して、所望の不良原因を検索することができる。カテゴ
リマップの場合も同様に行えばよい。

【００９６】次に、領域分割機能について説明する。こ
の機能は、任意領域内を複数の領域に分割し、各領域毎
に上記で分類したＦＢのパターンの頻度を集計し、その
結果を数値的に表現するものである。領域の分割方法と
しては、作業者が予め分割領域を設定するものである。
分割領域の設定方法は、以下の手順で行う。

【００９７】まず、作業者は、条件検索で、品種名を指
定する。そして、領域分割１１１０を指示することによ
り、領域分割設定機能を起動させる。これにより、図２
８の様な画面が開かれる。領域区分画面２８０１におい
て、領域を１つ選択し、次に、ウェハマップ上の所望チ
ップをマウス等で順次指定していく。

【００９８】例えば、Ａ領域を指定する場合、まず領域
区分画面２８０１で”Ａ”ボタンをマウス等で指定す
る。そして、Ａ領域にしたいチップ２８０２の上を順次
マウス等で指定していく。領域ＢからＤについても同様
の手順で設定する。全チップの設定終了後、設定２８０
３を指示して、例えば、設計情報データベース１０７ａ
に登録する。登録の際、登録名を入力すれば、分割の設
定領域を変えて、複数の領域分割パターンを登録するこ
とができる。チップ内分割や任意領域内分割においても
同様に行うことができる。

【００９９】次に、領域分割機能を使用するための手順
を以下に述べる。

【０１００】まず、条件検索で、品種名、ロットＮＯ等
必要条件を入力し、所望のデータを呼び出す。そして、
領域分割１１１０を指示する。すると、図２９に示すよ
うに、分割した各領域毎にフェイルビットの分布パター
ンの内訳が、グラフ表示される。グラフの出力として
は、縦軸には、パターンの発生率または、発生件数、横
軸には、月別、週別、日別、ロット別、ウェハ別、任意
領域別等のデータに関するものが出力可能である。

【０１０１】図２９に出力の一例を示す。横軸に分割領
域２９０１、縦軸にパターンの発生個数２９０２を取
る。このグラフの見方は、例えば、９３／９／２０の日
に検査したウェハ全体で、ＡからＤまでの各領域におけ
る各パターンの全パターンに対する割合が表示されてい
る。グラフの示す不良内容２９０３は、画面右下に表示
されている。縦軸は、不良発生個数の他、不良発生率の
モードがある。

【０１０２】この機能によれば、装置異常など、不良発
生に領域性のある場合、早期に異常発見することが可能
とある。

【０１０３】次に、不良カテゴリの推移グラフ機能につ
いて説明する。この機能は、ＦＢの発生パターンの状況
を、ウェハ別、ロット別、日別、週別、月別で管理可能
なものである。

【０１０４】例えば、日別（９３／９／１〜９３／９／
１０）のＦＢの発生状況を解析する場合、まず、作業者
は、サブ画面１２２０において、条件検索で、品種名、
期間、ロットＮＯ等必要条件を選択し、ＦＢデータベー
ス１０７ｂを検索する。すると、図３０に示すような日
別の推移グラフ３０００がメイン画面１２１０出力され
る。横軸には日付３００１が表示され、縦軸には、それ
ぞれの日に検査したウェハにおいて発生した不良パター
ンの内訳（単位：個）３００２が表示される。各不良パ
ターンの内容３００３は、画面右下に表示される。縦軸
は、不良個数の他、不良発生率のモードがある。

【０１０５】この機能で、日々の不良発生状況を監視
し、異常発生時には、さらにロット別、ウェハ別の推移
グラフを解析し、異常ロット、異常ウェハの検出をする
ことができる。さらなる原因究明のため、カテゴリマッ
プやフェイルビットマップを用いて、不良発生工程を同
定し、異常が発生していることを警告することにより、
ドカ不良の防止が可能となる。また、解析結果を、不良
発生工程にフィードバックし、原因対策を行うことがで
きる。

【０１０６】

【発明の効果】以上説明したように、本発明によれば、
１チップを基準とした座標系をとることができるため、
各チップの種別によって生ずる特性に円滑に対応するこ
とができ、また、半導体の不良情報の原因の結果を不良
発生工程にフィードバックすることにより、製造工程の
異常に迅速に対応するようにしたため、製造工程の異常
の検知が遅れることにより生ずる不良原因のある半導体
の無駄な製造を極力避けることができる。

【０１０７】また、本発明では各装置に測定誤差があっ
ても相対的な補正量を算出することにより、システムに
用いられる観察装置、分析装置および各種検査装置の固
有の測定誤差を補正することができる。よって、測定精
度の高い不良解析を高速に行うことかできる。

【０１０８】さらに、本発明では、不良原因と対応付け
ながら前記不良情報を分類して、その分類結果を解析す
ることで、不良解析が専門家以外でもできるようにした
ため、経験の浅い作業者でもフェイルビット解析を容
易、かつ、高精度に行い得る。

【０１０９】またさらに、本発明によれば、不良の発生
状況を日々管理することができるので、早期異常の警告
および対策が可能である。

【０１１０】また、本発明の検査装置では、補正手段に
より検査装置毎に測定誤差があっても相対的な補正量を
算出することができるため、装置間の座標系を統一する
ことで座標変換を行っても生じる、検査装置毎の誤差を
補正することができ、高精度の検査ができる。

【図面の簡単な説明】

【図１】本発明に係る不良解析システムの基本概念を示
すブロック図である。

【図２】本発明の不良解析システムの一実施例のハード
ウェア構成図である。

【図３】本発明の不良解析システムの他の実施例のハー
ドウェア構成図である。

【図４】ウェハ上に配列されたチップの概略を示す説明
図である。

【図５】チップ内構成を示す説明図である。

【図６】チップ内の座標基準点を示す説明図である。

【図７】本発明におけるフィジカル変換の概要説明用フ
ローチャートである。

【図８】チップ内のＦＢの形状毎にいくつかの圧縮方法
を使いわける方法のフローチャートである。

【図９】チップ単位に圧縮方法を選択される方法を説明
するフローチャートである。

【図１０】１ウェハ分のデータの復元および表示につい
てのフローチャートである。

【図１１】表示装置に表示される検査装置の測定誤差を
補正する入力画面を示す説明図である。

【図１２】表示装置に表示されるシステムの画面の構成
を示す説明図である。

【図１３】表示装置に表示されるウェハ上のＦＢの分布
表示例を示す説明図である。

【図１４】表示装置に表示されるチップ上のＦＢの分布
例を示す説明図である。

【図１５】表示装置に表示されるチップ内のＦＢの分布
を拡大表示した例を示す説明図である。

【図１６】チップ内のＦＢの分布例を示す説明図であ
る。

【図１７】チップ内のＦＢの分布例を示す説明図であ
る。

【図１８】ＦＢの発生パターンと不良原因の対応付けを
示す説明図である。

【図１９】チップ内のＦＢの分布例を示す説明図であ
る。

【図２０】チップ内に発生するＦＢの分布パターンをカ
テゴリ表示した例を示す説明図である。

【図２１】チップ内のＦＢの分布例を示す説明図であ
る。

【図２２】チップ内のＦＢの分布パターンより抽出した
代表パターンをカテゴリ表示した例を示す説明図であ
る。

【図２３】表示装置内に表示されるカテゴリマップを示
す説明図である。

【図２４】チップ内に発生するＦＢの分布パターンをカ
テゴリ表示した例を示す説明図である。

【図２５】表示装置内に表示される不良原因照合リスト
を示した説明図である。

【図２６】表示装置内に表示される不良原因の内訳を円
グラフで示した説明図である。

【図２７】表示装置内に表示されるカテゴリパターンと
不良原因を対応付けた表を示した説明図である。

【図２８】表示装置内に表示される領域分割設定画面を
示した説明図である。

【図２９】表示装置内に表示されるウェハ内各領域毎の
不良の発生状況を示した説明図である。

【図３０】表示装置内に表示される日別の不良の発生状
況を示した説明図である。

【符号の説明】

１０１…検査データ解析システム、１０２…異物検査、
１０３…外観検査、１０５…ＦＢ解析システム、１０７
…設計情報データベース、１０８…不良原因ノウハウデ
ータベース、１０９…観察装置、１１０…分析装置、５
０１…原点を示すマーク、５０４〜５０７…メモリマッ
ト、１２００…解析画面、１２１０…メイン画面、１２
２０〜１２４０…サブ画面。

───────────────────────────────────────────────────── フロントページの続き (72)発明者宮崎功東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体事業部内 (72)発明者宮本佳幸東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体事業部内

Claims

【特許請求の範囲】

【請求項１】半導体の不良情報をビット単位で収集する
不良情報収集手段と、該半導体の不良情報を検査する検査手段と、該半導体の設計情報を記憶している記憶手段と、該不良情報収集手段および該検査手段の各出力情報と該
記憶手段よりの設計情報とに基づき不良情報を解析する
解析手段と、該解析手段による解析結果および前記不良情報の少なく
とも一方を表示する表示手段と、前記不良情報の原因を推定する不良原因推定手段と、推定された該不良原因結果を不良発生工程にフィードバ
ックする手段とを有することを特徴とする半導体の不良
解析システム。
【請求項２】半導体の不良情報をビット単位で収集する
不良情報収集手段と、該半導体の不良情報を複数の検査装置を用いてそれぞれ
検査する検査手段と、該不良情報収集手段および該検査手段の各出力情報に基
づき不良情報を解析する解析手段と、該解析手段による解析結果および前記不良情報の少なく
とも一方を表示する表示手段と、前記複数の検査装置間の測定誤差を補正する補正手段と
を有することを特徴とする半導体の不良解析システム。
【請求項３】半導体の不良情報をビット単位で収集する
不良情報収集手段と、該半導体の不良情報を検査する検査手段と、不良原因と対応付けながら前記不良情報を分類する分類
手段と、該分類手段により分類された分類結果を解析する解析手
段とを有することを特徴とする半導体の不良解析システ
ム。
【請求項４】前記解析手段による解析結果および前記不
良情報の少なくとも一方を表示する表示手段をさらに有
することを特徴とする請求項３記載の半導体の不良解析
システム。
【請求項５】半導体の不良情報をビット単位で収集する
不良情報収集手段と、該半導体の不良情報を検査する検査手段と、該不良情報および検査結果の少なくとも一方を表示する
表示手段と、該検査手段における測定誤差を補正する補正手段とを有
することを特徴とする半導体検査装置。