JP2008034100A - メモリ不良解析システム - Google Patents

メモリ不良解析システム Download PDF

Info

Publication number
JP2008034100A
JP2008034100A JP2007270869A JP2007270869A JP2008034100A JP 2008034100 A JP2008034100 A JP 2008034100A JP 2007270869 A JP2007270869 A JP 2007270869A JP 2007270869 A JP2007270869 A JP 2007270869A JP 2008034100 A JP2008034100 A JP 2008034100A
Authority
JP
Japan
Prior art keywords
display
memory
file
file server
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007270869A
Other languages
English (en)
Inventor
Hideki Hayashi
秀樹 林
Masahiro Yoshida
昌弘 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Systems Co Ltd filed Critical Hitachi ULSI Systems Co Ltd
Priority to JP2007270869A priority Critical patent/JP2008034100A/ja
Publication of JP2008034100A publication Critical patent/JP2008034100A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

【課題】簡単な操作によりより不特定多数者に対してフェイルビットマップ等の不良情報の開示を可能とする。
【解決手段】上記ネットワークを介してファイルサーバに接続される複数の表示端末装置のそれぞれは、半導体ウェハ上に形成されたメモリチップの少なくとも開発及び設計を含む複数の関係者に利用可能に配置され、表示を行うディスプレイ装置と、表示動作の制御を行うための入出力装置と、webブラウザが動作するためのCPU及びメモリを備えたパーソナルコンピュータにより構成される。上記ネットワークとwebブラウザにより上記ファイルサーバにアクセスし、上記ファイルサーバに格納されている複数のフェイルビットマップの中から目的のものを上記表示制御ファイルを用いて選択して上記メモリに取り込んで、上記メモリチップの不良解析結果を上記ディスプレイ装置に表示させる。
【選択図】図1

Description

この発明は、メモリ不良解析表示システムに関し、主としてRAM(ランダム・アクセス・メモリ)における不良解析の表示技術に利用して有効な技術に関するものである。
半導体ウェハ上に完成されたRAMにプローブを当てて、動作試験を行うプロービング試験があり、この試験結果はフェイルビットマップとして表示させて不良解析に役立てるものである。従来、この種の不良解析装置は、回路設計者等のように特定用途向のソフトウェアにより実現されている。フェイルビットマップの表示方法としては、例えば特開平9−091999号公報がある。
特開平9−091999号公報
本願発明者においては、半導体ウェハ上に完成されたRAMについての試験結果をより有効に使うことを考えた。つまり、RAMの開発や製造に関係するより多くの者に、上記試験結果を知らしめることにより、従来のように回路設計者等特定の限られた者以外の、例えばレイウト設計者や製造プロセス管理者、実際に製造に携わっている作業者等においても、製造されたRAMの不良パターンを知らしめるようにすることにより、その不良原因等の的確な判定が早期にできるように役く立てることができる。そこで、不特定多数の者において簡単な操作によりメモリ不良解析結果の表示を行うようにしたシステムとして、既存のインーネット又はイントラネットで用いられるwebサイトを利用することを考えた。
この発明の目的は、簡単な操作によりより不特定多数者に対してフェイルビットマップ等の不良情報の開示を可能とするメモリ不良解析表示システムを提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。プローブ試験装置と、ネットワークと、上記ネットワークに接続されたファイルサーバ及び複数の表示端末装置とを備える。プローブ試験装置は、所定のパターンのテスト信号による書き込み動作と読み出し動作とを上記メモリチップに行ったテスト結果から不良メモリセルを検出して半導体ウェハを特定するための番号、それに形成された上記メモリチップの位置情報、及び上記メモリチップ内の不良アドレス信号が記録された試験結果ファイルを生成する。上記不良解析装置は、ワークステーション又はパーソナルコンピュータからなり、上記試験結果ファイルを読み込み、上記メモリチップ内の不良メモリセルの不良アドレス信号が記録された上記試験結果ファイルから、論理的なアドレス情報(XとYアドレス)に対応して不良メモリセルの位置が表示されたフェイルビットマップを作成するフェイルビットマップ作成動作および表示制御ファイル作成動作を行う。上記ファイルサーバは、複数の上記フェイルビットマップをHTMLドキュメントである上記表示制御ファイルとともにそれぞれ格納する。上記複数の表示端末装置のそれぞれは、上記メモリチップの少なくとも開発及び設計を含む複数の関係者に利用可能に配置され、表示を行うディスプレイ装置と、表示動作の制御を行うための入出力装置と、webブラウザが動作するためのCPU及びメモリを備えたパーソナルコンピュータにより構成され、上記ネットワークとwebブラウザにより上記ファイルサーバにアクセスし、上記複数のフェイルビットマップの中から目的のものを上記表示制御ファイルを用いて選択して上記メモリに取り込んで、上記メモリチップの不良解析結果を上記ディスプレイ装置に表示させる。
本発明によれば、簡単な操作によりより不特定多数者に対してフェイルビットマップ等の不良情報の開示が可能になり、その不良原因等の的確な判定が早期にできるように役く立てることができる。
図1には、この発明に係るメモリ不良解析表示システムの一実施例の概略構成図が示されている。同図には、本願発明の部分の他に、試験結果を得るための主要部も合わせて描かれている。
半導体ウェハ(LSIウェハ)上に碁盤目状に形成されたRAM等のメモリチップは、そのボンディングパッドに図示しないプローブを接触させて給電を行うとともプローブ試験装置(テスタ)から所定のパターンのテスト信号による書き込み動作と読み出し動作とを行い、その結果から不良のメモリセルを検出してLSIウェハを特定するための番号、それに形成されたメモリチップの位置情報及びメモリチップ内の不良アドレス信号等の試験結果ファイルに記録される。
この実施例では、特に制限されないが、周知のwww(world wide web)ブラウザを利用して、上記試験結果ファイルの内容を誰でもが容易に見られるようにするものである。ここで、webとは、電子的にリンクされたドキュメントによるハイパーテキストシステムである。webでは、リンクされたテキストをマウスでクリックすることで、ドキュメントの間をナビゲートしていくことができる。
上記webを構成している中心的な要素は、HTMLドキュメントである。HTMLとは、Hyper Text Markup Language の略であり、簡単なASCIIコードのテキストで書かれている。このテキストにはタグと呼ばれる特殊なコードが含まれ、webブラウザがデータを認識するためにある。ブラウザは、HTMLドキュメントを読むためのプログラムである。ブラウザでHTML文書を開くと、ブラウザはタグを正確に読み取る。タグは、別のドキュメントへリンクする単語、見出しの行、ドキュメントのタイトルなどのテキストの定義をブラウザに伝える。ブラウザはタグを読み取ると、次にテキストを表示画面に表示させる。タグは、テキストから切り離され、タグの命令に従ってドキュメントが形作られる。そして、ワードプロセッサの文書のように、ブラウザのコンテンツエリア(ウインドウ)に表示される。
インターネットにおけるあらゆるドキュメントには、アドレスが必要である。web上のすべてのリソースには、URL(Uniform Resouece Locator) というアドレスが付いており、例えばhttp://は、このサイトが通常のHTTP(Hyper Text Transfer Protocol)サイトであることを表しており、HTMLドキュメントを見ることができる。その次に、ホストコンピュータのアドレス(これから接続しようとするwebサーバーが動作しているコンピュータのアドレス)で、その後にリソースの置かれているディレクトリの場所を示し、最後にリソースの名前が付加される。
この発明に係るメモリ不良解析表示システム1は、RAM不良解析装置2と、ファイルサーバ3と、表示端末装置4及びこれらを接続するネットワーク接続5から構成される。
上記RAM解析装置2は、ワークステーション又はパーソナルコンピュータからなり、a試験結果ファイルを読み込む動作、b不良情報の切出し動作、cフェイルビットマップ作成動作及びd表示制御ファイル作成動作を行う。上記ファイルビットマップ作成動作では、メモリセルの不良情報を2次元状のアドレス情報に変換してフェイルビットマップを作成する。このフェイルビットマップは、画像ファイルを作成する。この画像ファイルに添付する説明文、つまり画像の種類、ウェハ名、チップアドレス等の情報は文字ファイルとして作成する。
上記d表示制御ファイルは、特に制限されないが、上記HTMLで書かれ、別のドキュメントへリンクする単語、見出しの行、ドキュメントのタイトルなどのテキストの定義を上記タグを用いて指示する。
上記RAM不良解析装置2で作成された画像ファイルと文字ファイルとは、ファイルサーバに保管される。ファイルサーバ3は、ブラウザを搭載している表示端末装置4からのリクエストを受信したとき、webドキュメントを送り返すためのプログラムが作動する。上記ファイルサーバ3に保管されたそれぞれのHTMLドキュメントは、ドキュメント又はページと呼ばれ、あるいはサイトと呼ばれることもある。これはコンピュータ上に蓄えられている、あるいはテーマについてのドキュメントの集合を意味するものであり、サイトは、多数のドキュメントやページを蓄えているコンピュータのことを指すこともある。
したがって、上記RAM不良解析装置2とファイルサーバ3は、機能別で表現すると上記のように2つに分けられるが、実際上においては1つのワークステーション等のコンピュータシステムで構成される。
表示端末装置4は、パーソナルコンピュータからなり、特に制限されないが、マウスやデジタイズ・パッド等の入力装置と、CRT又は液晶等のディスプレイ装置とを備える。また、上記HTMLドキュメントを見るためのwebブラウザや備え、上記マウス等の操作によってファイルサーバ3から上記不良解析結果に対応した画像と文字データを見ることができる。
ネットワーク接続5には、特に制限されないが、TCP/IP接続が利用される。このTCP/IP(Transmisson Control Protocol / Internet Protocol) 接続は、インターネット上のコンピュータをお互いにコミュニケーションできるようにするプロトコルの意味である。このTCP/IP接続には、基本的にはLAN接続とダイヤルアップ接続の2つの方法がある。LAN接続では、ローカル・エリア・ネットワークを通してインターネットに接続する。ダイヤルアップ接続は、電話回線を使用する。つまり、モデムを用いて電話をかけることにより、ソフトウェアがTCP/IP接続を行うものである。
図2には、上記表示端末装置4から上記ファイルサーバ3をアクセスしてRAM試験結果を見る場合の最初の表示例が示されている。つまり、上記表示端末装置4は、上記ファイルサーバに対応されたhttp://で始まり、RAMの品種毎に割り当てられたアドレスを送る。ファイルサーバ3は上記アドレスを認識し、それに対応したRAMの品種毎に設けられた先頭のページ(ホームページ)のHMLTドキュメントを送出する。表示端末装置5は、そのドキュメントを受け取り、それを同図のようなメイン・メュー・画面として表示させる。特に制限されないが、メニーには、フェイルビット数表示、ファイルビットマップ表示、不良原因解析結果表示の3つが用意されており、併せプログラム終了を指示する終了も用意されている。マウスの移動に対応して画面上では矢印で示されたカーソルが移動する。
図3には、上記メイン・メニュー・画面においてフェイルビットマップ表示を選択する例が示されている。上記のようにマウスの移動によりカーソルを2番目のメニューである上記フェイルビットマット表示のボタンの部分に移動させ、マウスの左ボタンのクリックにより選択を行う。これにより、画面上では上記フェイルビットマット表示のボタンの部分に色が変化し、それが選択されたことを表す。これと同時に、表示端末装置4は上記ファイルサーバ3に対してファイルビットマップ表示に対応したページのリクエストを行う。
図4には、ウェハの選択する例が示されている。上記のような表示端末装置5からのリクエストに対しファイルサーバ3からは同図に示すようにウェハ選択画面に対応したドキュメントが返送されて表示画面に表示される。この表示画面には、A00−0〜C01−0のような8種類のウェハ番号と、元の画面に戻るボタンとが併せて表示される。もしも、上記指定したRAMのウェハの数が8以上なら追加の追加ボタンが設けられそれを選択することよって8以上の追加文のウェハ選択ができるようにされる。この例では、マウスの移動によりカーソルをB00−1の箇所に移動し、それを左ボタンのクリックにより選択する例が示されている。上記の選択動作により表示のボタンの部分に色が変化し、それが選択されたことを表すとともに、表示端末装置4は上記ファイルサーバ3に対してB00−1のファイルビットマップに対応した文書と画像のドキュメントのリクエストを行う。
図5には、上記B00−1のフェイルビットマップの表示例が示されている。上記のような表示端末装置5のリクエストに対してファイルサーバ3は、図示のような画像ドキュメントとその説明する文字ドキュメントを返送するので、表示端末装置5の表示画面にそれが表示される。文字情報としては、ウェハスケール・フェイルビットマップであること、そのウェハ名がB00−1であることが表示される。そして、画像データとして同図のようなウァハ上に形成された半導体チップと、黒い点で示された不良メモリセルが位置が表示される。
図6には、1つのメモリチップを選択する例が示されている。マウスの操作によりカーソルを上から2段目で右端のメモリチップに移動させ、上記左ボタンでクリックすると、このメモリチップの部分が全体として色が変わり、それが選択されたことが表示される。これと同時に、表示端末装置4は上記ファイルサーバ3に対して上記選択されたメモリチップのファイルビットマップに対応した文書と画像のドキュメントのリクエストを行う。
図7には、上記メモリチップのフェイルビットマップの表示例が示されている。上記のような表示端末装置5のリクエストに対してファイルサーバ3は、図示のような画像ドキュメントとその説明する文字ドキュメントを返送するので、表示端末装置5の表示画面にそれが表示される。文字情報としては、ウェハスケール・フェイルビットマップであること、そのウェハ名がB00−1であることに加えて、チップアドレスが52であることが表示される。そして、画像データとして同図のようなメモリチップに黒い点で示された不良メモリセルの位置が表示される。特に制限されないが、このメモリセルの不良位置は、論理的なアドレス情報(XとYアドレス)に対応したものであり、半導体チップの幾何学的なメモリセルの実際上の位置に一対一に対応しものではない。
図8から図11は、上記表示例を終了を説明するための手順が示されている。各画面に示された戻るのボタンを上記のようにマウスでクリックすると、1つ前の画面に順次に戻るようにされる。図9において別のメモリチップを選択すると別のメモリチップのフェイルビットマップが図7のように表示される。図10において、別のウェハを選択すると図6のように別のウェハのフェイルビットマップが表示される。図11においてファイルビット数表示とか不良原因解析結果表示を選択すると、それに対応したウェハの選択、メモリチップの選択が行われてその不良原因解析結果が表示される。
図12には、上記フェイルビットマップ表示の手順のフローが示されている。表示端末装置の立ち上げを行って、前記説明したように(1) において前記図2のようなメイン・メニュー・画面を表示させる。(2) ではウェハ選択画面を表示させる。(3) ではウェハスケールでのフェイルビットマップを表示させる。(4) ではチップスケールでのフェイルビットマップを表示させる。戻りは、上記とは逆に(4) 、(3) 、(2) そして(1) の順に戻って動作が終了させられる。なお、(1)-(4) は、図面では丸付き数字で表している。
図13には、この発明に係る不良解析表示システムの他の一実施例の表示例が示されている。同図では、ブラウザとしてネットスケープ コミュニケーション(Netscape Communications)社が開発したコンピュータプログラムであるネットスケープ ナビゲータ(Netscape Navigator) を用いた表示例が示されている。ここで上記のNetscape(ネットスケープ)及びNetscape Navigator(ネットスケープ ナビゲータ)、Netscape Communications(ネットスケープ コミュニケーション) は、米国のネットスケープ コミュニケーション コーポレイションが使用している商標である。
同図(a)には、第1番目のページ(ホームページ)の表示例が示されており、RAMの種類、ロット番号等が表題として示され、その下にメニューとして複数種類の試験結果が示され、見たいウェハを選んでクリックするような説明文が挿入されている。上記メニューの中で1つを選択すると、同図(b)のようにウェハスケールのフェイルビットマップであること、そのウェハ名が特定され、画像データとしてメモリチップと、その不良箇所を黒点で示した画像が表示される。以下、この中の特定のメモリチップをクリックして選択すると、上記と同様にチップスケールでのフェイルビットマップが表示される。
ネットスケープ ナビゲータでは、画面の上の部分に戻る、進む等ひとつ前のwebドキュメントを表示させたり、次のwebドキュメントを表示させたりする機能があるので、上記実施例のように表示画面上で上記戻りを選択する機能を省略できるものである。このようなRAM不良解析表示システムにより、RAMの開発や製造に関係するより多くの者に、上記試験結果を知らしめることにより、従来のように回路設計者等特定の限られた者以外の、例えばレイウト設計者や製造プロセス管理者、実際に製造に携わっている作業者等においても、製造されたRAMの不良パターンを知らしめるようにすることにより、その不良原因の早期で的確な判定に役く立てることができる。
上記の実施例から得られる作用効果は、下記の通りである。
(1)半導体ウェハ上に完成された半導体メモリのプロービング試験結果を取り込む動作と、上記試験結果から不良情報の切り出しを行う動作と、表示プログラムに従ってメモリセルの不良情報を2次元上のアドレス情報に変換してファイルビットマップの画像ファイルとして作成する動作と、上記画像ファイルを表示させるための表示制御命令を文字ファイルとして作成する動作を行うメモリ不良解析装置から上記作成された画像ファイルと文字ファイルをネットワークを介して受け取り保管するファイルサーバと、図形及び文字の表示を行うディスプレイ装置と表示動作の制御を行うための入出力装置とを備え、上記ネットワークを介してファイルサーバに対して表示させるべき画像ファイル又は文字ファイルを指定してそれを取り込んで上記ディスプレイ装置の表示画面上に表示させるための上記表示プログラムとを備える表示端末装置によりメモリ不良解析表示システムを構成することにより、簡単な操作によりより不特定多数者に対してフェイルビットマップ等の不良情報の開示が可能になるという効果が得られる。
(2)上記のように不良解析表示システムとして、wwwブラウザを利用して、上記のように不良解析装置、ファイルサーバ、表示端末装置及びそれらを接続するネットワーク接続を組み合わせことで、装置それぞれに独立した機能を与えることにより、どれかを別の方式の装置に変更した場合の他の装置への変更内容な小さくすることができる。
(3)上記表示端末装置に設けられる入出力装置は、表示画面上に表示されたカーソルの位置を制御と、その選択と実行を指示するマウス又はデジタイズ・パッド用いることにより、簡便な操作によって誰でも容易に所望の試験結果ファイルを判り易い形態で見ることができるという効果が得られる。
(4)上記ファイルサーバは、上記保管されている画像ファイル及び文字ファイルの中から上記表示端末装置からの要求に対応する画像ファイル、又は文字ファイル出力する機能のみとすることにより、表示を行うたびに余分な処理時間待ちが発生することなく高速な表示動作が実現できるという効果が得られる。
(5)上記ネットワークには、少なくとも上記1つのメモリ不良解析装置と1つのファイルサーバと複数の表示端末装置が接続されるものであり、上記複数の表示端末装置のそれぞれに表示用プログラムを設けるという構成により、その表示方式が異なるものに置き換えた場合でも、新たにシステム全体を構築しなおさなければならない部分が、表示用プログラムのみとなり柔軟な対応ができるという効果が得られる。
(6)上記表示端末装置は上記入力装置に含まれるマウスによりカーソルを移動させ、次に表示させるべき文字ファイル又は画像ファイルを指示して選択することにより、上記ファイルサーバに対する要求信号を形成させることにより、特別な訓練を要することなく必要な不良解析データを誰でも取り出せるという効果が得られる。
(7)上記メモリ不良解析装置にファイルビットマットの画像模様から不良原因を推測する不良原因推定プログラムを搭載させることにより、メモリ回路の知識がそれほど無い者に対しても大凡の不良原因を知らしめることができるという効果が得られる。
(8)上記ネットワークは、TCP/IP接続を使用するものであり、上記表示用プログラムはwwwブラウザであり、ファイルサーバはhttpサーバーを利用することにより、既存のシステムを有効に利用することができ、使い勝手の良いメモリ不良解析表示システムを最小の費用で構築することができるという効果が得られる。
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、メモリは、ダイナミック型RAMやスタティック型RAMのような書き込み/読み出しが行われるメモリの他、EPROMやEEPEOMのような不揮発性メモリあるいはマスクROMのようなメモリであってもよい。RAM不良解析装置2とファイルサーバ3とは、1つのワークステーションのようなコンピュータで実現するもの他、それぞれを11つのコンピュータで構成してもよい。使用するブラウザとしては上記のような機能を持つものであれば何であってもよい。表示端末装置は、上記wwwブラウザのような表示プログラムが搭載されたものであれば、その表示方式が異なるものであってもよい。
この発明は、メモリ不良解析表示システムとして広く利用できるものである。
この発明に係るメモリ不良解析表示システムの一実施例を示す概略構成図である。 図1の表示端末装置4から上記ファイルサーバ3をアクセスしてRAM試験結果を見る場合の最初の表示画面図である。 図2のメイン・メニュー・画面においてフェイルビットマップ表示の選択操作を説明するための表示画面図である。 ウェハの選択操作を説明するための表示画面図である。 ウェハスケールでのフェイルビットマップの表示画面図である。 メモリチップの選択操作を説明するための表示画面図である。 チップスケールでのフェイルビットマップの表示画面図である。 戻り操作を説明するためのチップスケールでのフェイルビットマップの表示画面図である。 戻り操作を説明するためのウェハスケールでのフェイルビットマップの表示画面図である。 戻り操作を説明するためのウェハの選択表示画面図である。 システム終了操作を説明するためのメイン・メニュー・画面の表示画面図である。 フェイルビットマップ表示の手順を説明するためのフロー図である。 この発明に係る不良解析表示システムにおける他の一実施例を示す表示画面図である。
符号の説明
1…メモリ不良解析表示システム、2…RAM不良解析装置、3…ファイルサーバ、4…表示端末装置、5…ネットワーク接続。

Claims (2)

  1. プローブ試験装置と、ネットワークと、上記ネットワークに接続されたファイルサーバ及び複数の表示端末装置とを備え、
    プローブ試験装置は、所定のパターンのテスト信号による書き込み動作と読み出し動作とを上記メモリチップに行ったテスト結果から不良メモリセルを検出して半導体ウェハを特定するための番号、それに形成された上記メモリチップの位置情報、及び上記メモリチップ内の不良アドレス信号が記録された試験結果ファイルを生成し、
    上記不良解析装置は、ワークステーション又はパーソナルコンピュータからなり、上記試験結果ファイルを読み込み、上記メモリチップ内の不良メモリセルの不良アドレス信号が記録された上記試験結果ファイルから、論理的なアドレス情報(XとYアドレス)に対応して不良メモリセルの位置が表示されたフェイルビットマップを作成するフェイルビットマップ作成動作および表示制御ファイル作成動作を行い、
    上記ファイルサーバは、複数の上記フェイルビットマップをHTMLドキュメントである上記表示制御ファイルとともにそれぞれ格納し、
    上記複数の表示端末装置のそれぞれは、上記メモリチップの少なくとも開発及び設計を含む複数の関係者に利用可能に配置され、表示を行うディスプレイ装置と、表示動作の制御を行うための入出力装置と、webブラウザが動作するためのCPU及びメモリを備えたパーソナルコンピュータにより構成され、上記ネットワークとwebブラウザにより上記ファイルサーバにアクセスし、上記複数のフェイルビットマップの中から目的のものを上記表示制御ファイルを用いて選択して上記メモリに取り込んで、上記メモリチップの不良解析結果を上記ディスプレイ装置に表示させるメモリ不良解析システム。
  2. 請求項1において、
    上記ネットワークは、TCP/IP接続を用いるメモリ不良解析システム。
JP2007270869A 2007-10-18 2007-10-18 メモリ不良解析システム Pending JP2008034100A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007270869A JP2008034100A (ja) 2007-10-18 2007-10-18 メモリ不良解析システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007270869A JP2008034100A (ja) 2007-10-18 2007-10-18 メモリ不良解析システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12648997A Division JP4498478B2 (ja) 1997-04-30 1997-04-30 不良解析表示方法

Publications (1)

Publication Number Publication Date
JP2008034100A true JP2008034100A (ja) 2008-02-14

Family

ID=39123319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007270869A Pending JP2008034100A (ja) 2007-10-18 2007-10-18 メモリ不良解析システム

Country Status (1)

Country Link
JP (1) JP2008034100A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165263A (ja) * 2010-02-09 2011-08-25 Yokogawa Electric Corp 半導体メモリ試験装置

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207647A (ja) * 1982-05-28 1983-12-03 Hitachi Ltd メモリビツト検査装置
JPH03259760A (ja) * 1990-03-09 1991-11-19 Hitachi Ltd Ic試験装置
JPH04278556A (ja) * 1991-03-07 1992-10-05 Nec Corp Lsiの外観不良解析システム
JPH06148283A (ja) * 1992-11-02 1994-05-27 Hitachi Ltd メモリテスタ
JPH06275696A (ja) * 1992-03-06 1994-09-30 Hitachi Ltd 半導体不良解析システムおよびその解析データの圧縮方法
JPH07221156A (ja) * 1994-01-31 1995-08-18 Hitachi Ltd 半導体の不良解析システムおよび半導体検査装置
JPH08241336A (ja) * 1994-10-14 1996-09-17 Whitaker Corp:The 検索装置及び検索方法
JPH0926973A (ja) * 1995-06-07 1997-01-28 Internatl Business Mach Corp <Ibm> ウェブ・ブラウザのリクエストを実行するためのサービス・エージェント
JPH0981781A (ja) * 1995-07-12 1997-03-28 Sony Corp 3次元仮想現実空間共有方法、3次元仮想現実空間共有システム、情報記録媒体、情報記録方法、情報伝送媒体、情報伝送方法、情報処理方法、クライアント端末、並びに共有サーバ端末
JPH0981495A (ja) * 1995-07-11 1997-03-28 Sony Corp 3次元仮想現実空間共有方法、3次元仮想現実空間共有システム、情報記録媒体、情報記録方法、情報伝送媒体、情報伝送方法、情報処理方法、並びに共有サーバ端末
JPH09160942A (ja) * 1995-12-05 1997-06-20 Hitachi Ltd エラー箇所表示方法およびレイアウト検証表示装置
JPH09166450A (ja) * 1995-12-18 1997-06-24 Sumitomo Electric Ind Ltd ナビゲーション装置
JPH10104314A (ja) * 1996-09-27 1998-04-24 Ando Electric Co Ltd ウェハ不良解析装置
JPH10254669A (ja) * 1997-03-11 1998-09-25 Sony Corp 情報処理装置および方法
JPH10308099A (ja) * 1997-04-30 1998-11-17 Hitachi Chiyou Lsi Syst:Kk メモリ不良解析表示システム

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207647A (ja) * 1982-05-28 1983-12-03 Hitachi Ltd メモリビツト検査装置
JPH03259760A (ja) * 1990-03-09 1991-11-19 Hitachi Ltd Ic試験装置
JPH04278556A (ja) * 1991-03-07 1992-10-05 Nec Corp Lsiの外観不良解析システム
JPH06275696A (ja) * 1992-03-06 1994-09-30 Hitachi Ltd 半導体不良解析システムおよびその解析データの圧縮方法
JPH06148283A (ja) * 1992-11-02 1994-05-27 Hitachi Ltd メモリテスタ
JPH07221156A (ja) * 1994-01-31 1995-08-18 Hitachi Ltd 半導体の不良解析システムおよび半導体検査装置
JPH08241336A (ja) * 1994-10-14 1996-09-17 Whitaker Corp:The 検索装置及び検索方法
JPH0926973A (ja) * 1995-06-07 1997-01-28 Internatl Business Mach Corp <Ibm> ウェブ・ブラウザのリクエストを実行するためのサービス・エージェント
JPH0981495A (ja) * 1995-07-11 1997-03-28 Sony Corp 3次元仮想現実空間共有方法、3次元仮想現実空間共有システム、情報記録媒体、情報記録方法、情報伝送媒体、情報伝送方法、情報処理方法、並びに共有サーバ端末
JPH0981781A (ja) * 1995-07-12 1997-03-28 Sony Corp 3次元仮想現実空間共有方法、3次元仮想現実空間共有システム、情報記録媒体、情報記録方法、情報伝送媒体、情報伝送方法、情報処理方法、クライアント端末、並びに共有サーバ端末
JPH09160942A (ja) * 1995-12-05 1997-06-20 Hitachi Ltd エラー箇所表示方法およびレイアウト検証表示装置
JPH09166450A (ja) * 1995-12-18 1997-06-24 Sumitomo Electric Ind Ltd ナビゲーション装置
JPH10104314A (ja) * 1996-09-27 1998-04-24 Ando Electric Co Ltd ウェハ不良解析装置
JPH10254669A (ja) * 1997-03-11 1998-09-25 Sony Corp 情報処理装置および方法
JPH10308099A (ja) * 1997-04-30 1998-11-17 Hitachi Chiyou Lsi Syst:Kk メモリ不良解析表示システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165263A (ja) * 2010-02-09 2011-08-25 Yokogawa Electric Corp 半導体メモリ試験装置

Similar Documents

Publication Publication Date Title
JP4140916B2 (ja) Webページにおける状態遷移を解析する方法
US20030193521A1 (en) Rapid GUI refacing of a legacy application
US9286430B1 (en) Hierarchical visualization-based analysis of integrated circuits
US9489131B2 (en) Method of presenting a web page for accessibility browsing
US7315990B2 (en) Method and system for creating, viewing, editing, and sharing output from a design checking system
CN108170611A (zh) 自动化测试方法及装置、存储介质、电子设备
US20100251128A1 (en) Visualization of website analytics
US20090293042A1 (en) Apparatus, method, and system of assisting software development
US20070234195A1 (en) Simultaneous update of a plurality of user interface elements displayed in a web browser
US20080126931A1 (en) System and method for recording and reproducing user operation
US20040104944A1 (en) Interface accelerator
JP2012519918A (ja) ユーザーがウェブページをブラウズする挙動を視覚化するための方法、装置、およびシステム
US7707546B2 (en) Source code interface
CN114297739B (zh) 用于版图验证的标识处理方法、装置、服务器和存储介质
US9110570B1 (en) Reversed links from graphical diagram representation
CN113760282A (zh) 表单界面的配置方法、装置、设备、介质及程序产品
Tsou et al. User-centered design approaches for web mapping applications: A case study with USGS hydrological data in the United States
KR20130016432A (ko) 웹 관리 장치, 웹 관리 방법, 웹 관리 프로그램을 기록하는 컴퓨터 판독 가능한 기록 매체, 및 웹 시스템
US20110314385A1 (en) Method and apparatus for producing graphical machine vision content for distribution via a network
JP4498478B2 (ja) 不良解析表示方法
CN112667218A (zh) 一种处理方法、装置、设备及存储介质
JP2008034100A (ja) メモリ不良解析システム
US8793589B2 (en) Melded user interfaces
CN111125564A (zh) 热力图生成方法、装置、计算机设备及存储介质
JP2006350675A (ja) ソフトウェアテスト装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20090930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100623