KR100306856B1 - 품질 관리 시스템 및 기록 매체 - Google Patents

품질 관리 시스템 및 기록 매체 Download PDF

Info

Publication number
KR100306856B1
KR100306856B1 KR1019980044740A KR19980044740A KR100306856B1 KR 100306856 B1 KR100306856 B1 KR 100306856B1 KR 1019980044740 A KR1019980044740 A KR 1019980044740A KR 19980044740 A KR19980044740 A KR 19980044740A KR 100306856 B1 KR100306856 B1 KR 100306856B1
Authority
KR
South Korea
Prior art keywords
defect
data
defects
processing
inspection
Prior art date
Application number
KR1019980044740A
Other languages
English (en)
Other versions
KR19990071419A (ko
Inventor
노부요시 하또리
가오루 야마나
도모끼 다마다
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990071419A publication Critical patent/KR19990071419A/ko
Application granted granted Critical
Publication of KR100306856B1 publication Critical patent/KR100306856B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 인라인(in-line) 검사에 의한 결함의 발견으로부터 이상 사태 발생의 인식까지 소비하는 노력 및 시간을 삭감함과 동시에, 결함의 치명율의 정밀도를 향상한 품질 관리 시스템을 제공하는 것이다.
본 발명에 있어서, 품질 관리 시스템(S100)은 검사 장치(10)의 출력을 받는 데이타 가공부(11)와, 데이타 가공부(11)의 출력을 받는 가공 데이타 판정부(12), 가공 데이타 판정부(12)의 출력을 받는 샘플링부(13), 샘플링부(13)의 출력을 받는 파일 작성부(14), 관찰 장치(20)의 출력을 받는 데이타 가공부(15), 데이타 가공부(15)의 출력을 받는 가공 데이타 판정부(16)를 갖고 구성되어 있다.

Description

품질 관리 시스템 및 기록 매체{QUALITY MANAGEMENT SYSTEM AND RECORDING MEDIUM}
본 발명은 반도체 장치의 품질 관리 시스템에 관한 것으로, 특히 인라인 검사(in-line inspection)에서의 품질 관리 시스템에 관한 것이다.
반도체 장치의 수율 향상 및 안정화를 도모하기 위해, 제조 라인중에 검사 공정을 두고(인라인 검사), 설계도와의 불일치 개소(이하, “결함”이라 함)의 갯수를 감시하여, 혹시 결함수가 규정된 상한값을 넘었을 경우, 그 결함에 대해 정밀하게 조사하고, 결함 발생원(제조 장치 혹은 제조 공정)을 추정하여 결함 발생원을 제거하는 작업을 실시하고 있다.
도 7에 반도체 장치의 제조 라인과, 거기서 행하여지는 인라인 검사를 설명하는 개념도를 나타낸다. 반도체 장치의 제조 공정은 웨이퍼 상태의 공정만으로도 200 공정 이상이 있고, 개시에서 완료까지 2개월 이상이 걸릴 경우도 있다. 이와 같은 경우, 제조 완료 후의 검사(품질 관리) 밖에 행하지 않으면, 당해 검사에서 판명된 불량은 최악의 경우, 과거 2개월 동안에 당해 불량의 원인이 되는 공정을 통과한 모든 제품에 발생하게 되어, 피해가 몹시 커진다. 이 피해를 최소한으로 막기 위해, 도 7에 도시하는 바와 같이 제조 공정을 관련 공정별로 블록화하고, 블록 단위로 검사(품질 관리)를 실행함으로써 불량이 발생했을 경우에도 2∼3일분의 피해로 끝나도록 하고 있다. 도 7에 있어서, 제조 공정은 블록(BL1∼BLn)으로 구분되고, 각 블록의 최후에는 인라인 검사 공정(IE1∼IEn)이 마련되어 있다.
여기서, 종래의 인라인 검사의 개요를 도 8을 이용해 설명한다. 먼저, 블록의 최후 공정을 종료한 웨이퍼를 랜덤하게 샘플링하여 검사 장치(1)에 세트한다. 검사 장치(1)에는 산란광의 강도를 이용하여 결함을 검출하는 광학식이나, 기계적으로 결함을 검출하는 기계식 등이 있지만, 두 결함의 위치 좌표나 사이즈 등의 측정 데이타(D1)를 얻는 장치로서, 측정 데이타(D1)는 해당 데이타를 기초로 품질 관리를 행하는 품질 관리 시스템(S90)에 제공된다.
품질 관리 시스템(S90)은, 결함수나 결함을 갖는 칩수를, 미리 정해진 설정값(품질 관리값)과 비교하는 측정 데이타 판정부(4)를 갖고 있다. 측정 데이타 판정부(4)에 있어서, 결함수나 결함을 갖는 칩수가 미리 정해진 설정값의 상한을 넘고 있다고 판정되었을 경우에는, 반도체 제조 장치 등의 관련하는 기기(3)에 경고 혹은 동작 지시(CM1)를 부여한다.
그러나, 앞서 설명한 바와 같이 인라인 검사는 블록 단위로 행하는 검사로서, 복수(20∼30)의 제조 공정을 거친 반도체 장치에 대해 이루어지기 때문에, 결함을 발생시키는 제조 공정이 어느 것인지에 대해서는 검사 장치(1)로부터의 데이타만으로는 추정할 수 없다. 그래서, 검사 대상 웨이퍼를 관찰하는 관찰 장치(2)에 세트하여, 결함 화상을 상세하게 해석한다. 관찰 장치(2)는, 예를 들어 광학 현미경이나 전자 현미경 혹은 그들과 유사한 확대 장치를 구비하고, 검사 장치(1)에서 얻어진 결함 위치 정보를 받아 결함 부위를 확대 관찰하는 장치이다.
관찰 장치(2)에서는 결함의 사이즈나 형상, 결함의 장소나 결함 주변의 상태를 관찰하고, 당해 결함의 발생 원인이 되는 제조 장치 및 제조 공정(즉, 결함 발생원)을 추정하여, 필요할 경우에는 반도체 제조 장치 등의 관련하는 기기(3)에 경고 혹은 동작 지시(CM2)를 부여한다.
종래의 인라인 검사에 있어서는 이상과 같은 품질 관리 시스템(S90)을 채용하고 있었기 때문에, 검사 장치(1)가 검지한 결함수 및 결함을 갖는 칩수가 설정값을 초과하였다해도, 그것만으로는 이상 사태(품질 수율의 저하)가 발생하고 있다고는 단정할 수 없었다.
즉, 하나의 인라인 검사에서는 블록 단위에서의 이상을 판명하고, 또 정밀 조사를 함으로써 결함 발생원을 추정할 수 있지만, 당해 결함이 모든 공정 중에서 어떤 영향을 주는 것인지, 바꿔 말하면 그 결함이 제품 수율의 저하를 초래하는 결함인지의 여부를 판단할 수 없기 때문이다. 이와 같은 판단은 모든 공정을 파악함과 동시에, 당해 결함을 방치했을 경우에 최종 제품에 어떤 영향을 주는가를 지득한 상태가 아니면 않된다.
또한, 블록 단위에서의 결함의 발견을 기초로, 결함을 한 개소씩 관찰하여, 제품 수율의 저하를 초래하는 결함이 존재하지의 여부를 오퍼레이터(인간)가 경험적으로 판단하여, 제조 라인을 정지시킬지의 여부를 결정하였다.
따라서, 종래의 품질 관리 시스템에서는 결함의 발견에서 이상 사태 발생의 인식까지 많은 시간과 노력을 요하는 문제가 있었다.
또한, 발견한 결함의 제품 수율에 대한 영향도(결함의 치명율)의 판단을 오퍼레이터(인간)가 경험적으로 행하고 있었기 때문에, 시간과 노력을 요함과 동시에 정밀도의 점에서 문제가 있었다.
본 발명은 상기와 같은 문제점을 해소하기 위해 이루어진 것으로, 인라인 검사에 따른 결함의 발견으로부터 이상 사태 발생을 감지하기까지 소요되는 노력 및 시간을 감소시킴과 동시에, 결함의 치명율(fatal rate)의 정확도를 향상시킨 품질 관리 시스템을 제공하는 것을 목적으로 한다.
본 발명에 따른 품질 관리 시스템은, 설계도를 기초로 반도체 장치를 제조하는 공정 중에서, 제조 도중에 있는 반도체 장치와 상기 설계도와의 불일치 개소인 결함을 조사함으로써 상기 반도체 장치의 품질을 관리하는 품질 관리 시스템에 있어서, 결함 검사 장치로부터 출력되는 상기 결함에 관한 제1 측정 데이타를 받고, 그 제1 측정 데이타를 가공하여 상기 결함의 수량 및 분포 상태에 관한 지표값을 포함하는 제1 가공 데이타를 산출하는 제1 데이타 가공 수단, 상기 제1 가공 데이타를 받아, 미리 정해진 판정 조건을 기초로 상기 결함에 대해서 추가 조사를 행할것인지 여부의 판정을 행하는 제1 가공 데이타 판정 수단, 상기 제1 가공 데이타 판정 수단으로 추가 조사를 행하는 것으로 판정되었을 경우, 미리 정해진 추출 조건을 기초로 상기 결함 중, 추가 조사의 대상이 되는 정밀 조사 대상 결함을 추출하고, 상기 정밀 검사 대상 결함의 위치 좌표에 관한 데이타를 결함 해석 장치를 향해 출력하는 샘플링 수단, 상기 정밀 조사 대상 결함의 위치 좌표에 관한 데이타를 기초로 상기 결함 해석 장치에서 상기 정밀 조사 대상 결함을 해석한 결과인 제2 측정 데이타를 받고, 그 제2 측정 데이타를 가공하여 적어도 상기 정밀 조사 대상 결함의 형상에 관한 지표값을 포함하는 제2 가공 데이타를 산출하는 제2 데이타 가공 수단, 상기 제2 가공 데이타를 받고, 상기 제2 가공 데이터 및 과거의 결함 발생원에 관한 데이터 베이스를 기초로 상기 결함의 발생원(發生源)인 반도체 제조 장치 및 제조 공정을 자동적으로 추정하는 제2 가공 데이타 판정 수단을 구비하고 있다.
본 발명에 따른 품질 관리 시스템은, 상기 제1 측정 데이타가 검사 대상 영역별 결함 총수, 개개의 결함의 면적 및 면적 등가 지름, 위치 좌표 및 상기 결함의 사이즈를 나타내는 지표인 정방향 지름, 긴 지름, 짧은 지름 중 적어도 하나를 포함하고, 상기 반도체 장치는 반도체 웨이퍼상에 복수 형성된 칩의 하나이며, 상기 결함의 수량 및 분포 상태에 관한 지표값은, 결함수 및 상기 복수의 칩 중 상기 결함을 갖는 칩의 갯수를 나타내는 제1 지표값과, 미리 정한 소정의 사이즈 범위 내에 있는 결함의 수, 및 상기 복수의 칩 중 상기 소정 사이즈의 범위 내에 있는 결함을 갖는 칩의 갯수를 나타내는 제2 지표값, 미리 정해진 소정의 밀집 상태에 있는 결함의 수, 및 상기 복수의 칩 중 상기 미리 정해진 소정의 밀집 상태에 있는 결함을 갖는 칩의 갯수를 나타내는 제3 지표값 중 적어도 하나를 포함하고, 상기 제1 가공 데이타 판정 수단은 상기 제1 측정 데이타 및 상기 제1∼제3 지표값을 기초로, 상기 결함의 발생원인 반도체 제조 장치 및 제조 공정을 자동적으로 추정하는 기능을 더 갖고 있다.
본 발명에 따른 품질 관리 시스템은, 상기 추출 조건이 상기 결함 중 사이즈가 큰 것부터 또는 작은 것부터 차례로 지정한 갯수만 추출하는 것을 규정하는 제1 조건과, 소정 사이즈의 범위 내에 있는 결함만 추출하는 것을 규정하는 제2 조건, 소정 영역 내에 존재하는 결함만, 또는 소정 영역 외에 존재하는 결함만 추출하는 것을 규정하는 제3 조건, 상기 결함이 미리 정해진 소정의 밀집 상태에 있을 경우에, 소정 영역 내에 있는 결함만 추출하는 것을 규정하는 제4 조건, 상기 제1∼제4 조건 중 복수의 조건의 조합을 만족하는 결함만 추출하는 것을 규정하는 제5 조건 중 적어도 하나를 포함하고 있다.
본 발명에 따른 품질 관리 시스템은, 상기 결함 해석 장치가 상기 정밀 조사 대상 결함의 형상을 관찰하는 관찰 장치에서, 상기 제2 측정 데이타는, 상기 정밀 검사 대상 결함 및 그 주변을 확대한 화상 데이타에 있어서, 상기 정밀 검사 대상 결함의 형상에 관한 지표값은, 상기 정밀 검사 대상 결함의 화상 데이타로부터 도출되는 상기 정밀 검사 대상 결함의 2차원적인 형상을 나타내는 지표인 정방향 지름, 면적 등가 지름, 표면적 등가 지름, 긴 지름, 짧은 지름, 평면 중심, 표면 중심, 장단도(長短度) 및 상기 정밀 검사 대상 결함의 화상 데이타로부터 도출되는 상기 정밀 검사 대상 결함의 3차원적인 형상을 나타내는 지표인 용적도, 평활도, 높이, 요철(凹凸)도, 프렉탈(Fractal) 차원 중 적어도 하나를 포함하고, 상기 결함의 발생원의 추정은, 상기 반도체 제조 장치 및 제조 공정의 부적합함과, 그에 따라 발생하는 결함의 대응 연결된 데이타 베이스, 상기 정밀 검사 대상 결함의 형상에 관한 지표값을 조합하는 것으로 행하는 것이다.
본 발명에 따른 품질 관리 시스템은, 상기 제2 데이타 가공 수단이 상기 정밀 검사 대상 결함 주변의 화상 데이타로부터, 결함의 치명성에 관한 지표값인 단락 배선수, 단선 배선수 및 이상 셀 수 중 적어도 하나를 도출하는 기능을 더 갖고, 상기 제2 가공 데이타 판정 수단은, 도출된 상기 지표값을 기초로 상기 결함의 상기 반도체 장치에 대한 치명율을 산출하는 기능을 더 갖고 있다.
본 발명에 따른 품질 관리 시스템은, 상기 제2 가공 데이타 판정 수단이 상기 치명적인 결함에 관한 지표값의 유무를 판정하고, 상기 지표값이 0 이외일 경우는 상기 정밀 검사 대상 결함의 존재가 상기 반도체 장치에 치명적으로 될 수 있다면 미리 정해진 장소에 있는지 여부를 판정하고, 상기 정밀 검사 대상 결함의 존재가 치명적으로 될 수 있는 장소에 있다고 판정되었을 경우는, 결함 발생 개소가 상기 반도체 장치에 마련된 예비 회로로 대체 가능한 영역에 있는지 여부를 판정하며, 결함 발생 개소가 상기 예비 회로로 대체 가능한 영역에 있다고 판정되었을 경우는, 상기 정밀 검사 대상 결함의 위치, 사이즈, 상기 결함의 치명성에 관한 지표값을 기초로 결함을 갖는 회로의 예비 회로에 의한 대체 가능성에서 상기 치명율을 산출한다.
본 발명에 따른 품질 관리 시스템은, 상기 반도체 장치는 반도체 웨이퍼상에 복수 형성된 칩의 하나에서, 상기 제2 가공 데이타 판정 수단은 상기 반도체 웨이퍼상의 상기 칩마다 상기 치명율을 집계하여 상기 칩의 불량을 각각 판정하고, 상기 웨이퍼중의 불량 칩의 총수를 모든 칩 수로 나누는 것으로 불량율을 산출하는 기능을 더 갖고 있다.
본 발명에 따른 기록 매체는, 설계도를 기초로 반도체 장치를 제공하는 공정중에서, 제조 도중에 있는 반도체 장치와 상기 설계도의 불일치 개소인 결함을 조사하는 것으로 상기 반도체 장치의 품질 관리를 컴퓨터로서 행하기 위한 프로그램을 기록한 기록 매체에 있어서, 결함 검사 장치로부터 출력되는 상기 결함에 관한 제1 측정 데이타를 받고, 그 제1 측정 데이타를 가공하여 상기 결함의 수량 및 분포 상태에 관한 지표값을 포함하는 제1 가공 데이타를 산출하는 제1 데이타 가공 기능, 상기 제1 가공 데이타를 받고, 미리 정해진 판정 조건을 기초로 상기 결함에 대해 추가 조사를 행할것인지 여부의 판정을 행하는 제1 가공 데이타 판정 기능, 상기 제1 가공 데이타 판정 기능에 의해 추가 조사를 행하는 것으로 판정되었을 경우, 미리 정해진 추출 조건을 기초로 상기 결함 중, 추가 조사의 대상이 되는 정밀 조사 대상 결함을 추출하고, 상기 정밀 조사 대상 결함의 위치 좌표에 관한 데이타를 결함 해석 장치를 향해 출력하는 샘플링 기능, 상기 정밀 조사 대상 결함의 위치 좌표에 관한 데이타를 기초로 상기 결함 해석 장치에서 상기 정밀 조사 대상 결함을 해석한 결과인 제2 측정 데이타를 받고, 그 제2 측정 데이타를 가공하여 적어도 상기 정밀 검사 대상 결함의 형상에 관한 지표값을 포함하는 제2 가공 데이타를 산출하는 제2 데이타 가공 기능, 상기 제2 가공 데이타를 받고, 상기 제2 가공 데이타 및 과거의 결함 발생원에 관한 데이터 베이스를 기초로 상기 결함의 발생원인 반도체 제조 장치 및 제조 공정을 자동적으로 추정하는 제2 가공 데이타 판정 기능을 컴퓨터로서 실현하기 위한 프로그램을 기록하고 있다.
도 1은 본 발명에 따른 품질 관리 시스템의 구성을 나타내는 블록도.
도 2는 검사 장치에서의 결함의 측정 방법을 설명하는 도면.
도 3은 본 발명에 따른 품질 관리 시스템의 기본 동작을 설명하는 플로우차트.
도 4는 본 발명에 따른 품질 관리 시스템의 기본 동작을 설명하는 플로우차트.
도 5는 본 발명에 따른 품질 관리 시스템에서의 치명율 추정 동작을 설명하는 플로우차트.
도 6은 관찰 장치에서의 결함의 측정 방법을 설명하는 도면.
도 7은 인라인(In-line) 검사를 설명하는 개념도.
도 8은 종래의 품질 관리 시스템을 설명하는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 검사 장치
20 : 관찰 장치
30 : 관련 기기
D10, D20 : 측정 데이타
T10, T20 : 가공 데이타
FD : 치명율·불량율 데이타
도 1을 이용해 본 발명에 따른 품질 관리 시스템의 실시 형태에 대해 설명한다. 또, 본 발명은 전(全) 제조 공정을 관련 공정별로 블록화하고, 블록 단위로 웨이퍼의 검사(품질 관리)를 행하는 인라인 검사를 전제로 하고 있다.
도 1에 도시하는 바와 같이 품질 관리 시스템(S100)은, 데이타 가공부(11 ; 제1 데이타 가공 수단), 가공 데이타 판정부(12 ; 제1 가공 데이타 판정 수단), 샘플링부(13 ; 샘플링 수단), 파일 작성부(14 ; 파일 작성 수단), 데이타 가공부(15 ; 제2 데이타 가공 수단), 가공 데이타 판정부(16 ; 제2 가공 데이타 판정 수단)를 갖고 구성되어 있다. 이하, 품질 관리 시스템(S100)에 대해 상세히 설명한다.
<A. 검사 장치>
도 1에 도시하는 검사 장치(10 ; 결함 검사 장치)는, 웨이퍼상에 형성된 반도체 장치(칩)에 국소적으로 전자나 광(자외광∼가시광 등)을 조사하고, 반사 혹은 산란된 전자나 광을 수광하여, 그 강도에 따른 휘도, 색도(色度)를 재현한다. 이 동작을 소정 범위에 걸쳐 고르게 행함으로써 현실의 반도체 장치의 화상(현실상(現實像))을 얻는 장치이다. 그리고, 현실상과, 미리 준비된 설계대로 완성한 경우의 이상적인 반도체 장치의 화상(이상상(理想像))과의 비교를 행함으로써, 설계도와의 불일치 개소(이하, “결함”이라 함)를 특정한다.
그리고, 검사 영역(칩 내의 소정 영역 혹은 하나의 칩, 혹은 웨이퍼 전 영역역 등)마다의 결함 총수, 개개의 결함 면적 및 면적 등가 지름, 정방향(X, Y 방향) 지름, 긴 지름, 짧은 지름 및 위치 좌표 등의 측정 데이타(D10 ; 제1 측정 데이타)를 산출한다. 이들 측정 데이타(D10)는 결함 부분을 화소로 구분하는 것으로 산출된다.
여기서, 도 2를 이용해 측정 데이타(D10)의 산출 방법의 개략에 대해 설명한다. 또, 도 2에 있어서는 웨이퍼(WF)의 영역(Z)에 결함(DF)이 존재한다고 가정하고, 영역(Z)의 확대도를 함께 나타내고 있다.
도 2에 도시하는 바와 같이 결함(DF)을, 소정 면적을 갖는 복수의 화소(PX)로 덮는(화소(PX)는 결함(DF)보다도 작다) 것으로, 결함(DF)에는 구성 화소의 중심(여기서는, a∼i)의 좌표, X, Y 각 방향의 화소수, 1화소당 면적 등이 결함 정보로서 부가되게 된다. 따라서, 모든 화소수와 1화소당 면적의 곱으로부터 결함의 면적(개략값)이 산출되고, 당해 결함 면적의 제곱근을 취함으로써 면적 등가 지름이 산출되고, 각 방향의 화소수로부터 정방향 지름 및 긴 지름, 짧은 지름이 구성 화소의 중심 좌표로부터 위치 좌표가 산출된다. 또, 측정 데이타(D10)의 내용에 대해서는 검사 장치의 종류, 메이커에 따라 다르고, 상술한 모든 데이타가 출력되는데는 제한이 없기 때문에, 검사 장치가 검지한 결함 정보를 기초로 본 발명에 따른 품질 관리 시스템에서 산출할 경우도 있다.
<B. 품질 관리 시스템의 기본 동작>
먼저, 도 1을 참조하면서 도 3 및 도 4에 도시하는 플로우차트를 이용해 품질 관리 시스템의 기본 동작에 대해 설명한다.
인라인 검사가 시작되면, 먼저 검사 장치(10)에 있어서 상술한 측정 데이타(D10)가 산출된다(스텝 ST 1).
그리고, 데이타 가공부(11)에서 측정 데이타(D10)를 가공함으로써, 가공 데이타(T10 ; 제1 가공 데이타)로서, 결함수 및 결함을 갖는 칩수를 나타내는 지표값(ID1), 소정 사이즈의 범위 내에 있는 결함의 수 및 소정 사이즈의 범위 내에 있는 결함을 갖는 칩수를 나타내는 지표값(ID2), 밀집 상태(클러스터(cluster) 상태)에 있는 결함의 수 및 밀집 상태에 있는 결함을 갖는 칩수를 나타내는 지표값(ID3)을 산출한다(스텝 ST 2). 또, 결함이 밀집 상태에 있는지의 여부는 가장 단순하게는, 2개의 결함의 거리가 미리 정해진 거리 내에 있는지의 여부로 판단할 수 있고, 또 당해 2개의 결함으로부터 소정 거리 떨어진 위치에 제3 결함이 있다면 밀집 상태에 있다고 판단할 수 있다. 이와 같이, 결함 사이의 거리를 기준으로 함으로써 복수의 결함의 밀집 상태를 판단할 수 있다. 또, 앞서 설명한 바와 같이 각 결함에는 위치 좌표 정보가 부가되어 있기 때문에 결함 사이의 거리를 지득하는 것은 용이하다.
여기서, 사이즈란 결함의 정방향(X, Y 방향) 지름, 면적 등가 지름, 긴 지름, 짧은 지름을 가르킨다. 또, 정방향 지름(Horizontal/Vertical Diameter)이란 2개의 평행한 직선에 결함 화상을 끼웠을 때의 두 직선 사이의 거리로서, 일반적으로는 직교하는 2방향으로서 X 방향 지름, Y 방향 지름 2종류를 채용하고 있다. 면적 등가 지름(Area Equivalent Diameter)이란 결함 화상의 면적을 결함 화상과 동일한 면적을 갖는 원(圓)으로 환산했을 경우의 직경이다.
다음에, 가공 데이타 판정부(12)에 있어서 지표값(ID1∼ID3)을 참조하고, 관찰 장치(20 ; 결함 해석 장치)에 의해 이루어지는 조사(정밀도 검사)를 행할지 여부에 대해 판정을 행하고, 조사를 행할 경우에는 관찰 장치(20)에 지시 및명령(CM10)을 준다. 또, 발생 장소가 한정되어 있으면서 같은 간격으로 출력하는 등과 같이 결함이 비교적 단순한 경우나 일반적으로 알려진 것으로 관찰 장치(20)로서의 조사를 행하지 않아도, 결함 발생원을 추정할 수 있으며, 또한 가공 데이타(T10)로부터 결함의 제품 수율에 대한 영향도(결함의 치명율)를 판단할 수 있기 때문이라면, 필요에 따라 반도체 제조 장치 등의 관련하는 기기(30)에 경고(AR)를 준다(스텝 ST 3).
그리고, 관찰 장치(20)에 의해 조사를 행할 경우에는, 샘플링부(13)에서 소정의 추출 조건을 기초로 관찰 대상으로 되는 결함(정밀 검사 대상 결함)을 추출한다(스텝 ST 4). 여기서, 추출 조건으로서는, 사이즈(결함의 정방향 지름, 면적 등가 지름, 긴 지름, 짧은 지름)가 큰 것부터 또는 작은 것부터 차례로 지정한 갯수만 추출한다는 조건(Q1)과, 소정 사이즈의 범위 내에 있는 것만 추출한다는 조건(Q2), 소정 영역 내에 존재하는 것만 또는 소정 영역 외에 존재하는 것만 추출한다는 조건(Q3), 결함이 밀집 상태에 있는(클러스터 상태에 있는) 경우에, 소정 영역 내에 있는 것만 추출한다는 조건(Q4), 상기 조건(Q1∼Q4) 중 복수의 조합을 만족하는 것만 추출하는 조건(Q5) 등을 들 수 있다.
관찰 대상으로 되는 결함의 추출이 끝나면, 스텝 ST 5(도 4)에 도시하는 바와 같이, 당해 결함의 위치 좌표 정보를 관찰 장치(20)로 전송하기 때문에, 미리 정해진 통신 규약에 따라 파일 작성부(14)에서 전송 파일(FT)을 작성하여 관찰 장치(20)로 전송한다. 또, 이와 병행하여 관찰 장치(20)에는 검사 장치(10)에서 검사 대상으로 되는 웨이퍼가 이동된다.
그리고, 관찰 장치(20)에서는 전송 파일(FT)의 위치 좌표 정보를 기초로 결함의 관찰이 행하여진다(스텝 ST 6). 또, 관찰 장치(20)는, 예를 들어 광학 현미경이나 전자 현미경 혹은 그에 유사한 확대 장치를 구비하고, 결함의 위치 좌표 정보를 수취하면, 당해 결함 및 그 주변을 확대하고, 결함 및 그 주변의 화상을 포함하는 화상 데이타(D20 ; 제2 측정 데이타)를 출력한다(스텝 ST 7).
얻어진 화상 데이타(D20)는, 결함 발생원을 추정하는 것과, 결함에 의한 치명율 및 불량율을 추정하는 것 2개의 목적으로 이용된다.
<B-1. 결함 발생원의 추정 동작>
결함 발생원을 추정할 경우에는, 데이타 가공부(15)에 있어서 화상 데이타(D20)로부터 결함인 화상과, 그 주변의 화상(즉, 설계한대로 형성된 부분의 화상)을 분리하고, 결함인 화상으로부터 가공 데이타(T20 ; 제2 가공 데이타)로서 결함의 형상을 나타내는 지표값을 산출한다(스텝 ST 8).
여기서, 결함의 형상을 나타내는 지표로서는, 정방향 지름(Horizontal/Vertical Diameter), 면적 등가 지름(Area Equivalent Diameter), 표면적 등가 지름(Surface Equivalent Diameter), 긴 지름(Major Axis), 짧은 지름(Mainor Axis), 평면 중심(Area Valance Point), 표면 중심(Surface Valance Point), 장단도(Specific Shape Factor), 용적도(Bulk Factor), 평활도(Smoth Factor), 높이(Hight), 요철도(Concavity/Convexity), 프렉탈 차원(Fractal Dimension) 등이 권장된다.
표면적 등가 지름이란 결함 화상의 표면적을 결함 화상과 동일한 표면적을갖는 원(圓)으로 환산했을 경우의 직경이다.
평면 중심이란, 결함 화상과 동일한 면적을 갖는 원의 중심 좌표이다.
표면 중심이란, 결함 화상과 동일한 표면적을 갖는 원의 중심 좌표이다.
장단도란 2개의 평행한 직선에 결함 화상을 복수의 방향에서 끼웠을 때의 두 직선 사이 거리 중 최장값과 최단값의 비를 나타낸다.
용적도란 결함 화상의 체적과 표면적의 비를 나타낸다.
평활도란, 결함 화상을 구성하는 각 화소의 휘도의 표준 편차로 정의된다.
요철도란 소정 영역의 화소의 휘도 평균값의 연속적인 변화(미분 계수)의 정부(正負)의 역전수를 일정한 방향에 대해 적산(積算)한 값이다.
여기서, 휘도(Brightness)란 화상의 밝기 정도를 나타내는 값으로, 디지탈 화상일 경우 가장 밝은 점(화소)과 가장 어두운 점(화소) 사이를 소정의 수로 분류하여 얻어지는 값으로, 통상은 256 해조(諧調)로 분류된다. 또, 휘도와 마찬가지의 파라메터로서 콘트라스트(Contrast)가 있다. 콘트라스트란 화상의 명암의 폭을 나타내는 값으로, 디지탈 화상일 경우 가장 밝은 점(화소)과 가장 어두운 점(화소) 사이의 폭을 소정의 수치로 나타내고 있다.
프렉탈 차원이란 결함 표면의 복잡함을 나타내는 값으로, 표면의 요철을 자기 상사성(自己相似性)을 갖는(크기가 다름) 도형으로 표현했을 때의 도형의 변의 수와 축소율로부터 구해지는 값이다.
다음에, 가공 데이타 판정부(16)에 있어서, 상술한 지표값을 기초로 결함 발생의 원인을 추정하고(스텝 ST 9), 필요에 따라 결함 발생원이라고 추정된 제조 장치 혹은 제조 공정에 경고를 준다(스텝 ST 10). 또, 경고를 받은 제조 장치 혹은 제조 공정은 제조 동작을 정지하는 등의 조치를 채택하게 되기 때문에, 조사 대상으로 되어 있는 결함을 방치했을 경우, 후속하는 공정을 거쳐 제품으로 되었을 때 영향을 미칠지의 여부 등을 고려하여 경고의 발령이 결정된다.
<B-2. 치명율 및 불량율의 추정 동작>
먼저, 결함에 의한 치명율 및 불량율의 개념에 대해 설명한다. 화상 데이타(D20)가, 결함인 화상과, 그 주변의 화상을 포함하고 있는 것은 앞서 설명했지만, 치명율 및 불량율의 추정에 있어서는 결함 주변의 화상이 중요하게 된다. 즉, 반도체 집적 회로의 종류에 따라서는, 다소의 결함이 존재해고 있어도 기능을 잃지 않는 것도 있다.
예를 들어, 메모리 장치는 메모리 셀부, 센스 앰프부, 부(副) 워드 라인 선택부, 부(副) 비트 라인 선택부, 칼럼 디코더부, 로우 디코더부 등을 구비하고 있지만, 통상 메모리 셀부나 센스 앰프부, 부 워드 라인 선택부, 부 비트 라인 선택부에는 몇개의 여분의 소자나 회로(이들을 용장 회로라 함)를 갖도록 하고 있기 때문에, 결함에 의해 기능을 상실한 회로를 용장 회로로 치환하는 것으로 메모리 장치로서의 기능을 유지할 수 있다. 따라서, 해당하는 결함이 치명적인지의 여부는 그 결함에 의해 기능을 상실한 소자나 회로가 용장 회로에 의해 치환할 수 있는지의 여부로 정해지고, 치명율은 0∼1(0∼100%)의 범위를 갖게 된다. 또, 용장 회로를 갖지 않는 회로에 있어서는 결함의 존재는 기본적으로는 100%의 치명율로 된다. 또한, 칩 전체로서의 최종적인 치명율은 각 결함마다의 치명율을 고려하여 판정되고, 이 판정에 의해 칩의 불량이 정해진다. 그리고, 1매의 웨이퍼 중 불량 칩의 갯수를 집계하고, 1매의 웨이퍼 중 모든 칩수로 나눈 것이 불량율로 된다. 또한, 웨이퍼 1롯(lot) 중 불량칩 갯수에서 불량율을 산출해도 된다.
따라서, 데이타 가공부(15)에 있어서, 화상 데이타(D20)에 포함되는 결함인 주변 화상으로부터 현재 조사중인 결함이 칩 중 어느 부분에 상당하는가를 지득하고, 용장 회로의 존재의 유무나 결함을 갖는 소자나 회로의 치환 가능성으로부터 치명율 및 불량율을 산출한다(스텝 ST 11).
산출된 치명율 및 불량율은, 치명율·불량율 데이타(FD)로서 반도체 장치의 생산 계획을 총 제어하는 시스템에 피드백되고(스텝 ST 12), 불량율의 많고 적음에 따라 생산량을 조정하는데 이용된다. 예를 들어, 불량율이 10%이면, 생산량을 10% 늘리도록 웨이퍼의 투입 매수를 늘리도록 하여 목표로 하는 생산량을 확보한다.
<C. 품질 관리 시스템의 구체적 동작예>
<C-1. 결함 발생원의 추정 동작의 구체예>
다음에, 본 발명에 따른 품질 관리 시스템의 보다 구체적인 동작예로서, 먼저 결함 발생원의 추정 동작을, 도 1과 도 3 및 도 4에 나타내는 플로우차트를 따라 설명한다. 또, 본 예에 있어서는, 금속 배선 공정의 블록에서의 인라인 검사로, 결함으로서 패턴의 결손이 아니라 이물질이 발생했을 경우를 가정한다.
먼저, 검사 장치(10)로부터 결함의 X 방향 지름, Y 방향 지름, 면적 등가 지름, 결함의 위치 좌표가 측정 데이타(D10)로서 출력된다(스텝 ST 1). 여기서, X 방향 지름, Y 방향 지름, 면적 등가 지름은 같아 1㎛ 이하이고, 결함의 위치 좌표로부터 각 결함은 분산하여 발생하고 있는 것으로 한다.
다음에, 데이타 가공부(11)에 있어서 측정 데이타(D10)를 가공하고, 1㎛ 이하 크기의 결함수(지표값 ID2)를 산출하는 것으로, 당해 결함수가 총 결함수에 대해 대단히 큰 비율을 점유하는 것을 지득한다. 또한, 측정 데이타(D10)를 가공하여 밀집(클러스터) 상태에 있는 결함수(지표값 ID3)를 산출하고, 밀집 상태에 있는 결함이 이미 존재하지 않는 것을 지득한다(스텝 ST 2).
그리고, 가공 데이타 판정부(12)에 있어서, 이들의 지견(知見)과, 미리 정한 판정 조건의 비교를 행한다(스텝 ST 3). 여기서, 판정 조건으로서는, 예를 들어 「X 방향 지름, Y 방향 지름, 면적 등가 지름이 모두 거의 같고, 정방향 지름이 1㎛ 이하라는 조건을 만족하는 결함수가 총 결함수의 70% 이상을 차지할 경우에는 관찰 장치(20)에서 조사를 행한다」라고 설정되어 있다.
또, 이제까지의 스텝에 의해 X 방향 지름, Y 방향 지름, 면적 등가 지름이 모두 거의 같고, 정방향 지름이 1㎛ 이하라는 지견으로부터 결함이 구(球) 형상 이물질일 가능성을 추정할 수 있다. 그리고, 이번 결함이 배선 공정에서 발생하고 있는 점, 밀집 상태에 있는 결함이 이미 존재하지 않는 점과 합하면, 결함 발생원이 플라즈마 에칭 장치의 배기관 계통의 부적합일 가능성이 높다고 판정하기 때문에, 플라즈마 에칭 장치에 대해 경고를 발령할 수도 있다. 그러나, 상술한 바와 같이 판정 조건이 정해지고, 판정 조건을 만족할 경우에는 이 단계에서 경고를 발령하는 것은 아니다. 즉, 결함이 구 형상 이물질일 가능성을 보다 확실한 것으로 하기 위해, 이루어지는 조사(정밀 검사)를 행하는 것을 선택한다.
그리고, 관찰 장치(20)에서 조사를 행하는 것이 결정되었을 경우에는, 가공 데이타판정부(12)로부터 관찰 장치(20)에 대해 지시 및 명령(CM10)을 주지만, 이 때 모든 결함을 조사하는 것이 아니라, 소정의 조건을 만족하는 결함만을 조사하도록 지시를 주는 것으로, 조사의 효율화를 도모한다. 그를 위해, 샘플링부(13)에서, 예를 들어 「X 방향 지름, Y 방향 지름, 면적 등가 지름이 모두 거의 같고, 정방향 지름이 1㎛ 이하인 결함만을 추출한다」라고 추출 조건을 정한다(스텝 ST 4).
다음에, 파일 작성부(14)에 있어서 상기 추출 조건을 만족하는 결함의 위치 좌표 정보를 관찰 장치(20)로 전송하기 위한 파일을 작성하여, 관찰 장치(20)로 전송한다(스텝 ST 5). 또, 이와 병행하여 관찰 장치(20)로부터 검사 장치(10)에서 검사 대상으로 되는 웨이퍼가 이동된다.
그리고, 관찰 장치(20)에서는 전송 파일(FT)의 위치 좌표 정보를 기초로 결함의 관찰이 행해진다(스텝 ST 6). 그리고, 결함 및 그 주변의 화상을 확대하여, 결함 및 그 주변의 화상을 포함하는 화상 데이타(D20)를 추출한다(스텝 ST 7).
그리고, 화상 데이타(D20)로부터 결함인 화상과, 그 주변 화상을 분리하고, 결함인 화상으로부터, 결함의 형상을 나타내는 지표값을 산출한다(스텝 ST 8). 본 예에 있어서는, 결함의 형상을 나타내는 지표로서 장단도, 요철도, 평활도를 채용하고, 장단도가 거의 1인 것, 요철도가 거의 0인 것, 화소 휘도의 표준 편차가 작아 평활도가 큰 것부터, 결함이 구 형상 이물질인 것이 도출된다.
또, 장단도 등의 2차원적인 데이타는 도 2를 이용해 설명한 측정 데이타(D10)의 산출 방법과 마찬가지로, 결함을 소정 면적을 갖는 복수의 화소로덮는 것으로 얻을 수 있다. 요철도, 평활도 등의 3차원적인 데이타는 전자나 광의 반사 혹은 산란의 휘도, 콘트라스트를 측정하는 것으로 얻을 수 있다.
그리고, 이번 결함이 배선 공정에서 발생하고 있는 점, 밀집 상태에 있는 결함이 이미 존재하지 않는 점과 합하여, 가공 데이타 판정부(16)에서 이번 결함 발생원이 플라즈마 에칭 장치의 배기관 계통이 부적합하다고 판정함(스텝 ST 9)과 동시에, 당해 결함을 방치했을 경우에 후속하는 공정을 거쳐 제품으로 되었을 때 영향을 미칠 가능성이 있다고 판단하여 플라즈마 에칭 장치에 대해 경고를 발령한다(스텝 ST 10).
또, 결함 발생원을 플라즈마 에칭 장치에 특정하려면, 플라즈마 에칭 장치의 불량에 의해 발생한 갖가지 결함에 관한 데이타로부터, 결함의 종류와 원인으로 되는 제조 장치의 관련을 대응해 붙인 데이타 베이스를 작성해 두고, 당해 데이타 베이스와 이번 결함의 특징, 즉 구 형상 이물질인 점, 결함이 배선 공정에서 발생하고 있는 점, 밀집 상태에 있는 결함이 이미 존재하지 않는 점을 조합하는 것과 같은 작업을 가공 데이타 판정부(16)에서 행할 필요가 있다.
이와 같은 결함에 관한 데이타 베이스는 반도체 장치 제조에 따른 과거의 데이타를 기초로 작성하면 된다. 또한, 상술한 바와 같은 결함의 형상이나 형성 상태에 관한 데이타만 아니라, 결함으로서 이물질이 발생했을 경우에 대해서의 과거의 데이타를 기초로 이물질과, 그 성분 및 발생원에 관한 데이타 베이스를 작성해 두면 본 예의 경우에는 결함, 즉 구 형상 이물질의 정성적(定性的)인 분석을 아울러 행하고, 그 분석 결과를 고려하여 판정을 행하는 것으로, 구 형상 이물질의 발생원을 보다 높은 정밀도로 추정할 수 있다.
또, 이물질의 성분을 조사하려면 성분 분석 장치(결함 해석 장치)를 준비하고, 성분에 관한 지표값을 가공 데이타 판정부(16)로 줄 필요가 있다. 관찰 장치나 성분 분석 장치는 결함의 해석을 행하기 때문에 결함 해석 장치라고 총칭할 수 있다.
또한, 결함을 방치했을 경우, 최종적으로 제품으로 되었을 때 영향을 미칠 가능성이 있는지 여부의 판단도, 과거의 데이타를 기초로 작성한 데이타 베이스를 참조하는 것으로 행하면 된다.
<C-2. 치명율 및 불량율의 추정 동작의 구체예>
다음에, 도 5 및 도 6을 이용해 치명율 및 불량율의 추정 동작, 즉 도 4에서의 스텝 ST 11의 동작에 대해 보다 구체적으로 설명한다. 또, 본 예에 있어서는, 금속 배선 공정의 블록에서의 인라인 검사로, 결함으로서 패턴의 결손(단선)이 발생했을 경우를 가정한다. 또, 검사 장치(10)에 있어서 결함을 특정하고, 당해 결함의 위치 좌표 정보를 기초로 관찰 장치(20)로 결함의 정밀 검사를 행하는 일련의 동작은 이미 설명한 동작과 마찬가지이다.
먼저, 데이타 가공부(15)에 있어서, 관찰 장치(20)로부터 출력된 화상 데이타(D20)를 기초로 단락 배선수, 단선 배선수, 이상 셀 수 등의 결함의 치명성에 관한 지표값을 산출한다(스텝 ST 20). 여기서, 이상 셀이란 메모리 장치의 메모리 셀부에 있어서 셀의 기본 구조(제어 전극이나 소스·드레인 전극 등)에 결함을 갖고 있는 셀인 것이다.
그리고, 가공 데이타 판정부(16)에 있어서, 이들의 지표값이 모두 0이면 이상 없다(치명율 0)고 판단하고, 이들 지표값 모두가 0 이외이면 이상 있다고 판단해 조사를 속행한다(스텝 ST 21).
여기서, 도 6을 이용해 배선 단선 개소의 특정 방법의 일례를 설명한다. 도 6에 있어서는 웨이퍼(WF) 영역(Z)에 단선 장소(BP)가 존재한다고 가정하고, 영역(Z)의 확대도를 합하여 나타내고 있다. 도 6에 도시하는 바와 같이, 영역(Z)에서는 배선 패턴(WL)이 복수 병행하여 배치되어 있지만, 그 중 하나에 단선 개소(BP)가 존재하고 있다.
이 단선 개소(BP)를 지득하는 방법으로서는, 광 조사에 의한 반사광의 휘도를 측정하는 방법이 권장된다. 즉, 도 6에 실선으로 나타내는 바와 같이 배선 패턴(WL)의 배열 방향에 직교하도록 광원을 이동시키면서 광을 조사하고, 광 검출기로 반사광의 휘도를 측정하는 혹은 광원은 고정하여 광 검출기를 이동시키면서 반사광의 휘도를 측정하는 것으로 배선 패턴(WL)의 반사광의 휘도에 관한 데이타가 주기적인 특성을 갖을 수 있게 되고, 이 데이타의 주파수를 분석하는 것으로 배선 패턴(WL)의 간격이나 결함의 존재를 알 수 있다.
즉, 배선 패턴(WL)에 결함(단선)이 없다면, 휘도에 관한 데이타에는 소정 휘도가 주기적으로 나타날 뿐이지만, 결함(단선)이 있으면 그 부분의 휘도가 저하하기 때문에 주기성이 무너지게 된다. 이 주기성의 붕괴 정도를 조절하는 것으로 결함수(단선수)를 지득할 수 있다.
또, 배선 패턴(WL)의 단락도 마찬가지로 하여 조절할 수 있다. 이 경우는본래는 주기성이 무너져 있지 않은 부분(배선이 간격을 유지하고 있지 않은 부분)에 주기성이 나타나고 있는지의 여부로 결함수(단락수)를 지득할 수 있다.
다음에, 결함 발생 장소 주변의 환경을 조절하고, 결함의 존재가 치명적으로 될 수 있는 장소가 있는지의 여부를 판단한다(스텝 ST 22). 이것은, 예를 들어 결함이 발생하고 있어도 회로 패턴이 존재하지 않는 부분이나, 회로 패턴에 영향을 주지 않는 부분이면 치명적으로는 되지 않기 때문에, 이와 같은 부분의 결함을 조사 대상으로부터 제외하기 위한 작업이다. 따라서, 결함의 존재가 치명적으로 될 수 있는 장소는 아니라고 판단되었을 경우는 치명율 0으로 추정되고, 결함의 존재가 치명적으로 될 수 있는 장소라고 판단되었을 경우는 더 조사를 진행한다.
또, 결함 주변의 환경은, 앞서 설명한 광 조사에 의한 반사광의 휘도에 관한 데이타로부터, 주기성의 유무, 주기, 주기 패턴 방향 등을 해석하고, 회로 패턴의 유무, 회로 패턴의 간격, 회로 패턴의 배열 방향을 지득하는 것으로 파악할 수 있다.
또한, 이 작업을 행하는 것으로 결함 주변의 회로가 어느 회로인가를 알 수 있다. 즉, 메모리 장치를 예로 들면, 조사 대상으로 하고 있는 결함이 메모리 셀부, 센스 앰프부, 부 워드 라인 선택부, 부 비트 라인 선택부, 칼럼 디코더부, 로우 디코더부 등 중 어디에 발생하고 있는가를 알 수 있다.
이 정보는 스텝 ST 23에서, 결함 발생 장소가 예비 회로(용장 회로)로 대체 가능한 영역인지의 여부를 판단할 때 활용된다. 즉, 메모리 장치를 예로 들면, 앞서 설명한 바와 같이 메모리 셀부나 센스 앰프부에는 몇개의 용장 회로가 설치되어있기 때문에, 결함에 의해 기능을 상실한 회로를 용장 회로에 의해 치환하는 것으로 메모리 장치로서의 기능을 유지할 수 있고, 그 경우에는 결함이 존재하는 것만으로는 치명적이라고 말할 수 없게 된다. 따라서, 추가 조사가 필요로 된다. 반대로, 스텝 ST 23에 있어서, 결함 발생 장소가 예비 회로(용장 회로)로 대체 가능한 영역이 아니라고 판단되었을 경우는 결함이 존재하는 것만으로 치명적으로 되고, 치명율은 1로 된다.
결함 발생 장소가 예비 회로(용장 회로)로 대체 가능한 영역에 있을 경우에는, 결함의 위치, 사이즈, 결함의 치명성에 관한 지표값 등을 기초로 결함을 갖는 회로를 예비 회로로 대체 가능한지의 여부를 조사하여, 치명율을 산출한다(스텝 ST 24).
또, 한개의 결함이 있으면, 예비 회로에 의한 대체가 가능하다고 판단되어 치명율 0으로 되어도 복수의 결함이 존재하면 치명율은 변화하기 때문에, 칩 내의 모든 결함을 조사한 상태로 치명율이 산출된다. 즉, 한개의 칩이 갖는 예비 회로는 수백에 이르지만, 대체에 의한 수요가 이것을 상회할 경우, 혹은 대체할 수 없은 회로에 결함이 생겨 있을 경우에는, 예비 회로에 의해 대체(구제)할 수 없게 된다. 이 대체(구제) 불능으로 되는 비율을 치명율로 할 수 있다.
예를 들어, 구제 가능한 결함수 100에 대해 예비 회로수가 500이면 치명율은 최저로 0.2로 된다. 또, 결함의 위치나 사이즈에 따라서는 한개의 예비 회로에서는 구제할 수 없을 경우도 있기 때문에 상술의 수치는 크게 될 경우도 있다.
이와 같은 치명율의 산출을 결함마다(적어도 정밀 검사 대상으로 되는 결함마다) 반복하고(스텝 ST 25), 칩 내의 적어도 정밀 검사 대상으로 되는 모든 결함을 조사하여 최종적인 치명율을 산출하며, 또 웨이퍼 내의 모든 칩에 대해 치명율을 산출하여 칩의 양부(良否)를 판정한다. 칩의 양부의 판정 기준은, 치명율이 1인지의 여부이고, 치명율이 1이면 불량 칩으로 된다. 치명율이 1이 아니면, 앞서 설명한 바와 가이 결함을 갖는 회로를 예비 회로로 대체할 수 있다는 것으로, 불량이라고는 보지 않는다.
이와 같이 하여 1매의 웨이퍼 중 불량 칩의 갯수를 집계하고, 1매의 웨이퍼 중 모든 칩 수로 나누는 것으로 불량율을 신출한다(스텝 ST 26).
또, 치명율 및 불량율에 따라 반도체 장치의 생산 계획을 조정하는 것은 앞서 설명했지만, 치명율 및 불량율에 따라 이미 몇개의 공정을 거친 웨이퍼를 폐기할지의 여부를 결정하는 것이다.
즉, 인라인 검사에 있어서는 원칙적으로는 1롯의 웨이퍼(50∼100매) 중에서 복수의 웨이퍼를 뽑아내 검사를 행한다. 이 경우, 검사 대상으로 되는 웨이퍼 중 1매만의 불량율이 높고(예를 들어, 칩이 모두 불량품), 다른 웨이퍼에 대해서는 이미 불량품을 갖지 않을 경우는 불량율이 높은 웨이퍼만을 폐기하지만, 모든 웨이퍼에 대해 불량율이 높을 경우는, 1롯의 웨이퍼 모두를 폐기하는 처분을 행한다. 이와 같은 처분에 의해, 후속하는 제조 공정에 대량의 불량품이 흐르는 것이 방지되어, 손출 비용의 발생을 방지할 수 있다.
<D. 특징적 작용 효과>
이상 설명한 바와 같이 본 발명에 따른 품질 관리 시스템에 의하면, 검사 장치에 의해 얻어진 결함에 관한 정보를 기초로, 결함 발생원을 추정하여 결함 발생원으로 되는 제조 장치 및 관련하는 제조 공정에 경고를 줄 것인지 여부의 결정, 또는 관찰 장치에 의해 조사를 진행할 것인지 여부의 결정 및 관찰 장치에 의해 얻어진 결함에 관한 정보를 기초로 결함 발생원을 추정하여 결함 발생원으로 되는 제조 장치 및 관련하는 제조 공정에 경고를 줄지의 여부의 결정을 자동적으로 행할 수 있고, 또한 결함의 치명율의 산출을 자동적으로 행할 수 있기 때문에, 인라인 검사에 의한 결함의 발견으로부터 이상 사태 발생의 인식까지 소비하는 노력 및 시간을 삭감함과 동시에, 결함의 치명율의 산출 정밀도를 향상한 품질 관리 시스템을 얻을 수 있다.
<E. 기록 매체로의 적용>
또, 이상 설명한 실시 형태에서 서술한 품질 관리 시스템을 컴퓨터상에서 기능시키는 품질 관리 프로그램으로서 실현해도 된다. 즉, 도 1에서 도시한 품질 관리 시스템의 각 구성부, 데이타 가공부(11 ; 제1 데이타 가공 수단), 가공 데이타 판정부(12 ; 제1 가공 데이타 판정 수단), 샘플링부(13 ; 샘플링 수단), 파일 작성부(14 ; 파일 작성 수단), 데이타 가공부(15 ; 제2 데이타 가공 수단), 가공 데이타 판정부(16 ; 제2 가공 데이타 판정 수단)의 기능을 컴퓨터에 의해 실현하고, 그 처리 수순이 도 3, 도 4 및 도 5에서 나타내는 흐름으로 행하여지는 품질 관리 프로그램으로 실현되도록 해도 된다. 이 경우, 당해 프로그램 품질 관리 프로그램은 플로피 디스크, CD-ROM, 하드 디스크 등의 기록 매체에 기록하여 제공된다.
<F. 검사 장치, 관찰 장치로의 조립>
또, 이상의 설명에 있어서는, 품질 관리 시스템(S100)은 검사 장치나 관찰 장치와는 별개의 존재로 하여 설명했지만, 검사 장치나 관찰 장치로 조립하도록 해도 좋은 것은 말할 필요도 없다. 그 경우, 품질 관리 시스템(S100) 전체를 검사 장치 혹은 관찰 장치의 한쪽에 조립하도록 해도 되고, 품질 관리 시스템(S100)을 기능별로 2개로 대별하여 검사 장치 및 관찰 장치에 각각 조립하도록 해도 된다.
즉, 데이타 가공부(11)와, 가공 데이타 판정부(12), 샘플링부(13), 파일 작성부(14) 등에 대해서는 검사 장치에, 데이타 가공부(15), 가공 데이타 판정부(16) 등에 대해서는 관찰 장치에 조립하도록 해도 된다.
본 발명에 따른 품질 관리 시스템에 의하면, 소위 인라인 검사에 있어서 결함 검사 장치에 의해 얻어진 제1 측정 데이타를 기초로, 결함 해석 장치에 의해 더 검사를 진행할 것인지 여부의 결정 및 결함 해석 장치에 의해 얻어진 정밀 검사 대상 결함에 관한 제2 측정 데이타를 기초로 결함 발생원을 자동적으로 추정할 수 있기 때문에, 인라인 검사에 의한 결함의 발견으로부터 이상 사태 발생을 감지하기까지 소요되는 노력 및 시간을 감소시킬 수 있다. 또한, 결함 발생원을 추정 후, 결함 발생원으로 되는 제조 장치 및 관련하는 제조 공정에 경고를 주는 것으로, 결함에 기인하는 부적합을 갖는 반도체 장치가 제조 라인을 흐르는 것을 방지할 수 있기 때문에 반도체 장치의 손출 비용의 발생을 방지할 수 있다.
또한, 본 발명에 따른 품질 관리 시스템에 의하면, 제1 가공 데이타 판정 수단이 결함 검사 장치에 의해 얻어진 제1 측정 데이타 및 제1∼제3 지표값을 기초로결함의 발생원인 반도체 제조 장치 및 제조 공정을 자동적으로 추정하는 기능을 갖고 있기 때문에, 결함이 비교적 단순하고 일반적인 것과 같은 경우에는 검사가 비교적 빠른 단계로 결함의 발생원을 지득할 수 있어, 검사에 소비하는 시간을 삭감할 수 있다.
또, 본 발명에 따른 품질 관리 시스템에 의하면, 제1 측정 데이타 및 제1∼제3 지표값에 적당한 추출 조건을 설정하는 것으로 결함 추출의 적정화를 도모할 수 있다.
또한, 본 발명에 따른 품질 관리 시스템에 의하면, 결함 해석 장치로서 일반적인 관찰 장치로부터의 화상 데이타를, 정밀 검사 대상 결함에 관한 제2 측정 데이타로서 사용할 경우에 적당한 결함의 형상에 관한 지표값을 설정하고, 당해 지표값과, 반도체 제조 장치 및 제조 공정의 부적합, 그에 따라 발생한 결함과 대응시켜진 데이타 베이스를 조합(照合)함으로써 결함의 발생원을 보다 정확하게 추정할 수 있다.
또, 본 발명에 따른 품질 관리 시스템에 의하면, 결함의 치명성에 관한 지표값을 설정하는 것으로, 결함의 치명율을 정확하게 산출할 수 있다.
또한, 본 발명에 따른 품질 관리 시스템에 의하면, 결함을 갖는 회로의 예비 회로에 의한 대체 가능성을 고려하는 것으로, 간편하게 적격한 방법으로 결함의 치명율을 산출할 수 있다.
또, 본 발명에 따른 품질 관리 시스템에 의하면, 제2 가공 데이타 판정 수단이 산출하는 불량율을, 예를 들어 생산 계획에 피드백하는 것으로 불량의 발생에따른 생산량의 감소를 방지할 수 있다.
또한, 본 발명에 따른 기록 매체에 의하면, 당해 기록 매체에 기재된 프로그램을 실행하는 기능을 구비한 컴퓨터에 결함 검사 장치 및 결함 해석 장치를 전기적으로 접속하고, 기록 매체에 기록된 프로그램을 실행함으로써, 소위 인라인 검사에 있어서 결함 검사 장치에 의해 얻어진 제1 측정 데이타를 기초로, 결함 해석 장치에 의해 더 조사를 진행할지 여부의 결정 및 결함 해석 장치에 의해 얻어진 정밀 검사 대상 결함에 관한 제2 측정 데이타를 기초로 결함 발생원을 자동적으로 추정할 수 있기 때문에, 인라인 검사에 의한 결함의 발견으로부터 이상 사태 발생의 인식까지 소비하는 노력 및 시간을 삭감할 수 있다. 또한, 결함 발생원을 추정 후, 결함 발생원으로 되는 제조 장치 및 관련하는 제조 공정에 경고를 주는 것으로, 결함에 기인하는 부적합을 갖춘 반도체 장치가 제조 라인을 흐르는 것을 방지할 수 있기 때문에, 반도체 장치의 손출(損出) 비용의 발생을 방지할 수 있다.

Claims (2)

  1. 설계도를 기초로 반도체 장치를 제조하는 공정 중에서, 제조 도중에 있는 반도체 장치와 상기 설계도와의 불일치 개소인 결함을 조사함으로써 상기 반도체 장치의 품질을 관리하는 품질 관리 시스템에 있어서,
    결함 검사 장치로부터 출력되는 상기 결함에 관한 제1 측정 데이타를 받고, 그 제1 측정 데이타를 가공하여 상기 결함의 수량 및 분포 상태에 관한 지표값을 포함하는 제1 가공 데이타를 산출하는 제1 데이타 가공 수단(first data processing means);
    상기 제1 가공 데이타를 받고, 미리 정해진 판정 조건을 기초로 상기 결함에 대해 추가 조사(further investigation)를 행할 것인지 여부의 판정을 행하는 제1 가공 데이타 판정 수단(first processed-data judgment means);
    상기 제1 가공 데이타 판정 수단으로 추가 조사를 행하는 것으로 판정되었을 경우, 미리 정해진 추출 조건을 기초로 상기 결함 중, 추가 조사의 대상이 되는 정밀 조사 대상 결함(object defect)을 추출하고, 상기 정밀 조사 대상 결함의 위치 좌표에 관한 데이타를 결함 해석 장치를 향해 출력하는 샘플링 수단(sampling means);
    상기 정밀 조사 대상 결함의 위치 좌표에 관한 데이타를 기초로 상기 결함 해석 장치(defect analysis device)에서 상기 정밀 조사 대상 결함을 해석한 결과인 제2 측정 데이타를 받고, 그 제2 측정 데이타를 가공하여 적어도 상기 정밀 조사 대상 결함의 형상에 관한 지표값을 포함하는 제2 가공 데이타를 산출하는 제2 데이타 가공 수단(second data processing means); 및
    상기 제2 가공 데이타를 받고, 상기 제2 가공 데이타 및 과거의 결함 발생원에 관한 데이타 베이스를 기초로 상기 결함의 발생원인 반도체 제조 장치 및 제조 공정을 자동적으로 추정하는 제2 가공 데이타 판정 수단(second processed-data judgment means)
    을 구비하는 것을 특징으로 하는 품질 관리 시스템.
  2. 설계도를 기초로 반도체 장치를 제조하는 공정 중에서, 제조 도중에 있는 반도체 장치와 상기 설계도와의 불일치 개소인 결함을 조사함으로써 상기 반도체 장치의 품질 관리를 컴퓨터에 의해 행하기 위한 프로그램을 기록한 기록 매체에 있어서,
    결함 검사 장치로부터 출력되는 상기 결함에 관한 제1 측정 데이타를 받고, 그 제1 측정 데이타를 가공하여 상기 결함의 수량 및 분포 상태에 관한 지표값을 포함하는 제1 가공 데이타를 산출하는 제1 데이타 가공 기능;
    상기 제1 가공 데이타를 받고, 미리 정해진 판정 조건을 기초로 상기 결함에 대해 추가 조사를 행할 것인지 여부의 판정을 행하는 제1 가공 데이타 판정 기능;
    상기 제1 가공 데이타 판정 기능에 의해 추가 조사를 행하는 것으로 판정되었을 경우, 미리 정해진 추출 조건을 기초로 상기 결함 중, 추가 조사의 대상이 되는 정밀 조사 대상 결함을 추출하고, 상기 정밀 조사 대상 결함의 위치 좌표에 관한 데이타를 결함 해석 장치를 향해 출력하는 샘플링 기능;
    상기 정밀 조사 대상 결함의 위치 좌표에 관한 데이타를 기초로 상기 결함 해석 장치에서 상기 정밀 조사 대상 결함을 해석한 결과인 제2 측정 데이타를 받고, 그 제2 측정 데이타를 가공하여 적어도 상기 정밀 조사 대상 결함의 형상에 관한 지표값을 포함하는 제2 가공 데이타를 산출하는 제2 데이타 가공 기능; 및
    상기 제2 가공 데이타를 받고, 상기 제2 가공 데이타 및 과거의 결함 발생원에 관한 데이타 베이스를 기초로 상기 결함의 발생원인 반도체 제조 장치 및 제조 공정을 자동적으로 추정하는 제2 가공 데이타 판정 기능
    을 컴퓨터에 의해 실현하기 위한 프로그램을 기록한 것을 특징으로 하는 기록 매체.
KR1019980044740A 1998-02-26 1998-10-24 품질 관리 시스템 및 기록 매체 KR100306856B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10045458A JPH11243041A (ja) 1998-02-26 1998-02-26 品質管理システムおよび記録媒体
JP98-045458 1998-02-26

Publications (2)

Publication Number Publication Date
KR19990071419A KR19990071419A (ko) 1999-09-27
KR100306856B1 true KR100306856B1 (ko) 2001-10-19

Family

ID=12719924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044740A KR100306856B1 (ko) 1998-02-26 1998-10-24 품질 관리 시스템 및 기록 매체

Country Status (5)

Country Link
US (1) US6202037B1 (ko)
JP (1) JPH11243041A (ko)
KR (1) KR100306856B1 (ko)
DE (1) DE19847631A1 (ko)
TW (1) TW388949B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8949064B2 (en) 2010-10-25 2015-02-03 Samsung Electronics Co., Ltd. Measurement method and measurement system using the same

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307604A (ja) 1998-04-17 1999-11-05 Toshiba Corp プロセスモニタ方法及びプロセス装置
JP3656716B2 (ja) * 1999-07-27 2005-06-08 株式会社日立製作所 サービス管理システム
US6535776B1 (en) * 1999-09-20 2003-03-18 Ut-Battelle, Llc Method for localizing and isolating an errant process step
KR100311077B1 (ko) * 1999-10-23 2001-11-02 윤종용 선행공정의 결과에 따라 최적의 후행공정장비 및/또는 후행공정조건을 가변적으로 적용하는 로트 디스패칭방법 및 이를 위한 시스템
JP2001156134A (ja) * 1999-11-26 2001-06-08 Mitsubishi Electric Corp 半導体装置の検査方法及び検査装置
US6493645B1 (en) * 2000-01-11 2002-12-10 Infineon Technologies North America Corp Method for detecting and classifying scratches occurring during wafer semiconductor processing
US6701204B1 (en) * 2000-05-22 2004-03-02 Mosel Vitelic Inc. System and method for finding defective tools in a semiconductor fabrication facility
US6694275B1 (en) * 2000-06-02 2004-02-17 Timbre Technologies, Inc. Profiler business model
EP2031638A3 (en) 2000-07-07 2012-04-04 Tokyo Electron Limited A method of automatically resetting a processing apparatus
US6586263B2 (en) * 2000-09-18 2003-07-01 Neuristics Physics Laboratory, Inc. Correction of overlay offset between inspection layers in integrated circuits
US6539271B2 (en) * 2000-12-27 2003-03-25 General Electric Company Quality management system with human-machine interface for industrial automation
JP3566661B2 (ja) * 2001-02-23 2004-09-15 新日本製鐵株式会社 母材の管理システム、母材の管理方法及び母材の管理プログラム
US7127409B2 (en) * 2001-03-01 2006-10-24 General Electric Company Methods and systems for aviation nonconformance component management
TWI227844B (en) 2001-04-10 2005-02-11 Taiwan Semiconductor Mfg System for comparing process programs
US6502294B2 (en) * 2001-06-08 2003-01-07 Unova Ip Corp. Transfer line workpiece inspection apparatus and method
JP4521152B2 (ja) * 2002-03-05 2010-08-11 株式会社東芝 半導体製造装置
US6845278B2 (en) 2002-08-07 2005-01-18 Kimberly-Clark Worldwide, Inc. Product attribute data mining in connection with a web converting manufacturing process
DE10252608A1 (de) * 2002-11-12 2004-05-27 Infineon Technologies Ag Verfahren, Vorrichtung, Computerlesbares Speichermedium und Computerprogramm-Element zum Überwachen eines Herstellungsprozesses einer Mehrzahl von physikalische Objekten
DE10252614A1 (de) * 2002-11-12 2004-05-27 Infineon Technologies Ag Verfahren, Vorrichtung, computerlesbares Speichermedium und Computerprogramm-Element zum Überwachen eines Herstellungsprozesses einer Mehrzahl von physikalischen Objekten
JP2004206570A (ja) * 2002-12-26 2004-07-22 Toppan Forms Co Ltd 生産管理システム
US7739064B1 (en) * 2003-05-09 2010-06-15 Kla-Tencor Corporation Inline clustered defect reduction
DE10331594A1 (de) * 2003-07-11 2005-01-27 Leica Microsystems Semiconductor Gmbh Verfahren zur Inspektion von Strukturen auf Halbleitersubstraten
US6944561B2 (en) * 2003-12-27 2005-09-13 Shian-Shyong Tseng Method for detection of manufacture defects
US6999897B2 (en) * 2004-03-11 2006-02-14 Powerchip Semiconductor Corp. Method and related system for semiconductor equipment early warning management
DE102004044785A1 (de) * 2004-04-10 2005-10-27 Leica Microsystems Semiconductor Gmbh Vorrichtung und Verfahren zur Bestimmung von Positionierkoordinaten für Halbleitersubstrate
JP2006100602A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 製造条件調整システム及び電子装置の製造方法
DE102005017642B4 (de) * 2005-04-15 2010-04-08 Vistec Semiconductor Systems Jena Gmbh Verfahren zur Inspektion eines Wafers
US7477958B2 (en) * 2005-05-11 2009-01-13 International Business Machines Corporation Method of release and product flow management for a manufacturing facility
US7583833B2 (en) * 2006-01-27 2009-09-01 Advanced Micro Devices, Inc. Method and apparatus for manufacturing data indexing
WO2007092950A2 (en) 2006-02-09 2007-08-16 Kla-Tencor Technologies Corporation Methods and systems for determining a characteristic of a wafer
JP2007287272A (ja) * 2006-04-19 2007-11-01 Hitachi Ltd 冗長線所要量算出システムおよびそれを用いた不良解析方法
WO2009152046A1 (en) * 2008-06-11 2009-12-17 Kla-Tencor Corporation Systems and methods for detecting design and process defects on a wafer, reviewing defects on a wafer, selecting one or more features within a design for use as process monitoring features, or some combination thereof
US8494802B2 (en) * 2008-06-19 2013-07-23 Kla-Tencor Corp. Computer-implemented methods, computer-readable media, and systems for determining one or more characteristics of a wafer
US20100011742A1 (en) * 2008-07-17 2010-01-21 Cavalleri Robert J Rocket Motor Containing Multiple Pellet Cells
US8667776B2 (en) 2009-02-23 2014-03-11 Raytheon Company Pellet-loaded multiple impulse rocket motor
US20110024165A1 (en) 2009-07-31 2011-02-03 Raytheon Company Systems and methods for composite structures with embedded interconnects
US8826640B2 (en) 2010-11-12 2014-09-09 Raytheon Company Flight vehicles including electrically-interconnective support structures and methods for the manufacture thereof
JP2017187350A (ja) * 2016-04-04 2017-10-12 住友化学株式会社 半導体ウエハーの表面検査方法
US11126160B1 (en) * 2018-04-29 2021-09-21 Dustin Kyle Nolen Method for producing a scaled-up solid model of microscopic features of a surface
US10769851B1 (en) * 2018-04-29 2020-09-08 Dustin Kyle Nolen Method for producing a scaled-up solid model of microscopic features of a surface
CN110767579B (zh) * 2019-10-31 2023-08-18 北京北方华创微电子装备有限公司 半导体工艺监控方法及装置
CN114641386A (zh) * 2019-11-07 2022-06-17 纳米电子成像有限公司 用于制造过程的系统、方法和介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221156A (ja) * 1994-01-31 1995-08-18 Hitachi Ltd 半導体の不良解析システムおよび半導体検査装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100941A (ja) * 1984-10-23 1986-05-19 Hitachi Ltd 半導体素子の検査データ分析装置
JP2609594B2 (ja) * 1986-11-28 1997-05-14 株式会社日立製作所 欠陥検査装置
JPS63159737A (ja) * 1986-12-23 1988-07-02 Nec Corp 欠陥観察装置
JP2604607B2 (ja) * 1987-12-09 1997-04-30 三井金属鉱業株式会社 欠陥分布測定法および装置
JPH02123748A (ja) * 1988-11-02 1990-05-11 Hitachi Ltd 半導体ウエハの結晶欠陥検査装置
JPH02287241A (ja) * 1989-04-28 1990-11-27 Hitachi Ltd 外観検査方法及びその装置並びに製品の製造工程中における異常原因除去方法
JPH0438457A (ja) * 1990-06-01 1992-02-07 Sekisui Chem Co Ltd 表面状態検査装置
JPH07201946A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
US5561596A (en) * 1994-02-22 1996-10-01 International Business Machines Corporation AC line stabilization circuitry for high power factor loads
JP3356569B2 (ja) * 1995-01-12 2002-12-16 株式会社東芝 半導体生産管理システム
US5712701A (en) * 1995-03-06 1998-01-27 Ade Optical Systems Corporation Surface inspection system and method of inspecting surface of workpiece
US5598341A (en) * 1995-03-10 1997-01-28 Advanced Micro Devices, Inc. Real-time in-line defect disposition and yield forecasting system
JPH08274138A (ja) * 1995-03-31 1996-10-18 Sumitomo Metal Ind Ltd 半導体デバイスの絶縁膜の不良検出方法およびその装置
US5649169A (en) * 1995-06-20 1997-07-15 Advanced Micro Devices, Inc. Method and system for declustering semiconductor defect data
US5539752A (en) * 1995-06-30 1996-07-23 Advanced Micro Devices, Inc. Method and system for automated analysis of semiconductor defect data
US5801985A (en) * 1995-07-28 1998-09-01 Micron Technology, Inc. Memory system having programmable control parameters
JPH09199551A (ja) * 1996-01-12 1997-07-31 Mitsubishi Electric Corp インライン検査用検査データ解析処理装置
US5966677A (en) * 1997-02-28 1999-10-12 Fiekowsky; Peter J. High accuracy particle dimension measurement system
US5896294A (en) * 1997-03-11 1999-04-20 Advanced Micro Devices, Inc. Method and apparatus for inspecting manufactured products for defects in response to in-situ monitoring

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221156A (ja) * 1994-01-31 1995-08-18 Hitachi Ltd 半導体の不良解析システムおよび半導体検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8949064B2 (en) 2010-10-25 2015-02-03 Samsung Electronics Co., Ltd. Measurement method and measurement system using the same

Also Published As

Publication number Publication date
TW388949B (en) 2000-05-01
KR19990071419A (ko) 1999-09-27
JPH11243041A (ja) 1999-09-07
DE19847631A1 (de) 1999-09-09
US6202037B1 (en) 2001-03-13

Similar Documents

Publication Publication Date Title
KR100306856B1 (ko) 품질 관리 시스템 및 기록 매체
JP4077951B2 (ja) 欠陥解析方法、記録媒体及び工程管理方法
KR101608695B1 (ko) 웨이퍼의 검사 및/또는 분류를 위한 컴퓨터-구현된 방법들
US20170161418A1 (en) Using three-dimensional representations for defect-related applications
KR100442069B1 (ko) 반도체 장치의 제조에 있어서 불량 클러스터링의검색방법, 불량 클러스터링의 검색장치, 및 그 방법을컴퓨터에 의해 실행하기 위한 프로그램
US7975245B2 (en) Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects
US7386418B2 (en) Yield analysis method
KR100267463B1 (ko) 반도체 칩 결함에 기인한 수율손실칩수 및 유형별 불량칩수 측정방법
JP2002100660A (ja) 欠陥検出方法と欠陥観察方法及び欠陥検出装置
JP4357134B2 (ja) 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム
KR20030051064A (ko) 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템
KR100327340B1 (ko) 웨이퍼 표면 검사방법
JP2004047542A (ja) チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構、並びにウエハの異常発生解析方法
US20050255611A1 (en) Defect identification system and method for repairing killer defects in semiconductor devices
JP4611369B2 (ja) デバイスの製造方法
JP3751680B2 (ja) 半導体素子の製造方法
JP2986410B2 (ja) 半導体ウェハの不良解析方法及びその装置
JP3492226B2 (ja) 半導体不良原因絞込み方法
JP2007165930A (ja) 電子デバイスの品質管理方法および電子デバイスの品質管理システム
JP4538205B2 (ja) 検査データの解析プログラム、検査データ解析装置
JP2001110867A (ja) 電子デバイスの製造方法および電子デバイスの品質管理システム
CN215680614U (zh) 短路缺陷的检测结构及用于存储器的检测系统
JPH11126736A (ja) 半導体装置の製造管理装置および半導体装置の製造管理システム
JP2004096121A (ja) 半導体不良解析方法及び半導体不良原因絞込み方法
JP2022111560A (ja) スリップ欠陥の評価方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080808

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee