KR100327340B1 - 웨이퍼 표면 검사방법 - Google Patents

웨이퍼 표면 검사방법 Download PDF

Info

Publication number
KR100327340B1
KR100327340B1 KR1019990042036A KR19990042036A KR100327340B1 KR 100327340 B1 KR100327340 B1 KR 100327340B1 KR 1019990042036 A KR1019990042036 A KR 1019990042036A KR 19990042036 A KR19990042036 A KR 19990042036A KR 100327340 B1 KR100327340 B1 KR 100327340B1
Authority
KR
South Korea
Prior art keywords
defect
wafer
size
particle
angle
Prior art date
Application number
KR1019990042036A
Other languages
English (en)
Other versions
KR20010029287A (ko
Inventor
허태열
조규철
강경림
최수열
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990042036A priority Critical patent/KR100327340B1/ko
Priority to TW089119950A priority patent/TW462100B/zh
Priority to US09/670,817 priority patent/US6724474B1/en
Priority to GB0023795A priority patent/GB2356047B/en
Priority to FR0012446A priority patent/FR2799283B1/fr
Priority to JP2000299227A priority patent/JP2001153636A/ja
Priority to DE10048432A priority patent/DE10048432A1/de
Publication of KR20010029287A publication Critical patent/KR20010029287A/ko
Application granted granted Critical
Publication of KR100327340B1 publication Critical patent/KR100327340B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/94—Investigating contamination, e.g. dust
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G01N2021/8822—Dark field detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)

Abstract

본 발명에 따른 웨이퍼 표면 검사 방법에서 웨이퍼상의 결함의 종류를 판별하기 위한 알고리즘에 따르면, 복수의 암시야부(暗視野部) 검출기를 포함하는 웨이퍼 검사 장치에 의하여 측정된 웨이퍼상의 결함의 사이즈가 COP의 최대 사이즈를 나타내는 한계치보다 작으면 상기 결함의 종류가 파티클이 아니라고 판정한다. 상기 복수의 암시야부 검출기에서 각각 검출된 광량에 따라 산출된 복수의 결함 사이즈값들 사이의 상관 관계가 미리 설정한 기준 조건을 만족하면 상기 결함의 종류가 파티클이 아니라고 판정한다. 상기 웨이퍼 검사 장치에 의하여 측정된 상기 결함의 위치가 상기 웨이퍼의 베이컨시-리치 영역(vacancy-rich area)에 해당하면 상기 결함의 종류가 파티클이 아니라고 판정한다. 또한, 상기 3가지 조건을 모두 만족하면 상기 결함의 종류가 COP(Crystal Originated Particle)라고 판정한다.

Description

웨이퍼 표면 검사 방법 {Inspection method of wafer surface}
본 발명은 웨이퍼 표면 검사 방법에 관한 것으로, 특히 빔 광의 암시야부(暗視野部)(dark field)로부터 상기 빔 광의 산란광(散亂光)을 다중 채널 응답에 의하여 검출하는 웨이퍼 표면 검사 장치를 이용하여 웨이퍼 결함의 종류를 판별하는 웨이퍼 표면 검사 방법에 관한 것이다.
최근, IC 메모리의 집적도는 16메가비트로부터 64메가비트 또는 그 이상으로 향상되고 있다. 그에 따라, 패턴의 폭 사이즈가 미세화되고, 종래에는 문제로 되지 않았던 미소한 사이즈의 이물질(異物質)도 오염원으로 작용하여 불량을 야기하게 되었다. 따라서, 64메가비트-DRAM 또는 256메가비트-DRAM과 같은 초고집적 LSI를 제조하는 경우에는, 웨이퍼상에 존재하는 미소한 사이즈의 결함 또는 이물질의 철저한 관리가 제조 수율을 결정하는 중요한 인자로 작용하게 된다.
일반적으로, 초고집적 LSI 소자를 제조하는 데 있어서 웨이퍼상의 결함이 문제로 되는 경우는 그 결함의 사이즈가 제조하고자 하는 소자의 최소 배선폭의 수 분의 일인 경우이다. 따라서, 0.23μm 이하의 다지인 룰(design rule)을 구현하는 256메가비트-DRAM 이상의 소자에서는 직경이 0.1∼0.2μm 또는 그 이하인 미소한 사이즈의 결함을 관리 대상으로 할 필요가 있다.
초고집적 LSI 소자의 제조시 문제로 되는 결함은 크게 2가지로 구분할 수 있다. 그 중 하나는 웨이퍼의 제조 과정에서 웨이퍼의 표면 또는 내부에 형성되는 COP(Crystal Originated Particle) 결함이고, 다른 하나는 웨이퍼 표면상에 부착되어 있는 실제 이물질(real prticles or contaminants; 이하, '파티클'이라 함)이다.
COP는 실리콘 웨이퍼의 제조 공정에서 발생되는 것이다. 일반적으로, 쵸크랄스키법(Czochralski method)(이하, 'CZ법'이라 함)에 의해 인상(引上)되는 실리콘단결정의 잉곳(ingot) 내에는 그 성장중에 이른바 '애즈그로운(as-grown)' 결함이라 칭해지는 결정 결함이 존재한다. 이 결정 결함은 결정 냉각중에 소멸되지 않고 그대로 가공 제조된 웨이퍼중에 잔존한다. 이와 같은 결정 결함이 있는 웨이퍼에 대하여 웨이퍼 표면에 부착된 파티클을 제거하기 위하여 일반적으로 행해지는 습식 세정을 행하면, 웨이퍼상의 결정 결함 부분은 결함이 없는 부분에 비하여 에칭 속도가 빠르기 때문에 웨이퍼 표면에 미세한 피트(pit)가 형성된다. 여기서는, 이와 같이 형성된 피트를 'COP'라 칭한다.
도 1은 웨이퍼(1)에 존재하는 COP 및 파티클의 모델을 예시한 단면도이다.
COP는 반도체 소자의 게이트 산화막의 전기적 내압특성을 열화시키는 것으로 알려져 있다. 또한, COP는 웨이퍼상에서 오염원(汚染源)으로 작용하여 회로 패턴의 단선(breaking) 또는 단락(shortcircuiting)을 일으키는 원인으로 작용하거나, 불량의 발생, 품질 또는 신뢰성의 저하를 초래한다.
그러나, COP 및 파티클이 공존하고 있는 웨이퍼를 통상의 파티클 카운터(particle counter) 또는 웨이퍼 검사 장치로 측정하면, 공간 형태(vacancy-type)의 결함인 COP도 실제의 이물질에 의한 파티클과 정확하게 구분되지 않고 '파티클'로서 검출되는 경우가 많다.
따라서, 웨이퍼상에서 COP와 파티클을 정확하게 구분하고, 웨이퍼에 존재하는 COP 또는 파티클의 실태를 정량적으로 정확하게 측정하고 분석하여 이를 관리하는 것이 수율 향상에 있어서 중요한 역할을 하게 된다.
웨이퍼상의 파티클과 COP를 판별하기 위한 종래 기술의 하나로서, 나까노등(Nakano et al.)에 의한 미합중국 특허 제5,640,238호에는 검사 대상인 웨이퍼상의 파티클을 측정하여 제1 파티클 맵을 작성하고, 이 웨이퍼로부터 파티클을 제거하고, 이 파티클 제거 처리를 받은 웨이퍼상의 파티클을 측정하여 제2 파티클 맵을 작성하고, 상기 제1 및 제2 파티클 맵을 비교하고, 상기 제1 및 제2 파티클 맵 양쪽에 있어서 부동(不動)의 위치에 존재하는 파티클을 결정 결함 또는 표면 이상(異常)으로 판정하고, 제1 파티클 맵에는 존재하지만 제2 파티클 맵에는 존재하지 않는 파티클을 이물질로 판정하는 방법에 의하여 파티클을 검사하는 방법이 개시되어 있다.
그러나, 상기한 종래 기술에서는 웨이퍼로부터 파티클을 제거하기 위하여 세정 공정을 거쳐야 하므로 웨이퍼상의 파티클을 모니터링하기 위한 시간이 많이 소요되는 단점이 있다. 특히, 공정 특성상 COP만이 수율에 영향을 미치고 실제의 이물질로 이루어지는 파티클의 존재 여부는 문제시 되지 않는 경우까지도 파티클을 제거하기 위한 공정을 거쳐야 하므로 제조 프로세스에 불필요한 공정이 추가되어 시간 손실이 커진다. 또한, 상기한 종래 기술에서 파티클을 제거하기 위하여 습식 세정을 이용하는 경우, 세정액에 의한 환경 오염 문제를 야기할 뿐 만 아니라 습식 세정에 의하여 파티클은 제거되는 반면 COP는 습식 세정시의 에칭 효과에 의하여 그 사이즈가 더욱 커지는 결과를 초래한다. 따라서, 상기한 종래 기술은 소자의 제조 공정중에 인-시튜(in-situ) 모니터링 방법으로 적용할 수 없고, 파티클 모니터용 웨이퍼에 별도로 적용하는 것이 불가피하다. 이와 같이 모니터용으로 사용된 웨이퍼는 재활용이 불가능하므로 생산성이 떨어지는 결과를 초래한다.
따라서, 본 발명의 목적은 반도체 소자 제조 공정에서 인-시튜(in-situ) 모니터링이 가능하고, 웨이퍼상에서 COP와 파티클을 신속하고 정확하게 판별할 수 있는 웨이퍼 표면 검사 방법을 제공하는 것이다.
도 1은 웨이퍼에 존재하는 COP 및 파티클의 모델을 예시한 단면도이다.
도 2a는 종래의 예시적인 검사 시스템에서 웨이퍼의 암시야부 검사를 행하는 광학 시스템의 일부 구성을 개략적으로 도시한 블록 다이어그램이다.
도 2b는 도 2a의 검사 시스템에서 채용하는 결함 판별 알고리즘의 처리 단계를 나타내는 플로우 다이어그램이다.
도 3a는 종래의 다른 예시적인 검사 시스템에서 웨이퍼의 암시야부 검사를 행하는 광학 시스템의 일부 구성을 개략적으로 도시한 블록 다이어그램이다.
도 3b는 도 3a의 검사 시스템에서 채용하는 결함 판별 알고리즘의 처리 단계를 나타내는 플로우 다이어그램이다.
도 4는 본 발명의 바람직한 실시예에 따른 웨이퍼 표면 검사 방법에서 채용하는 결함 판별 알고리즘의 처리 단계를 나타내는 플로우 다이어그램이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 웨이퍼 표면 검사 방법에서 웨이퍼상의 결함의 종류를 판별하기 위한 알고리즘에 따르면, 복수의 암시야부(暗視野部) 검출기를 포함하는 웨이퍼 검사 장치에 의하여 측정된 웨이퍼상의 결함의 사이즈가 COP의 최대 사이즈를 나타내는 한계치보다 작으면 상기 결함의 종류가 파티클이 아니라고 판정한다. 상기 복수의 암시야부 검출기에서 각각 검출된 광량에 따라 산출된 복수의 결함 사이즈값들 사이의 상관 관계가 미리 설정한 기준 조건을 만족하면 상기 결함의 종류가 파티클이 아니라고 판정한다. 상기 웨이퍼 검사 장치에 의하여 측정된 상기 결함의 위치가 상기 웨이퍼의 베이컨시-리치 영역(vacancy-rich area)에 해당하면 상기 결함의 종류가 파티클이 아니라고 판정한다. 또한, 상기 3가지 조건을 모두 만족하면 상기 결함의 종류가 COP(Crystal Originated Particle)라고 판정한다.
바람직하게는, 상기 COP의 최대 사이즈를 나타내는 한계치는 0.16μm이다.
또한 바람직하게는, 상기 웨이퍼 검사 장치로서 광산란(光散亂) 방식의 파티클 측정 장치(scatterometric particle measurement system)를 사용한다.
상기 암시야부 검출기는 상기 결함으로부터의 산란광을 비교적 넓은 범위로검출하는 광각 PMT와 상기 결함으로부터의 산란광을 비교적 좁은 범위로 검출하는 협각 PMT로 구성될 수 있다.
이 경우에, 상기 복수의 사이즈값은 상기 광각 PMT로부터 얻어진 결함 사이즈값 SW과 상기 협각 PMT로부터 얻어진 결함 사이즈값 SN을 포함하고, 상기 SN에 대한 SW의 사이즈비(SN/SW)가 미리 설정한 기준값보다 크다는 기준 조건을 만족하면 상기 결함의 종류가 파티클이 아니라고 판정한다.
또는, 상기 암시야부 검출기는 상기 결함으로부터 전방으로 산란되는 광 성분들을 비교적 좁은 각도 범위에서 검출하는 협각 검출기와, 상기 결함으로부터 대략 수직 방향으로 산란되는 광 성분들을 비교적 중간 각도 범위에서 검출하는 중간각 검출기와, 상기 결함으로부터 후방으로 산란되는 광 성분들을 비교적 큰 각도 범위에서 검출하는 광각 검출기로 구성될 수 있다.
이 경우, 상기 복수의 사이즈값은 상기 협각 검출기로부터 얻어진 결함 사이즈값 SS과, 상기 중간각 검출기로부터 얻어진 결함 사이즈값 SM과, 상기 광각 검출기로부터 얻어진 결함 사이즈값 SL을 포함하고, SM에 대한 SL의 사이즈비(SM/SL)가 미리 설정한 제1 기준값보다 크다는 제1 기준 조건, 및 SM에 대한 SS의 사이즈비(SM/SS)가 미리 설정한 제2 기준값보다 크다는 제2 기준 조건을 모두 만족하면 상기 결함의 종류가 파티클이 아니라고 판정한다.
본 발명에 의하면, 웨이퍼상의 결함의 종류를 판별할 때 에러율을 최소화할수 있고, 반도체 소자의 제조 공정에서 인-시튜 모니터링에 의하여 웨이퍼 표면을 검사하는 것이 가능하며, 비파괴적 방법으로 웨이퍼상의 결함의 종류를 정확하고 신속하게 판별할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
웨이퍼상의 파티클 측정은 주로 광산란(光散亂) 방식의 파티클 측정 장치(scatterometric particle measurement system)를 사용하여 행해지고 있다. 특히, 웨이퍼상에서 파티클과 COP를 보다 정확하게 판별하기 위한 검사 장치(inspection system)로서, 장치명 Surfscan SP1 TBI (미국, Kla-Tencor Corporation 제(製)) 및 장치명 AWIS(Advanced Wafer Inspection System) (미국, ADE Optical Systems Corporation)가 있다.
도 2a는 Surfscan SP1 TBI의 검사 시스템에서 웨이퍼의 암시야부 검사를 행하는 광학 시스템의 일부 구성을 개략적으로 도시한 블록 다이어그램이다.
도 2a를 참조하면, 암시야부 조명(dark field illumination)(10)의 광원으로서 법선입사빔(normal incident beam)(12)과 사입사(斜入射)빔(oblique incident beam)(14)을 사용한다. 웨이퍼(16)상에 상기 법선입사빔(12)과 사입사빔(14)을 각각 조사하고, 상기 웨이퍼(16)상의 COP 또는 파티클로부터 산란되는 광을 타원 콜렉터(ellipsoidal collector)(18)에 의하여 반사시켜서 암시야부 검출기(20)에서 검출한다. 상기 암시야부 검출기(20)는 비교적 넓은 각도 범위로 산란광을 검출하는 광각 PMT(wide angle Photo-Multiplier Tube)(22) 및 비교적 좁은 각도 범위로산란광을 검출하는 협각 PMT(24)로 구성되어 있다.
상기 웨이퍼(16)상의 결함의 종류에 따라서 상기 결함으로부터 난반사되는 산란광의 각도 범위는 차이가 있다. 예를 들면, 피트 형태의 결정 결함인 COP로부터 난반사되는 산란광의 각도 범위는 비교적 좁고, 웨이퍼상에 돌출 형태로 부착된 파티클로부터 난반사되는 산란광의 각도 범위는 비교적 넓다.
상기 광각 PMT(22) 및 협각 PMT(24)에서는 상기 웨이퍼(16)상의 결함의 종류에 따라서 각각 서로 다른 이미지 데이타를 형성한다. 따라서, 상기 광각 PMT(22) 및 협각 PMT(24)에서는 상기 서로 다른 이미지 데이타로부터 각각 서로 다른 결함 사이즈값 SW및 SN을 산출하게 된다.
Surfscan SP1 TBI의 검사 시스템에서는 상기 광각 PMT(22) 및 협각 PMT(24)로부터 얻어진 결함 사이즈값 SW및 SN사이의 상관 관계를 이용하여 웨이퍼상의 결함의 종류가 COP인지 파티클인지를 판별한다.
도 2b는 도 2a의 광학 시스템을 이용하여 웨이퍼상의 결함의 종류를 판별하기 위하여 Surfscan SP1 TBI의 검사 시스템에서 채용하는 결함 판별 알고리즘의 처리 단계를 나타내는 플로우 다이어그램이다.
도 2b를 참조하면, 상기 광각 PMT(22) 및 협각 PMT(24)로부터 각각 결함 사이즈값 SW및 SN을 구한 후, 결함 사이즈값 SN에 대한 SW의 사이즈 비 SN/SW를 구한다(단계 52). 그 후, 상기 사이즈 비 SN/SW에 대한 소정의 기준값(예를 들면, 1.2)을 설정한다(단계 54). 그 후, 사이즈 비 SN/SW와 상기 기준값을 비교하여(단계56), 상기 SN/SW의 값이 상기 기준값보다 크면 상기 웨이퍼로부터 검출된 결함이 COP라고 판정하고(단계 58), 상기 기준값 이하이면 상기 결함이 파티클이라고 판정한다(단계 60).
도 3a는 장치명 AWIS의 검사 시스템에서 웨이퍼의 암시야부 검사를 행하는 광학 시스템의 일부 구성을 개략적으로 도시한 블록 다이어그램이다.
도 3a를 참조하면, 스캐너(100)의 레이저로부터 조사되는 레이저 빔(102)이 음향광학 편향기(acousto-optic deflector)(104)를 통하여 웨이퍼(106) 표면을 라이너 스캔(liner scan)하고, 웨이퍼 표면으로부터 난반사되는 산란광은 암시야부 검출기(110)에 의하여 검출된다. 상기 암시야부 검출기(110)는 협각 검출기(112), 중간각 검출기(114) 및 광각 검출기(116)를 포함하고 있다. 상기 웨이퍼(106) 표면의 결함으로부터 전방으로 산란되는 광 성분들은 협각 콜렉터(small angle collector)에 의하여 비교적 작은 각도 범위에서 집광되어 상기 협각 검출기(112)에 의하여 검출된다. 상기 웨이퍼(106) 표면의 결함으로부터 대략 수직 방향으로 산란되는 광 성분들은 중간각 콜렉터(medium angle collector)에 의하여 비교적 중간 각도 범위에서 집광되어 상기 중간각 검출기(114)에 의하여 검출된다. 상기 웨이퍼(106) 표면의 결함으로부터 후방으로 산란되는 광 성분들은 광각 콜렉터(large angle collector)에 의하여 비교적 큰 각도 범위에서 집광되어 상기 광각 검출기(116)에 의하여 검출된다. 상기 협각 검출기(112), 중간각 검출기(114) 및 광각 검출기(116)로부터 집광된 광을 대표하는 각각의 신호 데이터로부터 결함 사이즈값 SS, SM및 SL을 산출한다.
도 3a의 구성을 가지는 검사 장치에서 이용되는 측정 원리 또는 이를 실현하기 위한 장치 구성에 대하여는 클레멘티 등(Clementi et al.)에 의한 미합중국 특허 제5,712,701호에 상세히 기재되어 있다.
AWIS의 검사 시스템에서는 상기 협각 검출기(112), 중간각 검출기(114) 및 광각 검출기(116)로부터 얻어진 결함 사이즈값 SS, SM및 SL사이의 상관 관계를 이용하여 웨이퍼상의 결함의 종류가 COP인지 파티클인지를 판별한다.
도 3b는 도 3a의 광학 시스템을 이용하여 웨이퍼상의 결함의 종류를 판별하기 위하여 AWIS의 검사 시스템에서 채용하는 결함 판별 알고리즘의 처리 단계를 나타내는 플로우 다이어그램이다.
도 3b를 참조하면, 도 3a에서와 같이 상기 협각 검출기(112), 중간각 검출기(114) 및 광각 검출기(116)로부터 각각 결함 사이즈값 SS, SM및 SL을 구한다. 그 후, 결함 사이즈값 SM에 대한 SL의 사이즈 비 SM/SL를 구한다(단계 152). 그 후, 상기 사이즈 비 SM/SL에 대한 소정의 기준값(예를 들면, 1.0)을 제1 기준값으로서 설정한다(단계 154). 그 후, 사이즈 비 SM/SL와 상기 제1 기준값을 비교하여(단계 156), 상기 SM/SL의 값이 상기 제1 기준값 이하이면 상기 결함이 파티클이라고 판정한다(단계 170). 상기 단계 156에서의 비교 결과 상기 SM/SL의 값이 상기 제1 기준값보다 큰 경우에는, 결함 사이즈값 SM에 대한 SS의 사이즈 비 SM/SS를 구한다(단계 162). 그 후, 상기 사이즈 비 SM/SS에 대한 소정의 기준값(예를 들면, 1.25)을 제2 기준값으로서 설정한다(단계 164). 그 후, 사이즈 비 SM/SS와 상기 제2 기준값을 비교하여(단계 166), 상기 SM/SS의 값이 상기 제2 기준값 이하이면 상기 결함이 파티클이라고 판정하고(단계 170). 상기 단계 166에서의 비교 결과 상기 SM/SS의 값이 상기 제2 기준값보다 큰 경우에는 상기 웨이퍼로부터 검출된 결함이 COP라고 판정한다(단계 168).
도 2b 및 도 3b에서 예시한 바와 같은 결함 판별 알고리즘에 의하여 웨이퍼상에서 COP 또는 파티클을 판별하는 검사 장치에서는 COP와 파티클의 판별 결과에서 에러율이 비교적 높다. 특히, 예를 들면 0.2μm 이하의 미소한 결함을 판별하는 데 있어서 실제는 COP지만 파티클로서 판별되는 경우가 많다. 이에 대하여 보다 상세히 설명하면 다음과 같다.
상기 예시된 검사 장치들로 웨이퍼 표면을 검사하여 검출된 결함의 사이즈를 측정하면, 실제로 COP로 확인된 결함들은 대부분 0.12 ∼ 0.16μm 범위의 사이즈를 갖는 것으로 검출되고, 실제로 파티클로 확인된 결함들은 대부분 0.16μm 이상의 사이즈를 갖는 것으로 검출된다. 그리고, 상기 예시된 검사 장치의 결함 판별 알고리즘에 따르면, 0.16μm 이상의 사이즈를 가지는 COP 또는 파티클에 대하여만 콘트롤이 가능하게 된다.
그러나, 본 출원인은 AFM을 사용한 분석에 의하여 실제로 COP는 대부분 0.16μm보다 작은 사이즈로 존재하는 것을 확인하였다. 그리고, 상기 검사 장치들의 결함 판별 알고리즘에서 COP로 판별된 결함이 0.16μm 이상의 사이즈를 가지는 것으로 측정된 경우에, 그 결함의 형태를 AFM(Atomic Force Microscope)을 통하여 확인해본 결과, 실제는 그 결함이 COP가 아니고 파티클인 것으로 판명되었다.
한편, CZ법에 의하여 제조된 웨이퍼의 경우에 있어서, 멜트 상태의 실리콘(molten silicon)으로부터 실리콘 결정을 성장시킬 때 멜트 상태의 실리콘과 단결정 실리콘과의 계면에서의 열 분포 차이에 의한 점 결함(point defects)의 열적 거동으로 인하여, COP와 같은 결정 결함을 유발시키는 결정 격자 공격자점(空格子点)(crystal lattice vacancies)이 주로 웨이퍼 중심부에만 존재하고, 웨이퍼의 중심으로부터 일정 거리 떨어진 부분은 격자간 원자(interstitial atom)에 의한 결함만이 존재하는 인터스티셜-리치 영역(interstital rich area)(이하, 'I-리치 영역'이라 함)을 형성한다. 웨이퍼상에서 COP가 존재할 수 있는 웨이퍼 중심부 즉 베이컨시-리치 영역(vacancy-rich area)(이하, 'V-리치 영역'이라 함)의 범위는 웨이퍼 생산 단계에서 웨이퍼의 종류에 따라서 정해진 범위로 조절 가능한 것이며, 특정한 종류의 웨이퍼상에서 V-리치 영역의 범위는 일정하다.
그러나, 상기 예시된 검사 장치들의 웨이퍼 검사 방법에서 채용하는 결함 판별 알고리즘에 따르면 COP로 판별된 결함이 I-리치 영역에 존재하는 것으로 측정되는 경우도 있다.
이와 같이, 상기 검사 장치의 결함 판별 알고리즘에서 COP로 판별된 결함이 I-리치 영역에 존재하는 것으로 측정된 경우, 이러한 판별 결과는 모두 '에러'이다. 이와 같은 판단의 근거는 AFM을 통하여 확인된 실험 결과에 의하여도 뒷받침될수 있다.
따라서, 직경이 0.1∼0.2μm 또는 그 이하인 미소한 사이즈의 이물질까지도 철저한 관리가 필요한 초고집적 LSI 소자의 제조시 수율을 향상시키기 위하여는, 상기 설명한 바와 같은 기존의 웨이퍼 검사 장치의 결함 판별 알고리즘에서 발생될 수 있는 에러의 원인을 고려하여, 웨이퍼상의 결함 종류가 COP인지 파티클인지를 정확하게 판별할 수 있는 새로운 알고리즘을 개발함으로써 에러율을 최소화할 필요가 있다.
도 4는 본 발명의 바람직한 실시예에 따른 웨이퍼 표면 검사 방법에서 채용하는 결함 판별 알고리즘의 처리 단계를 나타내는 플로우 다이어그램이다. 도 4에서 설명하는 결함 판별 알고리즘은 상기 예시한 바와 같은 기존의 웨이퍼 검사 장치에 그대로 적용될 수 있다.
도 4를 참조하면, 먼저 상기 예시한 바와 같은 복수의 암시야부 검출기를 포함하는 웨이퍼 검사 장치를 사용하여 웨이퍼상의 결함의 사이즈(SD)를 측정한다(단계 212). 그리고, 상기 웨이퍼에서 존재할 수 있는 COP의 최대 사이즈에 대한 한계치를 설정한다(단계 214). 여기서, 지금까지의 검증 결과, 웨이퍼상의 COP 결함은 그 최대 사이즈가 약 0.16μm이었으며, 그 이상의 사이즈를 가지는 결함의 종류는 모두 파티클이라는 것을 AFM을 통하여 확인하였다. 따라서, 본 실시예에서는 단계 (214)에서 COP의 최대 사이즈에 대한 한계치를 0.16μm로 설정한다.
이어서, 상기 측정된 결함 사이즈(SD)와 상기 한계치를 비교한다(단계 216).상기 단계 (216)에서의 비교 결과 상기 측정된 결함 사이즈(SD)가 상기 한계치 즉 0.16μm 이상이면, 상기 결함의 종류가 파티클이라고 판정한다(단계 244). 상기 단계 (216)에서의 비교 결과 상기 측정된 결함 사이즈(SD)가 상기 한계치 즉 0.16μm보다 작으면 일단 상기 결함의 종류가 파티클은 아니라고 판단하여 후속의 결함 판별 단계들을 더 거치게 된다.
상기 측정된 결함 사이즈(SD)가 상기 한계치 즉 0.16μm보다 작은 경우, 웨이퍼 검사 장치에 구비된 복수의 암시야각 검출기로부터 얻어진 복수의 사이즈값들 사이의 상관 관계에 따른 결함 판별 단계(단계 220)를 거친다. 이를 위하여, 먼저 상기 복수의 사이즈값들 사이의 상관 관계를 구하고(단계 222), 상기 사이즈값들 사이의 상관 관계가 소정의 기준 조건을 만족하는지 판단(단계 224)하여 그 결과에 따라 결함의 종류를 판별한다.
상기 단계 (220)은 도 2b 또는 도 3b를 참조하여 설명한 알고리즘에서와 같은 방법으로 행할 수 있다.
본 발명에 따른 웨이퍼 표면 검사 방법에서의 결함 판별 알고리즘을 도 2a를 참조하여 설명한 바와 같은 웨이퍼 검사 장치에 적용하는 경우에는 상기 단계 (220)은 도 2b를 참조하여 설명한 알고리즘에 의하여 행한다.
즉, 상기 단계 (220)을 행하기 위하여, 먼저 상기 광각 PMT(22)로부터 결함 사이즈값 SW를 구하고 상기 협각 PMT(24)로부터 결함 사이즈값 SN을 구한다. 그 후, 이들 결함 사이즈값에 대한 상관 관계로서 상기 SN에 대한 SW의 사이즈 비(SN/SW)를구한다(단계 222). 그 후, 도 2b의 단계 54에서 설명한 방법과 같은 방법으로 미리 설정된 소정의 기준값(예를 들면 1.2)과 상기 사이즈 비(SN/SW)를 비교하고, (SN/SW) > 1.2의 기준 조건을 만족하는지 판단한다(단계 224).
상기 단계 (224)에서 상기 사이즈 비(SN/SW)로 표시되는 상관 관계가 상기 기준 조건을 만족하지 않으면, 상기 결함의 종류가 파티클이라고 판정한다(단계 244). 상기 단계 (224)에서 상기 상관 관계가 상기 기준 조건을 만족하면 일단 상기 결함의 종류가 파티클은 아니라고 판단하여 후속의 결함 판별 단계를 더 거치게 된다.
본 발명에 따른 웨이퍼 표면 검사 방법에서의 결함 판별 알고리즘을 도 3a를 참조하여 설명한 바와 같은 웨이퍼 검사 장치에 적용하는 경우에는 상기 단계 (220)은 도 3b를 참조하여 설명한 알고리즘에 의하여 행한다.
즉, 상기 단계 (220)을 행하기 위하여, 먼저 상기 협각 검출기(112)로부터 결함 사이즈값 SS을 구하고, 상기 중간각 검출기(114)로부터 결함 사이즈값 SM을 구하고, 상기 광각 검출기(116)로부터 결함 사이즈값 SL을 구한다.
그 후, 도 3b의 단계 (152)에서와 같은 방법으로 상기 결함 사이즈값들에 대한 제1 상관 관계로서 SM에 대한 SL의 사이즈비(SM/SL)를 구하고, 도 3b의 단계 (162)에서와 같은 방법으로 상기 결함 사이즈들에 대한 제2 상관 관계로서 SM에 대한 SS의 사이즈비(SM/SS)를 구한다(단계 222).
그 후, 상기 단계 (224)에서 상기 제1 및 제2 상관 관계가 소정의 기준 조건을 만족하는지 판단하기 위하여 도 3b에서 단계 (156) 및 (166)에서와 같은 방법을 동일하게 적용한다. 단, 본 실시예에서는 제1 기준값 및 제2 기준값으로서 1.14를 미리 설정한다. 그리고, 상기 사이즈 비(SM/SL)에 대하여 적용할 제1 기준 조건으로서 제1 상관 관계가 제1 기준값보다 큰가, 즉 (SM/SL) > 1.14를 만족하는가를 판단한다. 또한, 상기 사이즈 비(SM/SS)에 대하여 적용할 제2 기준 조건으로서 제2 상관 관계가 제2 기준값보다 큰가, 즉 (SM/SS) > 1.14를 만족하는가를 판단한다. 여기서 미리 설정한 상기 제1 및 제2 기준값은 공정 조건 또는 설비 조건에 따라서 변경이 가능하다.
단계 (224)에서 상기 제1 및 제2 기준 조건중 어느 하나라도 만족하지 않으면 상기 결함의 종류가 파티클이라고 판정한다(단계 244). 상기 단계 (224)에서 상기 제1 및 제2 기준 조건을 모두 만족하면 일단 상기 결함의 종류가 파티클은 아니라고 판단하여 후속의 결함 판별 단계를 더 거치게 된다.
단계 (224)에서 상기 제1 및 제2 기준 조건을 모두 만족한 경우에는 상기 웨이퍼 검사 장치를 사용하여 상기 결함의 위치를 측정하고(단계 232), 상기 결함의 위치가 웨이퍼상에서 V-리치 영역과 I-리치 영역중 어느 영역에 존재하는가를 판단한다(단계 234). 예를 들면, 웨이퍼의 에지로부터 반경 거리 50mm까지의 범위까지가 I-리치 영역이고, 상기 웨이퍼에서 상기 I-리치 영역을 제외한 웨이퍼의 중심부가 V-리치 영역인 웨이퍼를 취급하는 경우에, 단계 (234)에서 상기 결함의 위치를판단하기 위한 방법으로서 상기 결함의 위치가 웨이퍼의 에지로부터 반경 거리 50mm 보다 더 먼 거리에 위치하는가를 판단한다.
단계 (234)에서 상기 결함의 위치가 웨이퍼상에서 V-리치 영역 내에 있지 않는 것으로 판단되면 상기 결함의 종류가 파티클이라고 판정하고(단계 244), 상기 결함의 위치가 웨이퍼상에서 V-리치 영역 내에 존재하는 것으로 판단되면 상기 결함의 종류가 COP라고 판정한다(단계 242).
본 발명에 따른 웨이퍼 표면 검사 장치에서는 결함의 종류를 판별하기 위하여, 기존의 웨이퍼 검사 장치에서 채용하는 결함 판별 알고리즘에 따른 판별 조건에 더하여, 부가적으로 결함의 사이즈가 COP의 최대 사이즈를 나타내는 한계치보다 작은가를 판별하는 단계와, 상기 결함이 웨이퍼상에서 V-리치 영역에 있는가를 판별하는 단계가 부가된 알고리즘에 의하여 웨이퍼상의 결함의 종류를 판별한다.
따라서, COP의 최대 사이즈를 초과하는 사이즈를 가지는 결함이 COP로 판별되는 예, 또는 COP가 존재하지 않는 I-리치 영역에서 COP가 검출되는 예 등으로 인한 결함 판별상의 에러율을 최소화시킬 수 있다.
또한, 본 발명에 따른 웨이퍼 검사 방법에 따른 결함 판별 알고리즘은 기존의 검사 장치에 그대로 적용될 수 있으며, 상기 검사 장치를 클러스터 툴(cluster tool)에 결합시킴으로써 반도체 소자의 제조 공정에서 인-시튜 모니터링에 의하여 웨이퍼 표면을 검사하는 것이 가능하게 될 수 있다. 또한, 비파괴적 방법으로 웨이퍼상의 결함의 종류를 정확하고 신속하게 판별하므로 생산성을 향상시킬 수 있다.

Claims (7)

  1. (a) 복수의 암시야부(暗視野部) 검출기를 포함하는 웨이퍼 검사 장치에 의하여 측정된 웨이퍼상의 결함의 사이즈가 COP의 최대 사이즈를 나타내는 한계치보다 작으면 상기 결함의 종류가 파티클이 아니라고 판정하는 단계와,
    (b) 상기 복수의 암시야부 검출기에서 각각 검출된 광량에 따라 산출된 복수의 결함 사이즈값들 사이의 상관 관계가 미리 설정한 기준 조건을 만족하면 상기 결함의 종류가 파티클이 아니라고 판정하는 단계와,
    (c) 상기 웨이퍼 검사 장치에 의하여 측정된 상기 결함의 위치가 상기 웨이퍼의 베이컨시-리치 영역(vacancy-rich area)에 해당하면 상기 결함의 종류가 파티클이 아니라고 판정하는 단계와,
    (d) 상기 단계 (a), (b) 및 (c)에서의 조건을 모두 만족하면 상기 결함의 종류가 COP(Crystal Originated Particle)라고 판정하는 단계
    를 포함하는 알고리즘에 의하여 웨이퍼상의 결함의 종류를 판별하는 것을 특징으로 하는 웨이퍼 표면 검사 방법.
  2. 제1항에 있어서, 상기 단계 (a)에서, 상기 한계치는 0.16μm인 것을 특징으로 하는 웨이퍼 표면 검사 방법.
  3. 제1항에 있어서, 상기 웨이퍼 검사 장치로서 광산란(光散亂) 방식의 파티클측정 장치(scatterometric particle measurement system)를 사용하는 것을 특징으로 하는 웨이퍼 표면 검사 방법.
  4. 제3항에 있어서, 상기 암시야부 검출기는 상기 결함으로부터의 산란광을 비교적 넓은 범위로 검출하는 광각 PMT와 상기 결함으로부터의 산란광을 비교적 좁은 범위로 검출하는 협각 PMT로 구성되는 것을 특징으로 하는 웨이퍼 표면 검사 방법.
  5. 제4항에 있어서, 상기 단계 (b)에서,
    상기 복수의 사이즈값은 상기 광각 PMT로부터 얻어진 결함 사이즈값 SW과 상기 협각 PMT로부터 얻어진 결함 사이즈값 SN을 포함하고,
    상기 SN에 대한 SW의 사이즈비(SN/SW)가 미리 설정한 기준값보다 크다는 기준 조건을 만족하면 상기 결함의 종류가 파티클이 아니라고 판정하는 것을 특징으로 하는 웨이퍼 표면 검사 방법.
  6. 제3항에 있어서, 상기 암시야부 검출기는 상기 결함으로부터 전방으로 산란되는 광 성분들을 비교적 좁은 각도 범위에서 검출하는 협각 검출기와, 상기 결함으로부터 대략 수직 방향으로 산란되는 광 성분들을 비교적 중간 각도 범위에서 검출하는 중간각 검출기와, 상기 결함으로부터 후방으로 산란되는 광 성분들을 비교적 큰 각도 범위에서 검출하는 광각 검출기로 구성되는 것을 특징으로 하는 웨이퍼표면 검사 방법.
  7. 제6항에 있어서, 상기 단계 (b)에서,
    상기 복수의 사이즈값은 상기 협각 검출기로부터 얻어진 결함 사이즈값 SS과, 상기 중간각 검출기로부터 얻어진 결함 사이즈값 SM과, 상기 광각 검출기로부터 얻어진 결함 사이즈값 SL을 포함하고,
    SM에 대한 SL의 사이즈비(SM/SL)가 미리 설정한 제1 기준값보다 크다는 제1 기준 조건, 및 SM에 대한 SS의 사이즈비(SM/SS)가 미리 설정한 제2 기준값보다 크다는 제2 기준 조건을 모두 만족하면 상기 결함의 종류가 파티클이 아니라고 판정하는 것을 특징으로 하는 웨이퍼 표면 검사 방법.
KR1019990042036A 1999-09-30 1999-09-30 웨이퍼 표면 검사방법 KR100327340B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019990042036A KR100327340B1 (ko) 1999-09-30 1999-09-30 웨이퍼 표면 검사방법
TW089119950A TW462100B (en) 1999-09-30 2000-09-27 Wafer surface inspection method
US09/670,817 US6724474B1 (en) 1999-09-30 2000-09-28 Wafer surface inspection method
GB0023795A GB2356047B (en) 1999-09-30 2000-09-28 Wafer surface inspection method
FR0012446A FR2799283B1 (fr) 1999-09-30 2000-09-29 Procede pour examiner la surface d'une tranche de gravure
JP2000299227A JP2001153636A (ja) 1999-09-30 2000-09-29 ウェーハ表面検査方法
DE10048432A DE10048432A1 (de) 1999-09-30 2000-09-29 Waferoberflächen-Inspektionsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990042036A KR100327340B1 (ko) 1999-09-30 1999-09-30 웨이퍼 표면 검사방법

Publications (2)

Publication Number Publication Date
KR20010029287A KR20010029287A (ko) 2001-04-06
KR100327340B1 true KR100327340B1 (ko) 2002-03-06

Family

ID=19613402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990042036A KR100327340B1 (ko) 1999-09-30 1999-09-30 웨이퍼 표면 검사방법

Country Status (7)

Country Link
US (1) US6724474B1 (ko)
JP (1) JP2001153636A (ko)
KR (1) KR100327340B1 (ko)
DE (1) DE10048432A1 (ko)
FR (1) FR2799283B1 (ko)
GB (1) GB2356047B (ko)
TW (1) TW462100B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
KR20040048543A (ko) * 2002-12-03 2004-06-10 삼성전자주식회사 반도체 제조에서의 결점 분석 방법
US20050008640A1 (en) * 2003-04-23 2005-01-13 Wendy Waegell Method of treating transplant rejection
DE10330005B4 (de) * 2003-07-03 2006-12-21 Leica Microsystems Semiconductor Gmbh Vorrichtung zur Inspektion eines Wafers
US7317521B2 (en) 2003-09-18 2008-01-08 Micron Technology, Inc. Particle detection method
US7076320B1 (en) * 2004-05-04 2006-07-11 Advanced Micro Devices, Inc. Scatterometry monitor in cluster process tool environment for advanced process control (APC)
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
JP4973660B2 (ja) 2006-06-07 2012-07-11 株式会社Ｓｕｍｃｏ 単結晶シリコンウェーハのｃｏｐ発生要因の判定方法
JP4640504B2 (ja) 2006-06-09 2011-03-02 株式会社Ｓｕｍｃｏ 単結晶シリコンウェーハのｃｏｐ評価方法
JP5427808B2 (ja) * 2011-02-28 2014-02-26 株式会社日立ハイテクノロジーズ 検査装置
JP6493136B2 (ja) * 2015-10-06 2019-04-03 株式会社Sumco ウェーハ検査方法およびウェーハ検査装置
GB201518322D0 (en) 2015-10-16 2015-12-02 Rolls Royce Plc A method for classifying a defect in a component intended to have a monocrystalline
US12045555B2 (en) 2018-01-31 2024-07-23 Asml Netherlands B.V. Method to label substrates based on process parameters

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304289A (ja) * 1995-04-10 1997-11-28 Hitachi Electron Eng Co Ltd ウエハ表面検査方法および検査装置
JPH10163284A (ja) * 1996-11-29 1998-06-19 Shibaura Eng Works Co Ltd 半導体ウエハの表面検査方法および半導体装置の製造装置
JPH11142127A (ja) * 1997-11-11 1999-05-28 Topcon Corp ウェーハ表面検査方法とその装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2722362B2 (ja) * 1992-03-27 1998-03-04 三井金属鉱業株式会社 粒子または欠陥の大きさ情報の測定方法および装置
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US6118525A (en) * 1995-03-06 2000-09-12 Ade Optical Systems Corporation Wafer inspection system for distinguishing pits and particles
US5903342A (en) * 1995-04-10 1999-05-11 Hitachi Electronics Engineering, Co., Ltd. Inspection method and device of wafer surface
JP2885694B2 (ja) * 1996-04-25 1999-04-26 山口日本電気株式会社 半導体基板表面の自動外観検査装置
EP0803803B1 (en) 1996-04-26 2008-10-01 Texas Instruments Incorporated Method of configuring a data packet transfer device
WO1997046865A1 (en) * 1996-06-04 1997-12-11 Tencor Instruments Optical scanning system for surface inspection
MY123792A (en) 1996-12-04 2006-06-30 Ade Optical Systems Wafer inspection system for distinguishing pits and particles
JPH1164234A (ja) * 1997-08-20 1999-03-05 Advantest Corp 異物検出方法、および異物検出装置
JP2002529697A (ja) 1998-10-29 2002-09-10 アプライド マテリアルズ インコーポレイテッド 欠陥検出の方法及び装置
US6091493A (en) * 1999-03-30 2000-07-18 Scatter Works, Inc. Process for particle size measurement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304289A (ja) * 1995-04-10 1997-11-28 Hitachi Electron Eng Co Ltd ウエハ表面検査方法および検査装置
JPH10163284A (ja) * 1996-11-29 1998-06-19 Shibaura Eng Works Co Ltd 半導体ウエハの表面検査方法および半導体装置の製造装置
JPH11142127A (ja) * 1997-11-11 1999-05-28 Topcon Corp ウェーハ表面検査方法とその装置

Also Published As

Publication number Publication date
KR20010029287A (ko) 2001-04-06
TW462100B (en) 2001-11-01
US6724474B1 (en) 2004-04-20
JP2001153636A (ja) 2001-06-08
FR2799283B1 (fr) 2008-07-25
FR2799283A1 (fr) 2001-04-06
GB0023795D0 (en) 2000-11-08
DE10048432A1 (de) 2001-05-31
GB2356047A (en) 2001-05-09
GB2356047B (en) 2003-11-26

Similar Documents

Publication Publication Date Title
KR100327340B1 (ko) 웨이퍼 표면 검사방법
JP3551163B2 (ja) 欠陥検査方法及び欠陥検査装置
US7659975B1 (en) Methods and systems for inspection of a wafer or setting up an inspection process
JPH11243041A (ja) 品質管理システムおよび記録媒体
JP5509581B2 (ja) 半導体ウェーハの評価方法
JP2006343331A (ja) 試料のエッジ検査のためのシステム及び方法
KR102297269B1 (ko) 실리콘 웨이퍼의 평가 방법, 실리콘 웨이퍼 제조 공정의 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
TW201708811A (zh) 半導體晶圓的評價方法
US5946543A (en) Semiconductor wafer evaluating method and semiconductor device manufacturing method
KR20180083326A (ko) 결함영역의 판정방법
JPH06295945A (ja) 半導体製造プロセスの評価方法および装置
JPH0949802A (ja) パーティクルの検査方法
EP2261644B1 (en) Method for judging whether a semiconductor wafer is a non-defective wafer by using a laser scattering method
JP7420248B2 (ja) シリコンウェーハの評価方法、評価システム及び製造方法
KR20210084633A (ko) 반도체 웨이퍼의 평가 방법 및 제조 방법 그리고 반도체 웨이퍼의 제조 공정 관리 방법
JP2001015567A (ja) 半導体基板の評価装置および評価方法
JP4507157B2 (ja) ウエーハ製造工程の管理方法
JPH05215696A (ja) 欠陥検査方法および装置
KR101759878B1 (ko) 실리콘 웨이퍼의 평가 방법
JP3314217B2 (ja) 外観検査装置
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
JP3787547B2 (ja) 結晶欠陥の自動検査方法及び自動検査装置
CN115799103B (zh) 一种缺陷检测方法
JP3620641B2 (ja) 半導体ウェーハの検査方法
JP3348059B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee