KR20180083326A - 결함영역의 판정방법 - Google Patents
결함영역의 판정방법 Download PDFInfo
- Publication number
- KR20180083326A KR20180083326A KR1020187013186A KR20187013186A KR20180083326A KR 20180083326 A KR20180083326 A KR 20180083326A KR 1020187013186 A KR1020187013186 A KR 1020187013186A KR 20187013186 A KR20187013186 A KR 20187013186A KR 20180083326 A KR20180083326 A KR 20180083326A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon wafer
- defects
- region
- wafer
- defective area
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 230000002950 deficient Effects 0.000 title claims abstract description 55
- 230000007547 defect Effects 0.000 claims abstract description 161
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 117
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 114
- 239000010703 silicon Substances 0.000 claims abstract description 114
- 238000009826 distribution Methods 0.000 claims abstract description 44
- 239000002245 particle Substances 0.000 claims abstract description 39
- 239000013078 crystal Substances 0.000 claims abstract description 34
- 238000005259 measurement Methods 0.000 claims abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 14
- 238000007689 inspection Methods 0.000 abstract description 10
- 230000001066 destructive effect Effects 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 127
- 238000012545 processing Methods 0.000 description 14
- 238000004140 cleaning Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/14—Heating of the melt or the crystallised materials
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/30—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/32—Polishing; Etching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/55—Specular reflectivity
- G01N21/57—Measuring gloss
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/94—Investigating contamination, e.g. dust
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
본 발명은, CZ법으로 제조된 실리콘 단결정으로부터 잘라낸 실리콘 웨이퍼의 결함영역을 판정하는 방법으로서, (1) 상기 실리콘 웨이퍼를, 파장 266nm의 레이저를 이용한 파티클 카운터에 의한 헤이즈 측정에 있어서의 표면의 헤이즈 레벨이 0.06ppm 이하가 되도록 경면가공하는 공정, (2) 15nm 이하의 사이즈의 결함의 측정이 가능한 파티클 카운터를 이용하여, 상기 경면가공한 실리콘 웨이퍼 표면의 결함수 및/또는 결함밀도분포를 측정하는 공정, (3) 이 측정한 결함수 및/또는 결함밀도분포로부터 상기 실리콘 웨이퍼의 결함영역을 판정하는 공정을 갖는 결함영역의 판정방법이다. 이에 따라, CZ법으로 제조된 실리콘 단결정으로부터 잘라낸 실리콘 웨이퍼의 결함영역을 단시간에 또한 비파괴검사로 판정하는 방법이 제공된다.
Description
본 발명은, CZ법으로 제조된 실리콘 단결정으로부터 잘라낸 실리콘 웨이퍼의 결함영역을 파티클 카운터를 이용하여 판정하는 방법에 관한 것이다.
초크랄스키(CZ)법으로 제조된 실리콘 단결정에는, FPD(Flow Pattern Defect), LSTD(Laser Scattering Tomography Defect), COP(Crystal Originated Particle) 등의 그로우인(Grown-in) 결함이라 불리는 결함이 존재하며, 이들은 디바이스 특성을 악화시키는 원인 중 하나가 되므로, 이들 결함을 저감하는 것이 중요시되어 있다.
이들 결함을 설명하는데 있어서, 우선, 실리콘 단결정에 취입되는 Vacancy(이하, V)라 불리는 공공형의 점결함과, Interstitial-Si(이하, I)라 불리는 격자간형 실리콘 점결함 각각에 대하여, 일반적으로 알려져 있는 것을 설명한다.
실리콘 단결정에 있어서, V영역이란, 실리콘 원자의 부족으로부터 발생하는 오목부나 구멍과 같은 것이 많은 영역을 말하고, I영역이란, 실리콘 원자가 여분으로 존재함으로써 발생하는 전위나 여분의 실리콘 원자의 덩어리가 많은 영역을 말한다. 특히, V영역에서 발생하는 FPD, LSTD, COP 등의 그로우인 결함은, 디바이스공정에 있어서 산화막 내압특성을 악화시키는 요인 중 하나인 것으로 알려져 있다. 또한, V영역과 I영역 사이에는, 원자의 부족이나 여분이 없는(적은) Neutral영역(이하, N영역)이 존재한다. 그리고, 상기 그로우인 결함(FPD, LSTD, COP 등)이란, 어디까지나 V나 I가 과포화된 상태일 때에 발생하는 것으로, 다소의 원자의 편향이 있어도, 포화 이하라면, 그로우인 결함으로서는 존재하지 않는다고 알고 있다.
나아가, V영역과 I영역의 경계 근변에는 OSF(산화유기적층결함, Oxidation Induced Stacking Fault)라 불리는 결함이, 결정성장축에 대한 수직방향의 단면에서 봤을 때에, 링상으로 분포해 있는 것이 확인되고 있다(이하, OSF가 발생하는 영역을 「OSF영역」이라 한다). 또한, 이들 결함영역은, 결정육성시의 인상속도 등에 따라 변하는 것으로 알려져 있다.
상기 서술한 그로우인 결함을 평가하는 방법으로는, 특허문헌 1이나 특허문헌 2와 같은 열처리나 산화처리를 이용하는 방법이나, 특허문헌 3과 같은 에칭을 이용하는 방법이 일반적이다. 또한, 결함영역, 특히 N영역을 판정하는 방법으로서도, 특허문헌 4와 같은 산화처리를 행하는 방법이 알려져 있고, 나아가 여기에 Cu디포지션법을 함께 실시하는 방법도 알려져 있다.
또한, 특허문헌 5와 같이, 단결정 제조시에 노 내 온도 등의 제조조건을 조절함으로써 V영역이나 N영역 등 원하는 결함영역을 갖는 실리콘 단결정을 제조하는 방법도 제안되어 있으나, 특히 N영역에 요구되는 제조조건은 어려워, 안정된 제품을 얻기 어렵다. 따라서, 이러한 방법으로 단결정의 제조를 행하는 경우에 있어서도, 품질검사로서의 결함영역의 판정을 하는 것은 중요하다.
잉곳으로부터 잘라낸 웨이퍼의 결함영역(V영역, OSF영역, N영역)을 판정하는 경우, 상기 특허문헌 1~4와 같이 열처리 등을 실시하고, 그 후 OSF검사나 산화막 내압평가, 웨이퍼 라이프타임 검사 등을 행하는 것이 일반적이다. 그러나, 이들 방법에서는 상기 서술한 열처리만으로 20시간 정도를 요하고, 그 후의 OSF검사 등을 포함하면 판정까지 아무리 짧아도 꼬박 1일이 필요해진다. 나아가, 이들 검사는 파괴검사이기 때문에 제품의 수율을 떨어뜨리는 원인이기도 했다.
본 발명은, 상기 서술한 문제를 감안하여 이루어진 것으로, CZ법으로 제조된 실리콘 단결정으로부터 잘라낸 실리콘 웨이퍼의 결함영역을 단시간에 또한 비파괴검사로 판정하는 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에서는, CZ법으로 제조된 실리콘 단결정으로부터 잘라낸 실리콘 웨이퍼의 결함영역을 판정하는 방법으로서, (1) 상기 실리콘 웨이퍼를, 파장 266nm의 레이저를 이용한 파티클 카운터에 의한 헤이즈 측정에 있어서의 표면의 헤이즈 레벨이 0.06ppm 이하가 되도록 경면가공하는 공정, (2) 15nm 이하의 사이즈의 결함의 측정이 가능한 파티클 카운터를 이용하여, 상기 경면가공한 실리콘 웨이퍼 표면의 결함수 및/또는 결함밀도분포를 측정하는 공정, (3) 이 측정한 결함수 및/또는 결함밀도분포로부터 상기 실리콘 웨이퍼의 결함영역을 판정하는 공정을 갖는 결함영역의 판정방법을 제공한다.
이러한 방법이면, 결함영역을 판정하는 실리콘 웨이퍼의 헤이즈 레벨을 소정의 값 이하로 하고, 소정의 검출정밀도의 파티클 카운터를 이용함으로써, 결정결함을 감도 좋게 검출할 수 있고, 측정한 결함수 및/또는 결함밀도분포로부터 실리콘 웨이퍼의 결함영역을 단시간에 또한 비파괴검사로 판정할 수 있다.
또한, 상기 결함영역으로서, V영역, OSF영역, N영역을 판정하는 것이 바람직하다.
본 발명의 결함영역의 판정방법은, V영역, OSF영역, N영역의 판정에 특히 유효하다.
또한, 상기 (3)공정보다 전에, 상기 실리콘 웨이퍼와 동일한 산소농도이면서 결함영역이 기지(旣知)인 실리콘 웨이퍼의 표면의 결함수 및/또는 결함밀도분포를 상기 (2)공정에서 이용하는 파티클 카운터로 측정하고, 결함영역과 실리콘 웨이퍼 표면의 결함수 및/또는 결함밀도분포의 대응관계를 미리 구해 놓고, 상기 (3)공정에 있어서, 상기 미리 구해 놓은 대응관계에 기초하여, 상기 (2)공정에서 측정한 결함수 및/또는 결함밀도분포로부터 상기 실리콘 웨이퍼의 결함영역을 판정하는 것이 바람직하다.
이와 같이, 결함영역과 실리콘 웨이퍼 표면의 결함수 및/또는 결함밀도분포의 대응관계를 미리 구해 놓음으로써, 실리콘 웨이퍼의 결함영역을 보다 단시간에 판정할 수 있다.
또한, 상기 실리콘 웨이퍼를, 산소농도가 5~20ppma(JEIDA)인 것으로 하는 것이 바람직하다.
이러한 산소농도의 것이면, 결함영역마다의 결함수나 결함밀도분포의 차이가 보다 명확해지므로, 실리콘 웨이퍼의 결함영역을 보다 정확하게 판정할 수 있다.
이상과 같이, 본 발명의 결함영역의 판정방법이면, CZ법으로 제조된 실리콘 단결정으로부터 잘라낸 실리콘 웨이퍼에 있어서, V영역, OSF영역, N영역 등의 결함영역을 정확하게 판정할 수 있고, 또한 판정에 걸리는 시간을 대폭 단축할 수 있다. 나아가, 본 발명의 결함영역의 판정방법이면, 이 판정을 파티클 카운터를 이용하여 비파괴검사로 행하기 때문에, 제품의 수율저하를 방지할 수도 있다.
도 1은 본 발명의 결함영역의 판정방법의 일례를 나타내는 플로우도이다.
도 2는 CZ법으로 인상속도를 감소시키면서 성장시킨 실리콘 단결정에 있어서의 각 결함영역을 나타내는 모식도이다.
도 3은 도 2의 실리콘 단결정에 있어서, A-A, B-B, C-C의 개소로부터 잘라낸 실리콘 웨이퍼 면내의 결함을 모식적으로 나타내는 웨이퍼맵이다.
도 4는 실시예 1에서 측정한 웨이퍼(i)~(iii)의 결함밀도분포를 나타내는 웨이퍼맵이다.
도 5는 비교예 1에서 측정한 웨이퍼(i)~(iii)의 결함밀도분포를 나타내는 웨이퍼맵이다.
도 6은 비교예 2에서 측정한 웨이퍼(i)~(iii)의 결함밀도분포를 나타내는 웨이퍼맵이다.
도 2는 CZ법으로 인상속도를 감소시키면서 성장시킨 실리콘 단결정에 있어서의 각 결함영역을 나타내는 모식도이다.
도 3은 도 2의 실리콘 단결정에 있어서, A-A, B-B, C-C의 개소로부터 잘라낸 실리콘 웨이퍼 면내의 결함을 모식적으로 나타내는 웨이퍼맵이다.
도 4는 실시예 1에서 측정한 웨이퍼(i)~(iii)의 결함밀도분포를 나타내는 웨이퍼맵이다.
도 5는 비교예 1에서 측정한 웨이퍼(i)~(iii)의 결함밀도분포를 나타내는 웨이퍼맵이다.
도 6은 비교예 2에서 측정한 웨이퍼(i)~(iii)의 결함밀도분포를 나타내는 웨이퍼맵이다.
상기 서술한 바와 같이, CZ법으로 제조된 실리콘 단결정으로부터 잘라낸 실리콘 웨이퍼의 결함영역을 단시간에 또한 비파괴검사로 판정하는 방법의 개발이 요구되고 있었다.
본 발명자들은, 상기 과제에 대하여 예의 검토를 거듭한 결과, 결함영역을 판정하는 실리콘 웨이퍼의 헤이즈 레벨을 소정의 값 이하로 하고, 다시 소정의 검출정밀도의 파티클 카운터를 이용하여 결정결함을 측정하여, 그 결과로부터 결함영역을 판정함으로써, 상기 과제를 달성할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명은, CZ법으로 제조된 실리콘 단결정으로부터 잘라낸 실리콘 웨이퍼의 결함영역을 판정하는 방법으로서, (1) 상기 실리콘 웨이퍼를, 파장 266nm의 레이저를 이용한 파티클 카운터에 의한 헤이즈 측정에 있어서의 표면의 헤이즈 레벨이 0.06ppm 이하가 되도록 경면가공하는 공정, (2) 15nm 이하의 사이즈의 결함의 측정이 가능한 파티클 카운터를 이용하여, 상기 경면가공한 실리콘 웨이퍼 표면의 결함수 및/또는 결함밀도분포를 측정하는 공정, (3) 이 측정한 결함수 및/또는 결함밀도분포로부터 상기 실리콘 웨이퍼의 결함영역을 판정하는 공정을 갖는 결함영역의 판정방법이다.
한편, 여기서 파티클 카운터에 대하여 간단히 설명한다. 파티클 카운터는 일반적으로 입사계와 검출계를 구비하고 있으며, 실리콘 웨이퍼에 입사광을 조사하고, 그 산란광의 강도로부터, 이 실리콘 웨이퍼 표면에 존재하는 결함을 LPD(Light Point Defect)로서 검출한다. 파티클 카운터가 상기 서술한 LPD수를 카운트할 때에, 웨이퍼 표면에 존재하는 수~수십nm 정도의 거칠기가 방해요인이 되는 것으로 알려져 있다. 이 수~수십nm 정도의 거칠기가 헤이즈이다. 통상, 헤이즈에 의한 산란광의 크기는 입사광 강도에 대한 비로 표시하고, 예를 들어, 입사광 강도 1에 대해 산란광의 강도가 그 100만분의 1인 경우에는, 산란광의 강도(즉, 헤이즈 레벨)를 1ppm으로 표시한다.
이하, 본 발명에 대하여 도면을 참조하면서 상세하게 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
도 1은, 본 발명의 결함영역의 판정방법의 일례를 나타내는 플로우도이다. 도 1의 결함영역의 판정방법에서는, 이하의 (1)~(3)공정에서 결함영역을 판정한다.
(1) CZ법으로 제조된 실리콘 단결정으로부터 잘라낸 실리콘 웨이퍼를, 표면의 헤이즈 레벨이 0.06ppm 이하가 되도록 경면가공하는 공정
(2) 15nm 이하의 사이즈의 결함의 측정이 가능한 파티클 카운터를 이용하여, 경면가공한 실리콘 웨이퍼 표면의 결함수 및/또는 결함밀도분포를 측정하는 공정
(3) 측정한 결함수 및/또는 결함밀도분포로부터 실리콘 웨이퍼의 결함영역을 판정하는 공정
이하, 각 공정에 대하여 더욱 상세하게 설명한다.
[(1)공정]
(1)공정에서는, CZ법으로 제조된 실리콘 단결정으로부터 잘라낸 실리콘 웨이퍼를, 표면의 헤이즈 레벨이 0.06ppm 이하가 되도록 경면가공한다. 한편, 헤이즈 레벨은 작으면 작을수록 좋다.
(1)공정의 전단계로서, CZ법으로 제조된 실리콘 단결정으로부터 결함영역을 판정하는 실리콘 웨이퍼를 잘라낸다(슬라이스공정). 이어서, 경면가공 전에, 면취공정, 래핑·평면연삭·양두연삭공정, 에칭공정 등을 행할 수도 있다. 한편, 이들 공정은 공지의 방법으로 행하면 된다.
다음에, 이렇게 하여 준비한 실리콘 웨이퍼를 경면가공한다. 경면가공은 연마공정과 세정공정으로 이루어지며, 연마공정에서는, 상기와 같이 에칭 등을 행한 실리콘 웨이퍼의 평탄도를 더욱 향상시키고, 또한 그 실리콘 웨이퍼의 표면을 경면화시킨다. 한편, 여기서 말한 「평탄도」에는, 여러가지 주파수 성분이 있는데, 큰 파장의 Warp(휨)나 굴곡, 작은 파장의 거칠기나 마이크로러프니스, 헤이즈 등이 포함된다.
헤이즈와 관련된 주파수 성분은, 연마공정에 사용하는 연마제, 연마포, 연마온도 등을 조절함으로써, 저감시킬 수 있다. 보다 구체적으로는, 예를 들어, 연마제에 포함되는 실리카의 평균입경을 30nm 이하로 하고, 연마포에는 가늘고 긴 미세한 구멍(냅)을 다수 형성한 냅층을 마련하고, 이 냅층은 에테르계 수지 등으로 연질로 마무리하는 것이 바람직하나, 물론 이것들로 한정되지 않는다.
상기 연마공정 후의 세정공정에서는, 연마공정에서 사용된 연마액이나 연마제를 실리콘 웨이퍼로부터 제거하고, 또한 실리콘 웨이퍼 표층에 부착된 금속불순물이나 환경에 기인한 파티클을 제거한다.
한편, 세정공정에 있어서는, 상기 연마공정에서 만들어 낸 실리콘 웨이퍼 표면의 헤이즈품질을 악화시키지 않는 것이 중요하고, 세정액이나 세정온도 등을 조절함으로써, 헤이즈품질을 악화시키지 않고 세정할 수 있다. 보다 구체적으로는, 예를 들어, 세정공정으로서 일반적인 SC1에서의 세정 후에, 불산과 또한 오존을 이용한 세정을 실시하고, 실리콘 웨이퍼의 에칭량(エッチング代)을 0.1~2.0nm로 하는 것이 바람직하나, 물론 이것들로 한정되지 않는다.
이들 연마조건이나 세정조건 등은, 파장 266nm의 레이저를 이용한 파티클 카운터에 의한 헤이즈 측정에서, 헤이즈 레벨이 0.06ppm 이하가 되도록 할 수 있는 조건이면, 종래 공지의 어떠한 조건도 채용가능하다.
다음에, 경면가공 후의 실리콘 웨이퍼 표면의 헤이즈 레벨을 측정한다. 이때, 본 발명에서는, 파장 266nm의 레이저를 이용한 파티클 카운터에 의한 헤이즈 측정을 행한다. 이러한 헤이즈 측정에 이용할 수 있는 장치로는, 예를 들어, KLA-Tencor사제 SurfScan SP3의 DWO모드 등을 들 수 있다. 한편, 레이저의 파장에 따라 헤이즈의 검출정밀도가 상이하므로, 레이저의 파장이 상이한 파티클 카운터를 사용한 경우에는 동일한 헤이즈의 값이 되지 않는 점에 주의가 필요하다.
본 발명에서는, 상기와 같이 하여 측정한 경면가공 후의 실리콘 웨이퍼 표면의 헤이즈 레벨이 0.06ppm 이하가 되도록 경면가공을 행한다. 즉, 측정한 헤이즈 레벨이 0.06ppm을 초과해 있는 경우에는, 동일한 웨이퍼에 대해 재차 경면가공을 행하거나, 혹은 다른 웨이퍼에서 경면가공을 다시 하거나 하여, 경면가공 후의 표면의 헤이즈 레벨이 0.06ppm 이하인 실리콘 웨이퍼를 준비한다.
[(2)공정]
(2)공정에서는, 15nm 이하의 사이즈의 결함의 측정이 가능한 파티클 카운터를 이용하여, 상기 (1)공정에서 경면가공한 실리콘 웨이퍼 표면의 결함수 및/또는 결함밀도분포를 측정한다.
파티클 카운터를 이용함으로써, 상기와 같이 실리콘 웨이퍼 표면에 존재하는 결정결함을 LPD로서 검출하고, 그 LPD수를 카운트함으로써, 실리콘 웨이퍼 표면의 결함수 및/또는 결함밀도분포를 측정할 수 있다.
한편, 본 발명에서는, 이때 15nm 이하의 사이즈의 결함의 측정이 가능한 파티클 카운터를 사용한다. 이보다 검출정밀도가 낮은 파티클 카운터(예를 들어, 20nm 정도의 사이즈의 결함까지밖에 측정할 수 없는 것)를 사용한 경우에는, 각 결함영역마다(특히, OSF영역과 N영역)의 결함수나 결함밀도분포의 차이가 불명확해지므로, 이들 영역을 판별할 수 없게 된다. 한편, 15nm 이하의 사이즈의 결함의 측정이 가능한 파티클 카운터로는, 예를 들어, KLA-Tencor사제 SurfScan SP5 등을 들 수 있다.
[(3)공정]
(3)공정에서는, 상기 (2)공정에서 측정한 결함수 및/또는 결함밀도분포로부터 실리콘 웨이퍼의 결함영역을 판정한다. 한편, 본 발명의 결함영역의 판정방법은, V영역, OSF영역, N영역의 판정에 특히 유효하다.
여기서, 각 결함영역과 맵의 특징에 대하여 설명한다. 도 2는, CZ법으로 인상속도를 감소시키면서 성장시킨 실리콘 단결정에 있어서의 각 결함영역을 나타내는 모식도이다. 도 2에 나타나는 바와 같이, CZ법으로 인상속도를 감소시키면서 성장시킨 실리콘 단결정(1)에는, V영역(2), N영역(3), OSF영역(4), 및 I영역(5)이 존재한다. 이들 각 결함영역의 특징에 대해서는 상기 서술한 바와 같다. 또한, 도 2 중, A-A, B-B, C-C는, 실리콘 단결정(1)으로부터 각 결함영역을 포함하는 실리콘 웨이퍼를 잘라내는 경우의 잘라낸 개소를 나타내고 있으며, 도 3은, 이 도 2 중의 A-A, B-B, C-C의 개소로부터 잘라낸 실리콘 웨이퍼 면내의 결함밀도분포를 모식적으로 나타내고 있다.
도 3에 나타나는 바와 같이, A-A의 개소로부터 잘라낸 전면 V영역의 실리콘 웨이퍼에서는, 실리콘 웨이퍼 전면에 FPD, LSTD, COP 등의 그로우인 결함이 발생한다. 또한, B-B의 개소로부터 잘라낸 V영역, N영역, 및 OSF영역을 포함하는 실리콘 웨이퍼에서는, 열산화처리에 의해 현재화(顯在化)하는 링상의 결함(OSF링)이 발생하고, 다시 중앙부에는 V영역에서 나타낸 그로우인 결함이 발생한다. 한편, C-C의 개소로부터 잘라낸 전면 N영역의 실리콘 웨이퍼에서는, 열처리 등을 실시해도 결함의 발생이 매우 적다. 이와 같이, 본래, 각 결함영역마다의 결함수나 결함밀도분포가 상이하므로, 파티클 카운터의 결함의 검출감도를 높일 수 있다면, 에칭이나 열처리 등을 실시하지 않아도 파티클 카운터로 측정한 결함수 및/또는 결함밀도분포로부터 실리콘 웨이퍼의 결함영역을 판정할 수 있는 것으로 생각된다.
그러므로, (3)공정보다 전에, 결함영역을 판정하는 실리콘 웨이퍼와 동일한 산소농도이면서 결함영역이 기지(旣知)인 다른 실리콘 웨이퍼의 표면의 결함수 및/또는 결함밀도분포를 상기 (2)공정에서 사용하는 파티클 카운터를 이용하여 측정하고, 결함영역과 실리콘 웨이퍼 표면의 결함수 및/또는 결함밀도분포의 대응관계를 미리 구해 놓고, (3)공정에 있어서, 미리 구해 놓은 대응관계에 기초하여, (2)공정에서 측정한 결함수 및/또는 결함밀도분포로부터 실리콘 웨이퍼의 결함영역을 판정할 수 있다. 이와 같이, 결함영역과 실리콘 웨이퍼 표면의 결함수 및/또는 결함밀도분포의 대응관계를 미리 구해 놓음으로써, 실리콘 웨이퍼의 결함영역을 보다 단시간에 판정할 수 있다.
또한, 본 발명에서는, 결함영역을 판정하는 실리콘 웨이퍼를, 산소농도(초기산소농도)가 5~20ppma(JEIDA)인 것으로 하는 것이 바람직하다. 이는, 파티클 카운터로 측정되는 결함수가 실리콘 웨이퍼의 산소농도와 관계가 있기 때문이다. 산소농도가 5ppma 이상이면, V영역 및 OSF영역의 결함수가 증가하므로, V영역, OSF영역, N영역의 각 영역마다의 결함수나 결함밀도분포의 차이가 보다 명확해지고, 파티클 카운터에 의한 결함수 및/또는 결함밀도분포의 측정결과만으로도(즉, 상기와 같이 미리 구해 놓은 대응관계에 기초한 판정을 행하지 않아도) 결함영역의 보다 정확한 판정이 가능해진다. 산소농도가 8ppma 이상이면, 결함영역마다의 차이가 더욱 명확해지므로, 보다 바람직하다. 또한, 산소농도가 20ppma 이하이면, V영역의 측정에 있어서 파티클 카운터의 결함수가 오버플로우될 우려가 없으므로, 바람직하다.
이상과 같이, 본 발명의 결함영역의 판정방법이면, CZ법으로 제조된 실리콘 단결정으로부터 잘라낸 실리콘 웨이퍼에 있어서, V영역, OSF영역, N영역 등의 결함영역을 정확하게 판정할 수 있고, 또한 판정에 걸리는 시간을 대폭 단축할 수 있다. 나아가, 본 발명의 결함영역의 판정방법이면, 이 판정을 파티클 카운터를 이용하여 비파괴검사로 행하기 때문에, 제품의 수율저하를 방지할 수도 있다.
실시예
이하, 실시예 및 비교예를 이용하여 본 발명을 구체적으로 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
실시예 1 및 비교예 1, 2에서는, 동일한 실리콘 단결정으로부터 잘라낸 결함영역이 기지인 실리콘 웨이퍼를 사용하였다. 한편, 실리콘 단결정은, CZ법으로 인상속도를 변경하면서 성장시킨 직경 300mm, 초기산소농도 11ppma(JEIDA)의 것으로 하였다. 또한, 실리콘 웨이퍼로는, (i)전면이 V영역인 것, (ii)V영역, OSF영역, 및 N영역을 포함하는 것, (iii)전면이 N영역인 것 중 3종류를 준비하고, 각각 종래법에 따라서, 면취공정, 래핑·평면연삭·양두연삭공정, 에칭공정을 행하였다.
[실시예 1]
상기와 같이 하여 준비한 실리콘 웨이퍼(i)~(iii)에 대해, 종래법에 따라서, 연마공정 및 세정공정을 행하고, 경면가공하였다. 다음에, 이 경면가공 후의 웨이퍼 표면의 헤이즈 레벨을 KLA-Tencor사제 SurfScan SP3의 DWO모드(레이저파장: 266nm)로 측정하고, 어떠한 웨이퍼에서도 헤이즈 레벨이 0.055~0.060ppm인 것을 확인하였다. 다음에, 15nm 이하의 사이즈의 결함의 측정이 가능한 KLA-Tencor사제 SurfScan SP5를 이용하여, 경면가공한 웨이퍼 표면의 결함수 및 결함밀도분포를 측정하였다. 14nm 이상의 결함을 검출시킨 각 웨이퍼의 결함밀도분포(웨이퍼맵)를 도 4에 나타낸다. 한편, 결함수는 웨이퍼(i)에서 약 60,000개, 웨이퍼(ii)에서 약 10,000개, 웨이퍼(iii)에서 약 200개였다.
먼저, 결함수만을 비교하면, 웨이퍼(i), 웨이퍼(ii), 웨이퍼(iii)에서 각각 결함수에 현저한 차이가 있고, 이들 웨이퍼를 각각 구별할 수 있었다. 다음에, 결함밀도분포를 비교하면, 도 4에 나타나는 바와 같이, 웨이퍼(i)에서는 웨이퍼 전면에 그로우인 결함이 현재화하고 있으며, 웨이퍼(ii)에서는 외주 부근의 링상의 결함(OSF링)과 중앙부에는 V영역 기인이라 생각되는 결함이 현재화하고 있으며, 웨이퍼(iii)에서는 웨이퍼 전면에 걸쳐 결함이 매우 적다는 점에서, 이들 웨이퍼를 각각 구별할 수 있었다. 이들 결과로부터, 실리콘 웨이퍼(i)는 전면 V영역이고, 실리콘 웨이퍼(ii)는 V영역, OSF영역, 및 N영역을 포함하며, 실리콘 웨이퍼(iii)는 전면 N영역이라고 판정할 수 있었다.
나아가, 상기와 같이 하여 측정한 웨이퍼(i)~(iii)의 결함수 및 결함밀도분포와, 미리 구해 놓은 초기산소농도 11ppma(JEIDA)의 실리콘 단결정에 있어서의 결함영역과 실리콘 웨이퍼 표면의 결함수 및 결함밀도분포의 대응표(미도시)를 토대로 결함영역의 판정을 행한 바, 실리콘 웨이퍼(i)는 전면 V영역이고, 실리콘 웨이퍼(ii)는 V영역, OSF영역, 및 N영역을 포함하며, 실리콘 웨이퍼(iii)는 전면 N영역이라고 판정할 수 있었다.
[비교예 1]
실시예 1에서 결함수 및 결함밀도분포를 측정한 경면가공 후의 실리콘 웨이퍼에 대해, 20nm까지의 사이즈의 결함밖에 측정할 수 없는 KLA-Tencor사제 SurfScan SP3의 DWO모드를 이용하여, 결함수 및 결함밀도분포를 측정하였다. 26nm 이상의 결함을 검출시킨 결함밀도분포(웨이퍼맵)를 도 5에 나타낸다. 한편, 결함수는 웨이퍼(i)에서 약 200개, 웨이퍼(ii)에서 약 40개, 웨이퍼(iii)에서 약 40개였다.
먼저, 결함수만을 비교하면, 웨이퍼(i)의 결함수는 웨이퍼(ii) 및 웨이퍼(iii)의 결함수에 비하면 많지만, 웨이퍼(ii)와 웨이퍼(iii)의 결함수는 거의 동일하여, 웨이퍼(ii)와 웨이퍼(iii)를 구별할 수 없었다. 다음에, 결함밀도분포를 비교하면, 도 5에 나타나는 바와 같이, 웨이퍼(i)에서는 웨이퍼(ii) 및 웨이퍼(iii)에 비하면 웨이퍼 중앙부에 많은 결함이 보이지만, 웨이퍼(ii)와 웨이퍼(iii)에서는 웨이퍼 전면에 걸쳐 결함이 매우 적어, 웨이퍼(ii)와 웨이퍼(iii)를 구별할 수 없었다. 이와 같이, 결함검출능력이 20nm 레벨인(즉, 15nm 이하의 사이즈의 결함의 측정이 불가능한) 파티클 카운터를 사용한 경우에는, 경면가공 후의 헤이즈 레벨을 0.06ppm 이하로 하여도 결함영역을 판정할 수 없음을 알 수 있다.
[비교예 2]
실시예 1과 동일하게 실리콘 웨이퍼(i)~(iii)를 준비하고, 연마조건을 변경하여 경면가공을 행하고, 어떠한 웨이퍼에서도 경면가공 후의 웨이퍼 표면의 헤이즈 레벨이 0.068~0.072ppm인 것을 확인하였다. 다음에, 15nm 이하의 사이즈의 결함의 측정이 가능한 KLA-Tencor사제 SurfScan SP5를 이용하여, 경면가공한 웨이퍼 표면의 결함수 및 결함밀도분포를 측정하였다. 14nm 이상의 결함을 검출시킨 결함밀도분포(웨이퍼맵)를 도 6에 나타낸다. 한편, 어떠한 웨이퍼에서도 파티클 카운터의 결함수가 오버플로우하고 있으며, 결함수는 측정할 수 없었다.
상기와 같이, 어떠한 웨이퍼에서도 파티클 카운터의 결함수가 오버플로우하고 있으며, 또한 도 6에 나타나는 바와 같이, 정확한 결함밀도분포가 얻어지지 않았으므로, 웨이퍼(i)~(iii)을 구별할 수 없었다. 이는, 경면가공 후의 헤이즈성분의 저감이 불충분하므로, 실리콘 웨이퍼 표면의 결함성분과 헤이즈성분이, 파티클 카운터에서는 모두 결함으로서 검출되었기 때문이다. 이 점으로부터, 경면가공 후의 헤이즈 레벨이 0.06ppm을 초과하는 경우에는, 결함검출능력이 10nm 레벨인(즉, 15nm 이하의 사이즈의 결함의 측정이 가능한) 파티클 카운터를 사용하여도, 결함영역을 판정할 수 없음을 알 수 있다.
이상의 점으로부터, 본 발명의 결함영역의 판정방법과 같이, 결함영역을 판정하는 실리콘 웨이퍼의 헤이즈 레벨을 소정의 값 이하로 하고, 소정의 검출정밀도의 파티클 카운터를 이용함으로써, 결정결함을 감도 좋게 검출할 수 있고, 측정한 결함수 및/또는 결함밀도분포로부터 실리콘 웨이퍼의 결함영역을 단시간에 또한 비파괴검사로 판정할 수 있음이 분명해졌다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.
Claims (4)
- CZ법으로 제조된 실리콘 단결정으로부터 잘라낸 실리콘 웨이퍼의 결함영역을 판정하는 방법으로서,
(1) 상기 실리콘 웨이퍼를, 파장 266nm의 레이저를 이용한 파티클 카운터에 의한 헤이즈 측정에 있어서의 표면의 헤이즈 레벨이 0.06ppm 이하가 되도록 경면가공하는 공정,
(2) 15nm 이하의 사이즈의 결함의 측정이 가능한 파티클 카운터를 이용하여, 상기 경면가공한 실리콘 웨이퍼 표면의 결함수 및 결함밀도분포 중 어느 하나 또는 양방을 측정하는 공정,
(3) 이 측정한 결함수 및 결함밀도분포 중 어느 하나 또는 양방으로부터 상기 실리콘 웨이퍼의 결함영역을 판정하는 공정,
을 갖는 것을 특징으로 하는 결함영역의 판정방법. - 제1항에 있어서,
상기 결함영역으로서, V영역, OSF영역, N영역을 판정하는 것을 특징으로 하는 결함영역의 판정방법. - 제1항 또는 제2항에 있어서,
상기 (3)공정보다 전에, 상기 실리콘 웨이퍼와 동일한 산소농도이면서 결함영역이 기지인 실리콘 웨이퍼의 표면의 결함수 및 결함밀도분포 중 어느 하나 또는 양방을 상기 (2)공정에서 이용하는 파티클 카운터로 측정하고, 결함영역과 실리콘 웨이퍼 표면의 결함수 및 결함밀도분포 중 어느 하나 또는 양방의 대응관계를 미리 구해 놓고, 상기 (3)공정에 있어서, 상기 미리 구해 놓은 대응관계에 기초하여, 상기 (2)공정에서 측정한 결함수 및 결함밀도분포 중 어느 하나 또는 양방으로부터 상기 실리콘 웨이퍼의 결함영역을 판정하는 것을 특징으로 하는 결함영역의 판정방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 실리콘 웨이퍼를, 산소농도가 5~20ppma(JEIDA)인 것으로 하는 것을 특징으로 하는 결함영역의 판정방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015224369A JP6402703B2 (ja) | 2015-11-17 | 2015-11-17 | 欠陥領域の判定方法 |
| JPJP-P-2015-224369 | 2015-11-17 | ||
| PCT/JP2016/004664 WO2017085903A1 (ja) | 2015-11-17 | 2016-10-24 | 欠陥領域の判定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180083326A true KR20180083326A (ko) | 2018-07-20 |
| KR102639121B1 KR102639121B1 (ko) | 2024-02-22 |
Family
ID=58718576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187013186A KR102639121B1 (ko) | 2015-11-17 | 2016-10-24 | 결함영역의 판정방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US10513798B2 (ko) |
| JP (1) | JP6402703B2 (ko) |
| KR (1) | KR102639121B1 (ko) |
| CN (1) | CN108140593B (ko) |
| DE (1) | DE112016004752T5 (ko) |
| SG (1) | SG11201803206YA (ko) |
| TW (1) | TWI714654B (ko) |
| WO (1) | WO2017085903A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102060085B1 (ko) * | 2018-08-20 | 2019-12-27 | 에스케이실트론 주식회사 | 웨이퍼의 결함 영역을 평가하는 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110132991A (zh) * | 2019-06-18 | 2019-08-16 | 徐州鑫晶半导体科技有限公司 | 用于检测硅晶圆上激光打标缺陷的方法 |
| JP7342789B2 (ja) * | 2020-05-28 | 2023-09-12 | 株式会社Sumco | シリコンウェーハおよびシリコンウェーハの製造方法 |
| CN111781204A (zh) * | 2020-06-16 | 2020-10-16 | 天津中环领先材料技术有限公司 | 一种半导体圆硅片环状层错的测试方法 |
| CN113109363B (zh) * | 2021-03-10 | 2022-09-20 | 中国科学院上海微系统与信息技术研究所 | 一种表征硅晶体中缺陷的方法 |
| CN113138195A (zh) * | 2021-04-16 | 2021-07-20 | 上海新昇半导体科技有限公司 | 晶体缺陷的监控方法及晶棒生长方法 |
| CN115360115A (zh) * | 2022-10-19 | 2022-11-18 | 西安奕斯伟材料科技有限公司 | 一种测量晶圆表面损伤层深度的方法及系统 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10297995A (ja) | 1997-04-23 | 1998-11-10 | Samsung Electron Co Ltd | 半導体インゴット分析方法 |
| JPH1179889A (ja) | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
| JP2000058509A (ja) | 1998-08-13 | 2000-02-25 | Toyota Central Res & Dev Lab Inc | 結晶欠陥の評価方法及び結晶欠陥評価装置 |
| JP2000269288A (ja) | 1999-03-15 | 2000-09-29 | Shin Etsu Handotai Co Ltd | シリコンウエーハの結晶欠陥検出法および結晶欠陥評価法ならびに酸化膜耐圧特性評価法 |
| JP2003142544A (ja) * | 2001-11-07 | 2003-05-16 | Toshiba Ceramics Co Ltd | シリコンウエハの微小欠陥の評価方法 |
| JP2004153083A (ja) | 2002-10-31 | 2004-05-27 | Shin Etsu Handotai Co Ltd | シリコンウエーハの評価方法及びｓｏｉウエーハの製造方法 |
| JP2006112871A (ja) * | 2004-10-13 | 2006-04-27 | Sumco Corp | 半導体基板の検査方法及びその検査装置 |
| JP2015501533A (ja) * | 2011-10-14 | 2015-01-15 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッドＭｅｍｃ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 結晶関連欠陥の位置を示す方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1035235A4 (en) * | 1998-08-31 | 2002-05-15 | Shinetsu Handotai Kk | METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS |
| WO2000041227A1 (fr) * | 1998-12-28 | 2000-07-13 | Shin-Etsu Handotai Co.,Ltd. | Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium |
| DE19960823B4 (de) * | 1999-12-16 | 2007-04-12 | Siltronic Ag | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung |
| US8529695B2 (en) * | 2000-11-22 | 2013-09-10 | Sumco Corporation | Method for manufacturing a silicon wafer |
| JP3994665B2 (ja) * | 2000-12-28 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびシリコン単結晶の製造方法 |
| US6743495B2 (en) * | 2001-03-30 | 2004-06-01 | Memc Electronic Materials, Inc. | Thermal annealing process for producing silicon wafers with improved surface characteristics |
| JP3994139B2 (ja) * | 2002-03-15 | 2007-10-17 | コバレントマテリアル株式会社 | シリコンウエハのグローン・イン欠陥密度の評価方法 |
| JP4385978B2 (ja) * | 2005-03-28 | 2009-12-16 | 信越半導体株式会社 | 半導体ウエーハの評価方法及び製造方法 |
| JP2008222505A (ja) * | 2007-03-14 | 2008-09-25 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの評価方法およびシリコン単結晶の製造方法 |
| JP5169509B2 (ja) * | 2007-06-12 | 2013-03-27 | 信越半導体株式会社 | 欠陥検出方法及び欠陥検出システム並びに発光素子の製造方法 |
| JP5212472B2 (ja) * | 2008-06-10 | 2013-06-19 | 株式会社Ｓｕｍｃｏ | シリコンエピタキシャルウェーハの製造方法 |
| JP4358889B1 (ja) * | 2008-06-27 | 2009-11-04 | 日本エレクトロセンサリデバイス株式会社 | ウエーハ欠陥検査装置 |
| JP5440564B2 (ja) * | 2011-07-14 | 2014-03-12 | 信越半導体株式会社 | 結晶欠陥の検出方法 |
| JP5799935B2 (ja) * | 2012-11-13 | 2015-10-28 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
| US9777394B2 (en) * | 2013-02-22 | 2017-10-03 | Shin-Etsu Handotai Co., Ltd. | Method of producing silicon single crystal ingot |
-
2015
- 2015-11-17 JP JP2015224369A patent/JP6402703B2/ja active Active
-
2016
- 2016-10-24 US US15/770,333 patent/US10513798B2/en active Active
- 2016-10-24 CN CN201680060750.5A patent/CN108140593B/zh active Active
- 2016-10-24 DE DE112016004752.5T patent/DE112016004752T5/de active Pending
- 2016-10-24 SG SG11201803206YA patent/SG11201803206YA/en unknown
- 2016-10-24 WO PCT/JP2016/004664 patent/WO2017085903A1/ja active Application Filing
- 2016-10-24 KR KR1020187013186A patent/KR102639121B1/ko active IP Right Grant
- 2016-10-27 TW TW105134767A patent/TWI714654B/zh active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10297995A (ja) | 1997-04-23 | 1998-11-10 | Samsung Electron Co Ltd | 半導体インゴット分析方法 |
| JPH1179889A (ja) | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
| JP2000058509A (ja) | 1998-08-13 | 2000-02-25 | Toyota Central Res & Dev Lab Inc | 結晶欠陥の評価方法及び結晶欠陥評価装置 |
| JP2000269288A (ja) | 1999-03-15 | 2000-09-29 | Shin Etsu Handotai Co Ltd | シリコンウエーハの結晶欠陥検出法および結晶欠陥評価法ならびに酸化膜耐圧特性評価法 |
| JP2003142544A (ja) * | 2001-11-07 | 2003-05-16 | Toshiba Ceramics Co Ltd | シリコンウエハの微小欠陥の評価方法 |
| JP2004153083A (ja) | 2002-10-31 | 2004-05-27 | Shin Etsu Handotai Co Ltd | シリコンウエーハの評価方法及びｓｏｉウエーハの製造方法 |
| JP2006112871A (ja) * | 2004-10-13 | 2006-04-27 | Sumco Corp | 半導体基板の検査方法及びその検査装置 |
| JP2015501533A (ja) * | 2011-10-14 | 2015-01-15 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッドＭｅｍｃ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 結晶関連欠陥の位置を示す方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102060085B1 (ko) * | 2018-08-20 | 2019-12-27 | 에스케이실트론 주식회사 | 웨이퍼의 결함 영역을 평가하는 방법 |
| WO2020040364A1 (ko) * | 2018-08-20 | 2020-02-27 | 에스케이실트론 주식회사 | 웨이퍼의 결함 영역을 평가하는 방법 |
| CN112585734A (zh) * | 2018-08-20 | 2021-03-30 | 爱思开矽得荣株式会社 | 用于评估晶片的有缺陷区域的方法 |
| CN112585734B (zh) * | 2018-08-20 | 2024-03-15 | 爱思开矽得荣株式会社 | 用于评估晶片的有缺陷区域的方法 |
| US11955386B2 (en) | 2018-08-20 | 2024-04-09 | Sk Siltron Co., Ltd. | Method for evaluating defective region of wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| US10513798B2 (en) | 2019-12-24 |
| WO2017085903A1 (ja) | 2017-05-26 |
| TW201729316A (zh) | 2017-08-16 |
| CN108140593B (zh) | 2022-03-22 |
| JP2017092400A (ja) | 2017-05-25 |
| US20180312994A1 (en) | 2018-11-01 |
| KR102639121B1 (ko) | 2024-02-22 |
| CN108140593A (zh) | 2018-06-08 |
| JP6402703B2 (ja) | 2018-10-10 |
| TWI714654B (zh) | 2021-01-01 |
| DE112016004752T5 (de) | 2018-07-05 |
| SG11201803206YA (en) | 2018-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102639121B1 (ko) | 결함영역의 판정방법 | |
| KR102297269B1 (ko) | 실리콘 웨이퍼의 평가 방법, 실리콘 웨이퍼 제조 공정의 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 | |
| JP2006208314A (ja) | シリコン単結晶ウエーハの結晶欠陥の評価方法 | |
| KR20070048183A (ko) | 실리콘 단결정의 품질평가방법 | |
| JPH10335402A (ja) | 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置 | |
| JP2006278515A (ja) | 半導体ウエーハの評価方法及び製造方法 | |
| US10634622B2 (en) | Method of identifying defect regions in wafer | |
| US20180136279A1 (en) | Semiconductor wafer evaluation standard setting method, semiconductor wafer evaluation method, semiconductor wafer manufacturing process evaluation method, and semiconductor wafer manufacturing method | |
| CN111624460A (zh) | 一种单晶硅缺陷分布区域的检测方法 | |
| JP3773477B2 (ja) | 結晶欠陥の検査方法 | |
| JP2006108151A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| WO2020137194A1 (ja) | 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法 | |
| US20230118491A1 (en) | Method for evaluating of defect area of wafer | |
| JP6536502B2 (ja) | パーティクルカウンタ校正用ウェーハの作製方法 | |
| JP5521775B2 (ja) | 単結晶シリコンウェーハの評価方法 | |
| KR20200094976A (ko) | 웨이퍼의 평가 방법 | |
| JP3651440B2 (ja) | シリコンウェーハの評価方法及びそのエッチング液 | |
| JP6731161B2 (ja) | シリコン単結晶の欠陥領域特定方法 | |
| JP6011930B2 (ja) | シリコンウェーハの評価方法及びそのエッチング液 | |
| JP3784300B2 (ja) | シリコンウエハの微小欠陥の評価方法 | |
| KR100384680B1 (ko) | 반도체 웨이퍼 결함 검출 방법 | |
| KR101238840B1 (ko) | 웨이퍼의 결함 검출 방법 | |
| KR20220112958A (ko) | 실리콘 웨이퍼의 결함 분석 방법 | |
| JP2008162832A (ja) | ウェーハの検査方法とウェーハの検査装置 | |
| JP2004303973A (ja) | 半導体基板の検査方法および製造方法並びに半導体基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |