KR102060085B1 - 웨이퍼의 결함 영역을 평가하는 방법 - Google Patents

웨이퍼의 결함 영역을 평가하는 방법 Download PDF

Info

Publication number
KR102060085B1
KR102060085B1 KR1020180096559A KR20180096559A KR102060085B1 KR 102060085 B1 KR102060085 B1 KR 102060085B1 KR 1020180096559 A KR1020180096559 A KR 1020180096559A KR 20180096559 A KR20180096559 A KR 20180096559A KR 102060085 B1 KR102060085 B1 KR 102060085B1
Authority
KR
South Korea
Prior art keywords
temperature
oxide film
target temperature
section
oxidation process
Prior art date
Application number
KR1020180096559A
Other languages
English (en)
Inventor
이재형
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020180096559A priority Critical patent/KR102060085B1/ko
Priority to US17/267,566 priority patent/US11955386B2/en
Priority to CN201880096768.XA priority patent/CN112585734B/zh
Priority to PCT/KR2018/016723 priority patent/WO2020040364A1/ko
Priority to JP2021507977A priority patent/JP7337911B2/ja
Application granted granted Critical
Publication of KR102060085B1 publication Critical patent/KR102060085B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/32—Polishing; Etching

Abstract

실시 예는 샘플 웨이퍼를 준비하는 단계, 700℃ ~ 800℃의 온도에서 상기 샘플 웨이퍼에 제1차 산화막을 형성하는 단계, 800℃ ~ 1000℃의 온도에서 상기 제1차 산화막 상에 제2차 산화막을 형성하는 단계, 1000℃ ~ 1100℃의 온도에서 상기 제2차 산화막 상에 제3차 산화막을 형성하는 단계, 1100℃ ~ 1200℃의 온도에서 상기 제3차 산화막 상에 제4차 산화막을 형성하는 단계, 제1 내지 제4 산화막들을 제거하는 단계, 제1 내지 제4 산화막들이 제거된 상기 샘플 웨이퍼의 일면을 식각하여 상기 샘플 웨이퍼의 일면에 헤이즈를 형성시키는 단계, 및 헤이즈에 기초하여 샘플 웨이퍼의 결함 영역을 평가하는 단계를 포함한다.

Description

웨이퍼의 결함 영역을 평가하는 방법{A METHOD OF CHARACTERIZING POINT DEFECT REGIONS IN THE SILICON WAFER}
실시 예는 실리콘 웨이퍼의 결함 영역을 평가하는 방법에 관한 것이다.
CZ 방법으로 제조되는 단결정 실리콘에 있어서 인상 속도(V)/온도구배(G)와 관련되는 보론코프 이론에 따라서, 성장 과정에서 혼입된 점결함(point defect)의 농도에 따라 다음과 같은 결정 결함 영역이 발생될 수 있다.
예컨대, 단결정 실리콘이 V/G의 임계치 이상으로 성장하는 고속 성장의 경우에는 보이드(Void) 결함이 존재하는 V-rich 영역이 발생될 수 있다.
또한 예컨대, 단결정 실리콘이 V/G의 임계치 이하로 성장하는 저속 성장의 경우에는 OISF(Oxidation Induced Stacking Fault) 결함이 에지 또는 센터 영역에 링 형태로 발생되는 오-밴드(O-band)가 발생될 수 있다.
또한 예컨대, 단결정 실리콘이 더 저속 성장하는 경우에는 전위 루프(Dislocation loop)가 엉켜서 LDP(Large Dislocation Pit) 결함 영역이 자발적으로 발생하는 I-rich 영역이 나타날 수 있다.
그리고 V-rich 영역과 I-rich 영역 사이에는 점결함의 응집이 일어나지 않은 무결함 영역이 존재할 수 있다.
이러한 무결함 영역은 포함된 점결함의 속성에 따라 베이컨시(vacancy)가 우세한 VDP(Vacancy Dominant Pure) 영역, 및 self-interstitial이 우세한 IDP(Interstitial Dominant Pure) 영역으로 구분될 수 있다.
CZ-Si 내의 COP(Crystal Originated Particles) 및 LDP와 같은 성장 결함(grown-in defect)은 누설 전류(leak current) 또는 옥사이드 브레이크다운(oxide breakdown)과 같은 소자 불량과 직접적으로 연관되어 있으므로, 성장 결함 발생 빈도가 높은 영역을 포함한 웨이퍼는 성장 공정에서 배제하는 것이 바람직하다.
또한 VDP 및 IDP 결함 영역의 혼재에 의한 산소 석출력의 차이는 웨이퍼 내 금속 오염에 대한 게터링력(gettering ability)의 차이로 이어져 금속 오염에 의한 소자 불량 유발을 미연에 방지할 수 있는 반면, 과도한 산소 석출에 의한 디누드 존(denuded zone) 감소 또는 잔여 산소량(residual Oi) 감소에 의한 웨이퍼 강도 저하 등의 문제가 발생될 수 있다.
따라서 성장 결함(grown-in defect) 발생 영역을 제어함과 동시에 무결함 영역 중의 점결함 분포를 결정 성장 단계에서 미리 파악하는 것과 아울러 O-band, VDP 영역과 IDP 영역의 경계를 정확히 구분하는 것이 바람직하다.
특히 COP-free 웨이퍼가 상용화된 현재는 VDP 및 IDP 뿐만 아니라 O-band를 포함한 무결함 영역의 경계를 모두 구분하는 방향으로 평가법 개발이 이루어지고 있는 실정이다.
실시 예는 COP-free 웨이퍼의 O-band, VDP, IDP, 및 B-band를 신속하고 간편하게 구분하는 웨이퍼의 결함 영역을 평가하는 방법을 제공하고자 한다.
실시 예에 따른 웨이퍼 결함 영역을 평가하는 방법은 샘플 웨이퍼를 준비하는 단계; 700℃ ~ 800℃의 온도에서 상기 샘플 웨이퍼에 제1차 산화막을 형성하는 단계; 800℃ ~ 1000℃의 온도에서 상기 제1차 산화막 상에 제2차 산화막을 형성하는 단계; 1000℃ ~ 1100℃의 온도에서 상기 제2차 산화막 상에 제3차 산화막을 형성하는 단계; 1100℃ ~ 1200℃의 온도에서 상기 제3차 산화막 상에 제4차 산화막을 형성하는 단계; 상기 제1 내지 제4 산화막들을 제거하는 단계; 상기 제1 내지 제4 산화막들이 제거된 상기 샘플 웨이퍼의 일면을 식각하여 상기 샘플 웨이퍼의 일면에 헤이즈를 형성시키는 단계; 및 상기 헤이즈에 기초하여 상기 샘플 웨이퍼의 결함 영역을 평가하는 단계를 포함한다.
건식 산화 공정에 의하여 상기 제1차 산화막, 상기 제2차 산화막, 및 상기 제3차 산화막을 형성하고, 습식 산화 공정에 의하여 상기 제4차 산화막을 형성할 수 있다.
상기 제2차 산화막의 두께는 상기 제1차 산화막의 두께보다 두껍고, 상기 제4차 산화막의 두께는 상기 제1차 내지 제3차 산화막들 각각의 두께보다 두꺼울 수 있다.
다른 실시 예에 따른 웨이퍼 결함 영역을 평가하는 방법은 샘플 웨이퍼를 준비하는 단계; 제1 타겟 온도까지 온도를 상승시키는 제1 온도 상승 구간, 및 상기 제1 타겟 온도를 유지하는 제1 온도 유지 구간을 포함하고, 상기 제1 온도 유지 구간에서 건식 산화 공정을 이용하여 상기 샘플 웨이퍼에 제1 산화막을 형성하는 단계; 상기 제1 타겟 온도에서 제2 타겟 온도로 온도를 상승시키는 제2 온도 상승 구간, 및 상기 제2 타겟 온도를 유지하는 제2 온도 유지 구간을 포함하고, 상기 제2 온도 상승 구간 및 상기 제2 온도 유지 구간에서 건식 산화 공정을 이용하여 상기 제1 산화막 상에 제2 산화막을 형성하는 단계; 상기 제2 타겟 온도에서 제3 타겟 온도로 온도를 상승시키는 제3 온도 상승 구간, 및 상기 제3 타겟 온도를 유지하는 제3 온도 유지 구간을 포함하고, 상기 제3 온도 상승 구간 및 상기 제3 온도 유지 구간에서 건식 산화 공정을 이용하여 상기 제2 산화막 상에 제3 산화막을 형성하는 단계; 상기 제3 타겟 온도에서 제4 타겟 온도로 온도를 상승시키는 제4 온도 상승 구간 및 상기 제4 타겟 온도를 유지하는 제4 온도 유지 구간을 포함하고, 상기 제4 온도 유지 구간에서 습식 산화 공정을 이용하여 상기 제3 산화막 상에 제4 산화막을 형성하는 단계; 상기 제1 내지 제4 산화막들을 제거하는 단계; 상기 제1 내지 제4 산화막들이 제거된 상기 샘플 웨이퍼의 일면을 식각하여 상기 샘플 웨이퍼의 일면에 헤이즈를 형성시키는 단계; 및 상기 헤이즈에 기초하여 상기 샘플 웨이퍼의 결함 영역을 평가하는 단계를 포함할 수 있다.
상기 제1 타겟 온도는 750℃ ~ 800℃이고, 상기 제2 타겟 온도는 850℃ ~ 900℃이고, 상기 제3 타겟 온도는 950℃ ~ 1050℃이고, 상기 제4 타겟 온도는 1100℃ ~ 1200℃일 수 있다.
상기 제3 온도 상승 구간의 온도 상승 기울기 및 상기 제4 온도 상승 구간의 온도 상승 기울기 각각은 4[℃/min] ~ 6[℃/min]일 수 있다.
상기 웨이퍼 결함 영역을 평가하는 방법은 상기 제4 산화막을 형성하는 단계와 상기 제1 내지 제4 산화막들을 제거하는 단계 사이에, 상기 제4 타겟 온도에서 제5 타겟 온도까지 온도를 감소시키는 냉각 공정을 더 포함할 수 있다.
상기 제5 타겟 온도는 750℃ ~ 850℃일 수 있다.
상기 냉각 공정에서의 온도 하강 기울기는 3[℃/min] ~ 10[℃/min]일 수 있다.
상기 샘플 웨이퍼의 결함 영역을 평가하는 단계는 상기 헤이즈는 화이트 영역 및 블랙 영역 중 적어도 하나를 포함하고, 상기 샘플 웨이퍼의 화이트 영역의 넓이 또는 블랙 영역의 넓이에 따른 스코어를 부여하고, 부여된 스코어에 기초하여 상기 샘플 웨이퍼의 결함 영역을 평가할 수 있다.
실시 예는 COP-free 웨이퍼의 O-band, VDP, IDP, 및 B-Band를 신속하고 간편하게 구분하는 웨이퍼의 결함 영역을 평가할 수 있다.
도 1은 실시 예에 따른 웨이퍼의 결함 영역을 평가하는 방법의 순서도이다.
도 2는 다른 실시 예에 따른 제1차 건식 산화 공정, 제2차 건식 산화 공정, 제3차 건식 산화 공정, 및 습식 산화 공정에 대한 공정 조건을 나타낸다.
도 3은 또 다른 실시 예에 따른 제1차 건식 산화 공정, 제2차 건식 산화 공정, 제3차 건식 산화 공정, 및 습식 산화 공정에 대한 공정 조건을 나타내는 그래프이다.
도 4는 잉곳의 인상 속도 변화에 따른 단결정 내의 결함 분포도를 나타낸다.
도 5a 내지 도 5c는 도 4에 도시된 A 내지 F 부분들에 대한 구리 오염법 및 실시 예에 따른 방법에 의하여 형성된 샘플 웨이퍼를 나타낸다.
도 6은 도 5a 내지 도 5c에서의 구리 오염법과 실시 예에 따른 방법에 의해 측정된 VDP 폭의 상관 관계를 나타낸다.
도 7은 제1 경우와 제2 경우에 대한 실험 결과를 나타낸다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 개의 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 “제1” 및 “제2”, “상/상부/위” 및 “하/하부/아래” 등과 같은 관계적 용어들은 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다. 또한 동일한 참조 번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
또한, 이상에서 기재된 "포함하다", "구성하다", 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 또한 이상에서 기재된 "대응하는" 등의 용어는 "대향하는" 또는 "중첩되는" 의미들 중 적어도 하나를 포함할 수 있다.
도 1은 실시 예에 따른 웨이퍼의 결함 영역을 평가하는 방법의 순서도이다.
도 1을 참조하면, 웨이퍼의 결함 영역을 평가하는 방법은 웨이퍼 샘플을 준비하는 단계(S110), 제1차 건식 산화 공정에 의하여 제1차 산화막을 형성하는 단계(S120), 제2차 건식 산화 공정에 의하여 제2차 산화막을 형성하는 단계(S130), 제3차 건식 산화 공정에 의하여 제3차 산화막을 형성하는 단계(S140), 및 습식 산화 공정에 의하여 제4차 산화막을 형성하는 단계(S150), 산화막 제거 및 식각 공정을 수행하는 단계(S160), 및 평가 단계(S170)를 포함할 수 있다.
먼저 웨이퍼 샘플을 준비한다(S110).
이때 준비되는 웨이퍼 샘플은 실리콘 단결정 잉곳을 성장시키고, 성장된 단결정 잉곳에 대한 잉곳 그라인딩 공정 및 크로핑(cropping) 공정, 및 슬라이싱(slicing) 공정을 수행하여 얻어지는 반도체용 웨이퍼일 수 있다.
또는 준비되는 웨이퍼는 상기 반도체용 웨이퍼의 표면에 대하여 래핑(lapping) 공정, 그라인딩(grinding) 공정, 에칭(etching) 공정 및 폴리싱(polishing) 공정 중 적어도 하나를 수행한 것일 수도 있다.
다음으로 샘플 웨이퍼에 제1차 건식 산화 공정을 수행하여 샘플 웨이퍼에 제1차 산화막을 형성한다(S120).
제1차 건식 산화 공정에서는 700℃ ~ 800℃의 온도에서 산소 가스(O2)를 반응로(또는 챔버)에 주입하고, 주입된 산소 가스를 이용하여 샘플 웨이퍼의 표면에 제1차 산화막을 형성할 수 있다.
예컨대, 제1차 산화막의 두께는 4㎚ ~ 7㎚일 수 있다.
제1차 건식 산화 공정에서는 인터스티셜(interstitial) Si가 풍부한 영역에서의 석출핵 형성이 증가되어 최대가 될 수 있으며, 이는 이후 산화 공정(S130 ~ S150)에 따른 열처리 과정에서 헤이즈(haze) 발생을 억제하는 소스(source)로 작용될 수 있다.
다음으로 제2차 건식 산화 공정에서는 800℃ ~ 1000℃의 온도에서 산소 가스(O2)를 반응로(또는 챔버)에 주입하고, 주입된 산소 가스를 이용하여 샘플 웨이퍼의 제1차 산화막 상에 제2차 산화막을 형성한다(S130).
또한 제2차 산화막의 두께는 제1차 산화막의 두께보다 클 수 있다.
제2차 산화막의 두께는 7.8㎚ ~ 35㎚일 수 있다. 예컨대, 제2차 산화막의 두께는 16㎚ ~ 35㎚일 수 있다.
제2차 건식 산화 공정에서는 침입형 점결합(self-interstitial)의 과포화, 및 산소 석출물의 핵생성(nucleation)이 발생될 수 있다. 저온 산화 공정에서 과포화된 self-interstitial은 고온 공정에서 전위(dislocation) 타입의 결함으로 전이될 수 있다.
또한 산소 석출물은 단결정 성장 후 산소 기판(oxide-substrate) 계면에서 과포화된 self-interstitial의 싱크(sink) 역할을 할 수 있고, 결과적으로 산소 석출력의 차이를 인터스티셜 결함 형성 여부에 반영한 점결함 영역 구분이 가능하도록 할 수 있다.
다음으로 제3차 건식 산화 공정에서는 1000℃ ~ 1100℃의 온도에서 산소 가스(O2)를 반응로(또는 챔버)에 주입하고, 주입된 산소 가스를 이용하여 샘플 웨이퍼의 제2차 산화막 상에 제3차 산화막을 형성한다(S140).
제3차 건식 산화 공정 시간은 제2차 건식 산화 공정 시간보다 길 수 있으나, 이에 한정되는 것은 아니다.
또한 제3차 산화막의 두께는 제2차 산화막의 두께보다 두꺼울 수 있으나, 이에 한정되는 것은 아니다.
제3차 산화막의 두께는 27㎚ ~ 160㎚일 수 있다. 예컨대, 제3차 산화막의 두께는 66㎚ ~ 116㎚일 수 있다.
제3차 건식 산화 공정은 산소 석출물의 성장이 이루어지고, self-interstitial의 확산을 통하여 성장한 산소 석출물에서 재결합 (recombination)이 일어나도록 하는 공정일 수 있다.
제3차 건식 산화 공정에서는 산소 석출물이 self-interstitial의 재결합 사이트(site)로 작용하므로, 제3차 건식 산화 공정에서 산소 석출이 활발한 O-band/VDP와 IDP(Interstitial Dominant Pure) 간의 경계가 구분될 수 있다.
또한 self-interstitial에 대한 재결합 사이트(site)를 제공하기 위해서는 산소 석출물의 크기가 충분히 성장하여야 하므로 제3차 건식 산화 공정은 제2차 건식 산화 공정보다 길 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 양자는 동일하거나 제3차 건식 산화 공정은 제2차 건식 산화 공정보다 짧을 수도 있다.
제3차 건식 산화 공정에서의 산소 가스의 유량(또는 투입량)은 제2차 건식 산화 공정에서의 산소 가스의 유량(또는 투입량과 동일할 수 있으나, 이에 한정되는 것은 아니다.
다음으로, 습식 산화 공정을 수행하여 제3차 산화막 상에 제4차 산화막을 형성한다(S150)
즉 1100℃ ~ 1200℃의 온도에서 산소 가스(O2) 및 수소 가스(H2)를 반응로(또는 챔버)에 주입하고, 주입된 산소 가스 및 수소 가스를 이용하여 샘플 웨이퍼의 제3차 산화막 상에 제4차 산화막을 형성할 수 있다.
제4차 산화막의 두께는 제3차 산화막의 두께보다 클 수 있다.
제4차 산화막의 두께는 제1차 내지 제3차 산화막들의 두께들의 합보다 클 수 있다.
제4차 산화막의 두께는 650㎚ ~ 1260㎚일 수 있다.
예컨대, 제4차 산화막의 두께는 870㎚ ~ 1150㎚일 수 있다.
습식 산화 공정의 공정 시간은 제2차 건식 산화 공정의 공정 시간보다 짧을 수 있고, 제3차 건식 산화 공정의 공정 시간보다 짧을 수 있다.
습식 산화 공정에서의 산소 가스의 유량은 제2차 건식 산화 공정 및 제3차 건식 산화 공정 각각에서의 산소 가스의 유량과 동일할 수 있다.
또한 습식 산화 공정에서의 수소 가스의 유량은 습식 산화 공정에서의 산소 가스의 유량보다 클 수 있다. 예컨대, 습식 산화 공정에서의 수소 가스의 유량은 1[SLM] ~ 6[SLM]일 수 있고, 산소 가스의 유량은 1[SLM] ~ 4[SLM]일 수 있다.
습식 산화 공정(S150)에서는 제2차 건식 산화 공정(S130) 및 제3차 산화 공정(S140)에서 재결합되지 않고 남은 과포화된 self-interstitial이 전위 타입(dislocation type) 결함으로 전환될 수 있으나, 이에 한정되는 것은 아니다.
습식 산화 공정에서 만들어진 결함은 이후 식각 단계(S160)에서 표면 헤이즈(haze)로 작용하여 시각적인 분석을 가능할 수 있다.
도 2는 다른 실시 예에 따른 제1차 건식 산화 공정(S120), 제2차 건식 산화 공정(S130), 제3차 건식 산화 공정(S140), 및 습식 산화 공정(S150)에 대한 공정 조건을 나타낸다.
도 2를 참조하면, 제1차 건식 산화 공정(S120)의 온도 조건은 700℃ ~ 800℃일 수 있고, 공정 진행 시간은 1시간 ~ 3시간일 수 있다. 형성되는 제1차 산화막의 두께는 4nm ~ 7nm일 수 있다.
제2차 건식 산화 공정(S130)의 온도 조건은 850℃ ~ 900℃일 수 있고, 공정 진행 시간은 1시간 ~ 4시간일 수 있다. 형성되는 제1차 산화막의 두께는 16nm ~ 35nm일 수 있다.
또한 제3차 건식 산화 공정(S140)의 온도 조건은 950℃ ~ 1050℃일 수 있고, 공정 진행 시간은 1시간 ~ 3시간일 수 있으며, 제3차 산화막의 두께는 66nm ~ 116nm일 수 있다.
또한 습식 산화 공정(S150)의 온도 조건은 1100℃ ~ 1200℃일 수 있고, 공정 진행 시간은 1시간 ~ 2시간일 수 있으며, 제3차 산화막의 두께는 870nm ~ 1150nm일 수 있다.
도 3은 또 다른 실시 예에 따른 제1차 건식 산화 공정(S120), 제2차 건식 산화 공정(S130), 제3차 건식 산화 공정(S140), 및 습식 산화 공정(S150)에 대한 공정 조건을 나타내는 그래프이다.
그래프에서 x축은 공정 시간을 나타내고, y축은 공정 온도를 나타낸다.
도 3을 참조하면, 제1차 건식 산화 공정(S120)은 제1 온도 상승 구간(K1), 및 제1 온도 유지 구간(K2)을 포함할 수 있다.
제1 온도 상승 구간(K1)은 산소 가스(O2)는 주입되지 않은 상태에서 온도가 일정한 기울기로 상승하는 구간일 수 있다.
제1 온도 유지 구간(K2)에서는 제1 타겟 온도(t1)로 공정 온도가 유지될 수 있고, 산소 가스(O2)가 제공되어 제1차 산화막이 형성될 수 있다.
제1 온도 상승 구간(K1)은 700℃에서 제1 타겟 온도(t1)까지 온도가 상승될 수 있다. 예컨대, 제1 타겟 온도(t1)는 750℃ ~ 800℃일 수 있다. 예컨대, 제1 타겟 온도(t1)는 800℃일 수 있다.
제2차 건식 산화 공정(S130)은 제2 온도 상승 구간(P1), 및 제2 온도 유지 구간(P2)을 포함할 수 있다.
제2 온도 상승 구간(P1)은 제1 타겟 온도(t1)에서 제2 타겟 온도(t2)까지 온도가 일정한 기울기로 상승하는 구간일 수 있다.
제2 온도 상승 구간(P1)은 800℃에서 제2 타겟 온도(t2)까지 온도가 상승될 수 있고, 산소 가스(O2)가 제공될 수 있다.
예컨대, 제2 타겟 온도(t1)는 850℃ ~ 900℃일 수 있다. 예컨대, 제2 타겟 온도(t2)는 870℃일 수 있다.
제2 온도 유지 구간(P2)에서는 제2 타겟 온도(t2)로 공정 온도가 유지될 수 있고, 산소 가스(O2)는 제공될 수 있다.
제2 온도 상승 구간(P1)과 제2 온도 유지 구간(P2)에서 제2차 산화막이 형성될 수 있다.
제3차 건식 산화 공정(S140)은 제3 온도 상승 구간(Q1) 및 제3 온도 유지 구간(Q2)을 포함할 수 있다.
제3 온도 상승 구간(Q1)에서는 제2 타겟 온도(t2)에서 제3 타겟 온도(t3)로 온도가 상승될 수 있고, 산소 가스(O2)는 제공될 수 있다.
예컨대, 제3 타겟 온도(t3)는 950℃ ~ 1050℃일 수 있다. 예컨대, 제3 타겟 온도(t3)는 1000℃일 수 있다.
제3 온도 상승 구간(Q1)의 온도 상승 기울기는 4[℃/min] ~ 6[℃/min]일 수 있다. 예컨대, 제3 온도 상승 구간(Q1)의 온도 상승 기울기는 5[℃/min]일 수 있다.
제2 온도 상승 구간(P1)의 공정 시간은 제3 온도 상승 구간(Q1)의 공정 시간보다 짧을 수 있다. 또한 제2 온도 유지 구간(P2)의 공정 시간은 제2 온도 상승 구간(P1)의 공정 시간 및 제3 온도 상승 구간(Q1)의 공정 시간 각각보다 길 수 있다.
제3 온도 유지 구간(Q2)에서는 제3 타겟 온도(t3)로 공정 온도가 유지될 수 있고, 산소 가스(O2)는 제공될 수 있다.
제3 온도 상승 구간(Q1) 및 제3 온도 유지 구간(Q2)에서 제3차 산화막이 형성될 수 있다.
습식 산화 공정(S150)은 제4 온도 상승 구간(R1) 및 제4 온도 유지 구간(R2)을 포함할 수 있다.
제4 온도 상승 구간(R1)에서는 제3 타겟 온도(t3)에서 제4 타겟 온도(t4)로 온도가 상승될 수 있다.
예컨대, 제4 타겟 온도(t4)는 1100℃ ~ 1200℃일 수 있다. 예컨대, 제4 타겟 온도(t4)는 1150℃일 수 있다.
제4 온도 상승 구간(R1)의 온도 상승 기울기는 4[℃/min] ~ 6[℃/min]일 수 있다. 예컨대, 제4 온도 상승 구간(R1)의 온도 상승 기울기는 5[℃/min]일 수 있다.
제4 온도 상승 구간(R1)의 온도 상승 기울기는 제3 온도 상승 구간(Q1)의 온도 상승 기울기와 동일할 수 있으나, 이에 한정되는 것은 아니다. 다른 실시 예에서는 제4 온도 상승 구간(R1)의 온도 상승 기울기는 제3 온도 상승 구간(Q1)의 온도 상승 기울기보다 클 수 있으나, 또 다른 실시 예에서는 그 반대일 수도 있다.
제4 온도 유지 구간(R2)에서는 제4 타겟 온도(t4)로 공정 온도가 유지될 수 있고, 산소 가스(O2) 및 수소 가스(H2)는 주입될 수 있고, 제4차 산화막이 형성될 수 있다.
다른 실시 예에서는 제4 온도 상승 구간(R1)과 제4 온도 유지 구간(R2)에서 산소 가스(O2) 및 수소 가스(H2)는 제공될 수 있고, 제4차 산화막이 형성될 수도 있다.
예컨대, 제2 온도 유지 구간(P2)의 공정 시간은 제3 온도 유지 구간(Q2)의 공정 시간보다 짧을 수 있다. 또한 제4 온도 유지 구간(R2)의 공정 시간은 제2 온도 유지 구간(P2)의 공정 시간보다 짧을 수 있다.
예컨대, 제2 온도 유지 구간(P2)의 공정 시간은 110분 ~ 150분일 수 있다.
예컨대, 제3 온도 유지 구간(Q2)의 공정 시간은 160분 ~ 200분일 수 있다.
예컨대, 제4 온도 유지 구간(R2)의 공정 시간은 80분 ~ 100분일 수 있다.
예컨대, 제2 온도 유지 구간(P2)의 공정 시간은 120분일 수 있고, 제3 온도 유지 구간(Q2)의 공정 시간은 180분일 수 있고, 제4 온도 유지 구간(R2)의 공정 시간은 100분일 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 제2 온도 상승 구간(P1)의 공정 시간은 제3 온도 상승 구간(Q1)의 공정 시간보다 짧을 수 있고, 제3 온도 상승 구간(Q1)의 공정 시간은 제4 온도 상승 구간(R1)의 공정 시간과 동일하거나 짧을 수 있다.
제1 온도 유지 구간(K2), 제2 온도 유지 구간(P2), 제3 온도 상승 구간(Q1), 제3 온도 유지 구간(Q2), 제4 온도 상승 구간(R1), 및 제4 온도 유지 구간(R2) 각각에서 공급되는 산소 가스 유량은 서로 동일할 수 있으나, 이에 한정되는 것은 아니다. 다른 실시 예에서는 상기 구간들(K2, P2, Q1, Q2, R1, 및 R2) 중 적어도 하나에서는 나머지들과 다른 유량을 갖는 산소 가스가 공급될 수 있다.
또한 제4 온도 유지 구간(R2)에서의 수소 가스의 유량은 상기 구간들(K2, P2, Q1, Q2, R1, 및 R2)에서의 산소 가스 유량보다 클 수 있으나, 이에 한정되는 것은 아니다. 다른 실시 예에서는 제4 온도 유지 구간(R2)에서의 수소 가스의 유량은 상기 구간들(K2, P2, Q1, Q2, R1, 및 R2)에서의 산소 가스의 유량과 동일하거나 작을 수도 있다.
습식 산화 공정에 의하여 제4차 산화막을 형성한 이후에, 샘플 웨이퍼에 형성된 제1차 내지 제4차 산화막들을 제거하고, 제1 내지 제4 산화막들이 제거된 샘플 웨이퍼의 일면을 식각하여 웨이퍼 표면에 평가를 위한 헤이즈(haze)를 형성한다(S160).
예컨대, 불산 용액을 이용하여 제1차 내지 제4 산화막들이 형성된 샘플 웨이퍼로부터 제1차 내지 제4차 산화막들을 제거한다. 예컨대, HF 스트립(strip) 공정을 통하여 제1차 내지 제4차 산화막들을 제거할 수 있다.
습식 산화 공정 후에 산화 가스의 주입을 하지 않고, 질소 가스를 주입하고, 제4 타겟 온도(t4)에서 온도를 감소시키는 냉각 공정을 수행할 수 있다.
예컨대, 냉각 공정에서는 제4 타겟 온도(t4)에서 제5 타겟 온도(t5)까지 온도를 낮출 수 있으며, 이때 온도 하강 기울기는 3[℃/min] ~ 10[℃/min]일 수 있다. 예컨대, 온도 하강 기울기는 3[℃/min]일 수 있다.
예컨대, 제5 타겟 온도(t5)는 750℃ ~ 850℃일 수 있다. 예컨대, 제5 타겟 온도(t5)는 800℃일 수 있다.
상술한 바와 같이, 제1차 내지 제4차 산화막들이 제거된 샘플 웨이퍼의 일면을 습식 식각을 통하여 식각함으로써 샘플 웨이퍼의 일면에는 점결함 영역의 평가를 위한 헤이즈가 형성될 수 있다.
다음으로 헤이즈가 표시된 샘플 웨이퍼에 대하여 헤이즈 스코어링(haze scoring)을 통하여 결정 결함 영역, 및 샘플 웨이퍼의 품질에 대한 평가를 수행한다(S160).
예컨대, 헤이즈는 화이트 영역 및 블랙 영역 중 적어도 하나를 포함할 수 있고, 헤이즈가 표시된 샘플 웨이퍼에 대하여 화이트 영역의 넓이(또는 폭), 블랙 영역의 넓이(또는 폭), 또는 화이트 영역의 넓이(또는 폭)와 블랙 영역의 넓이(폭)의 비율에 따른 스코어(score)를 부여할 수 있다.
예컨대, 화이트 영역은 Pi 영역을 나타낼 수 있고, 블랙 영역은 Pv 영역을 나타낼 수 있다.
예컨대, 스코어링은 화이트 영역의 Pi 영역을 대상으로 하거나 또는 블랙 영역의 Pv 영역을 대상으로 수행될 수 있다.
예컨대, 화이트 영역, 또는 블랙 영역을 대상으로 웨이퍼의 일면의 중심으로부터 웨이퍼의 에지 방향으로 기설정된 길이(예컨대, 10mm)를 단위로 스코어가 10점씩 부과될 수 있다. 화이트 영역을 대상으로한 스코어는 화이트 영역의 넓이에 비례할 수 있다.
그리고 샘플 웨이퍼에 부여된 스코어에 기초하여, 샘플 웨이퍼의 VDP의 폭과 IDP의 폭의 대소를 식별할 수 있고, VDP와 IDP 간의 경계 영역을 구분할 수 있고, IDP와 LDP 사이의 경계 영역인 B-band를 식별할 수 있다.
도 4는 잉곳의 인상 속도 변화에 따른 단결정 내의 결함 분포도를 나타낸다.
도 4를 참조하면, 단결정 잉곳의 인상 속도에 따라 나타날 수 있는 단결정의 다양한 결함 영역 분포를 나타낸다.
그래프에서 initial Cv는 최초 유입된 Vacancy 총 농도를 나타내고, Residual Cv는 해당 결함 영역에서의 Vacancy 농도를 나타내고, initial Ci는 최초 유입된 격자간 실리콘(interstitial Si)의 총 농도를 나타내고, Residual Ci는 해당 결함 영역에서의 interstitial Si의 농도를 나타낸다.
예컨대, 단결정 잉곳의 인상 속도 또는 V/G가 임계치보다 높아질수록 O-band 영역, V-rich 영역이 나타날 수 있다. 반대로 단결정 잉곳의 인상 속도 또는 V/G가 임계치보다 낮아질수록 B-band 영역, LDP 영역이 나타날 수 있다.
여기서 B-band 영역은 CZ 실리콘 단결정에서 IDP와 LDP 사이에 나타나는 결함 영역일 수 있다. 즉 B-band 영역은 단결정 성장 과정에서 유입된 interstitial Si가 과포화된 상태로 남은 영역으로 과포화된 Si가 산소 석출핵으로 작용하여 IDP에서의 산소 석출량 대비 B-band에서의 산소 석출량이 높을 수 있다.
B-band 영역은 과포화된 Si를 석출핵으로 하여 산소 석출이 발생하는 것으로 디누디드 존(denuded zone)이 매우 얕게 나타나며, IDP보다 오히려 소자 특성에 영향을 줄 가능성이 크다.
예컨대, O-band의 산소 석출 밀도는 7×109/㎤일 수 있고, VDP의 산소 석출 밀도는 3×109/㎤ ~ 7×109/㎤일 수 있고, IDP의 산소 석출 밀도는 1×108/㎤ 미만일 수 있고, B-band의 산소 석출 밀도는 1×108/㎤ ~ 5×108/㎤일 수 있고, LDP의 산소 석출 밀도는 1×108/㎤ ~ 5×108/㎤일 수 있다.
도 5a 내지 도 5c는 도 4에 도시된 A 내지 F 부분들에 대한 구리 오염법 및 실시 예에 따른 방법에 의하여 형성된 샘플 웨이퍼를 나타낸다.
도 5a는 도 4의 A 부분을 나타낸다. A 부분은 Wide VDP의 결함 영역을 나타낸다. 도 5b는 도 4의 B 부분, C 부분, D 부분을 나타낸다. B 부분, C 부분, D 부분은 Intermediate VDP를 나타낸다.
도 5c는 도 4의 E 부분과 F 부분을 나타내고, E 부분은 Wide IDP를 나타내고, F 부분은 B-band를 나타낸다.
도 5a 내지 도 5c를 참조하면, A 내지 F 부분들 각각에 해당하는 동일한 하나의 실리콘 웨이퍼 샘플에 대해 구리 오염(Cu contamination)법 및 실시 예에 따른 방법이 적용될 수 있다.
구리 오염(Cu contamination)법 및 실시 예에 따른 방법의 적용 결과에 따른 하일라이트(highlight) 상에서 화이트 영역의 형태로 점결함 영역의 경계가 시각화될 수 있다. 여기서 하일라이트라 함은 강한 세기의 빛을 에칭을 통하여 드러난 웨이퍼의 일면에 비추었을 때, 결함 영역이 있으면 결함 영역에 의하여 빛이 산란되어 반짝이는 헤이즈 형태로 관찰될 수 있으며, 이러한 하일라이트를 통하여 점결함 영역의 시각화가 될 수 있다.
여기서 VDP 영역은 블랙(black) 영역으로 표시될 수 있고, IDP 영역은 화이트(white) 영역으로 표시될 수 있다. 또한 B-band 영역은 블랙(black) 영역으로 표시될 수 있다.
도 5a 내지 도 5c에 도시된 바와 같이, 실시 예에 따른 방법에 의하여 시각화되는 화이트 영역 및 블랙 영역은 구리 오염(Cu contamination)법에 의하여 시각화되는 화이트 영역 및 블랙 영역과 유사한 형태를 나타낸다.
따라서 실시 예에 따른 방법에 따라 획득된 헤이즈에 기초한 결함 영역의 평가는 구리 오염(Cu contamination)법에 기초한 결함 영역의 평가만큼의 신뢰성을 가질 수 있다.
즉 제1차 및 제2차 건식 산화 공정에 의하여 산소 석출물의 핵생성(nucleation)이 이루어질 수 있고, 제3차 건식 산화 공정에 의하여 산소 석출물의 성장과 재결합(recombination)이 이루어질 수 있고, 습식 산화 공정에 의한 과포화된 self-interstitial의 전위 타입 결함으로의 전환이 이루어질 수 있고, 산화막 제거 및 식각 공정을 통하여 웨이퍼 일면에 VDP, IDP, B-band를 구별할 수 있는 헤이즈를 형성시킬 수 있으며, 이렇게 형성된 헤이즈는 구리 오염법에 의하여 획득된 화이트 영역 및 블랙 영역과 유사한 형태를 가질 수 있으며, 기존 구리 오염법으로 획득된 헤이즈를 스코어링하는 방법을 그대로 적용할 수 있는 장점이 있다.
도 6은 도 5a 내지 도 5c에서의 구리 오염법과 실시 예에 따른 방법에 의해 측정된 VDP 폭의 상관 관계를 나타낸다.
도 6을 참조하면, 구리 오염법에 따라 획득된 VDP의 폭과 실시 예에 따른 방법에 의하여 획득된 VDP의 폭 사이에는 높은 상관 관계가 있는 것을 알 수 있다.
도 6에서 직선 그래프에 관한 선형 방정식(y=1.1793X+ 0.1037)은 구리 오염법에 의한 VDP의 폭의 이상적인 추세선을 나타낸다. 도 6에서 R2은 실시 예에 따른 방법에 의하여 획득된 VDP의 폭들과 상기 선형 방정식 사이의 결정 계수(coefficient of determination)를 나타낸다.
상술한 S120 내지 S170 단계를 포함하는 실시 예는 구리 오염 방식의 점결함 영역 평가법과 높은 상관성 또는 상관 관계(R2 > 0.9)를 가지며, 기존 구리 오염 방식을 대체할 수 있는 가능성이 높다고 할 수 있다.
실시 예는 CZ법으로 성장된 단결정 실리콘을 일정한 두께로 절단(sawing)한 후 표면 손상(damage) 제거 및 경면화(polishing)를 완료한 웨이퍼는 물론, 혼산(mixed acid) 식각을 이용하여 표면 손상(damage)만을 제거한 웨이퍼에 대한 공정 투입 및 평가가 가능할 수 있다.
이로 인하여 잉곳 성장 직후 시점까지 점결함 평가 단계를 앞당길 수 있고, 이로 인하여 실시 예는 생산 단가 및 구리 원료 절감을 할 수 있다. 또한 실시 예는 점결함 평가를 위하여 별도의 금속 오염이 필요없으므로 별도의 금속 오염 장치를 준비하지 않아도 되며, 금속에 의한 반응로(furnace)의 오염 역시 염려할 필요가 없다.
도 7은 제1 경우(CASE1)와 제2 경우(CASE2)에 대한 실험 결과를 나타낸다.
제1 경우(CASE1)는 도 4의 F 부분의 샘플 웨이퍼에 대하여 제1차 건식 산화 공정(S120)을 생략하고, S130 내지 S170을 수행한 결과를 나타낸다.
제2 경우(CASE2)는 도 4의 F 부분의 샘플 웨이퍼에 대한 실시 예에 따른 S120 내지 S170을 수행한 결과를 나타낸다.
제1 경우(CASE1)에서는 단지 IDP와 VDP만이 나타나는 반면에, 제2 경우(CASE2)에서 B-band가 나타나는 것을 알 수 있다. 따라서 제1 경우(CASE1)에서는 B-band가 식별될 수 없다. 그러나, 제2 경우(CASE2)에서는 도 4의 구리 오염법에 의한 결과와 마찬가지로 B-band가 구별될 수 있다. 따라서 실시 예는 구리 오염이 필요없이, 신속하고 간편하게 B-band 영역을 식별할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 샘플 웨이퍼를 준비하는 단계;
    700℃ ~ 800℃의 온도에서 상기 샘플 웨이퍼에 제1차 산화막을 형성하는 단계;
    800℃ ~ 1000℃의 온도에서 상기 제1차 산화막 상에 제2차 산화막을 형성하는 단계;
    1000℃ ~ 1100℃의 온도에서 상기 제2차 산화막 상에 제3차 산화막을 형성하는 단계;
    1100℃ ~ 1200℃의 온도에서 상기 제3차 산화막 상에 제4차 산화막을 형성하는 단계;
    상기 제1 내지 제4 산화막들을 제거하는 단계;
    상기 제1 내지 제4 산화막들이 제거된 상기 샘플 웨이퍼의 일면을 식각하여 상기 샘플 웨이퍼의 일면에 헤이즈를 형성시키는 단계; 및
    상기 헤이즈에 기초하여 상기 샘플 웨이퍼의 결함 영역을 평가하는 단계를 포함하는 웨이퍼 결함 영역을 평가하는 방법.
  2. 제1항에 있어서,
    건식 산화 공정에 의하여 상기 제1차 산화막, 상기 제2차 산화막, 및 상기 제3차 산화막을 형성하고, 습식 산화 공정에 의하여 상기 제4차 산화막을 형성하는 웨이퍼 결함 영역을 평가하는 방법.
  3. 제1항에 있어서,
    상기 제2차 산화막의 두께는 상기 제1차 산화막의 두께보다 두껍고,
    상기 제4차 산화막의 두께는 상기 제1차 내지 제3차 산화막들 각각의 두께보다 두꺼운 웨이퍼 결함 영역을 평가하는 방법.
  4. 샘플 웨이퍼를 준비하는 단계;
    제1 타겟 온도까지 온도를 상승시키는 제1 온도 상승 구간, 및 상기 제1 타겟 온도를 유지하는 제1 온도 유지 구간을 포함하고, 상기 제1 온도 유지 구간에서 건식 산화 공정을 이용하여 상기 샘플 웨이퍼에 제1 산화막을 형성하는 단계;
    상기 제1 타겟 온도에서 제2 타겟 온도로 온도를 상승시키는 제2 온도 상승 구간, 및 상기 제2 타겟 온도를 유지하는 제2 온도 유지 구간을 포함하고, 상기 제2 온도 상승 구간 및 상기 제2 온도 유지 구간에서 건식 산화 공정을 이용하여 상기 제1 산화막 상에 제2 산화막을 형성하는 단계;
    상기 제2 타겟 온도에서 제3 타겟 온도로 온도를 상승시키는 제3 온도 상승 구간, 및 상기 제3 타겟 온도를 유지하는 제3 온도 유지 구간을 포함하고, 상기 제3 온도 상승 구간 및 상기 제3 온도 유지 구간에서 건식 산화 공정을 이용하여 상기 제2 산화막 상에 제3 산화막을 형성하는 단계;
    상기 제3 타겟 온도에서 제4 타겟 온도로 온도를 상승시키는 제4 온도 상승 구간 및 상기 제4 타겟 온도를 유지하는 제4 온도 유지 구간을 포함하고, 상기 제4 온도 유지 구간에서 습식 산화 공정을 이용하여 상기 제3 산화막 상에 제4 산화막을 형성하는 단계;
    상기 제1 내지 제4 산화막들을 제거하는 단계;
    상기 제1 내지 제4 산화막들이 제거된 상기 샘플 웨이퍼의 일면을 식각하여 상기 샘플 웨이퍼의 일면에 헤이즈를 형성시키는 단계; 및
    상기 헤이즈에 기초하여 상기 샘플 웨이퍼의 결함 영역을 평가하는 단계를 포함하는 웨이퍼 결함 영역을 평가하는 방법.
  5. 제4항에 있어서,
    상기 제1 타겟 온도는 750℃ ~ 800℃이고,
    상기 제2 타겟 온도는 850℃ ~ 900℃이고,
    상기 제3 타겟 온도는 950℃ ~ 1050℃인
    상기 제4 타겟 온도는 1100℃ ~ 1200℃인 웨이퍼 결함 영역을 평가하는 방법.
  6. 제4항에 있어서,
    상기 제3 온도 상승 구간의 온도 상승 기울기 및 상기 제4 온도 상승 구간의 온도 상승 기울기 각각은 4[℃/min] ~ 6[℃/min]인 웨이퍼 결함 영역을 평가하는 방법.
  7. 제4항에 있어서,
    상기 제4 산화막을 형성하는 단계와 상기 제1 내지 제4 산화막들을 제거하는 단계 사이에, 상기 제4 타겟 온도에서 제5 타겟 온도까지 온도를 감소시키는 냉각 공정을 더 포함하는 웨이퍼 결함 영역을 평가하는 방법.
  8. 제7항에 있어서,
    상기 제5 타겟 온도는 750℃ ~ 850℃인 웨이퍼 결함 영역을 평가하는 방법.
  9. 제7항에 있어서,
    상기 냉각 공정에서의 온도 하강 기울기는 3[℃/min] ~ 10[℃/min]인 웨이퍼 결함 영역을 평가하는 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 샘플 웨이퍼의 결함 영역을 평가하는 단계는,
    상기 헤이즈는 화이트 영역 및 블랙 영역 중 적어도 하나를 포함하고,
    상기 샘플 웨이퍼의 화이트 영역의 넓이 또는 블랙 영역의 넓이에 따른 스코어를 부여하고, 부여된 스코어에 기초하여 상기 샘플 웨이퍼의 결함 영역을 평가하는 웨이퍼 결함 영역을 평가하는 방법.
KR1020180096559A 2018-08-20 2018-08-20 웨이퍼의 결함 영역을 평가하는 방법 KR102060085B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180096559A KR102060085B1 (ko) 2018-08-20 2018-08-20 웨이퍼의 결함 영역을 평가하는 방법
US17/267,566 US11955386B2 (en) 2018-08-20 2018-12-27 Method for evaluating defective region of wafer
CN201880096768.XA CN112585734B (zh) 2018-08-20 2018-12-27 用于评估晶片的有缺陷区域的方法
PCT/KR2018/016723 WO2020040364A1 (ko) 2018-08-20 2018-12-27 웨이퍼의 결함 영역을 평가하는 방법
JP2021507977A JP7337911B2 (ja) 2018-08-20 2018-12-27 ウエハーの欠陥領域を評価する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180096559A KR102060085B1 (ko) 2018-08-20 2018-08-20 웨이퍼의 결함 영역을 평가하는 방법

Publications (1)

Publication Number Publication Date
KR102060085B1 true KR102060085B1 (ko) 2019-12-27

Family

ID=69062509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180096559A KR102060085B1 (ko) 2018-08-20 2018-08-20 웨이퍼의 결함 영역을 평가하는 방법

Country Status (5)

Country Link
US (1) US11955386B2 (ko)
JP (1) JP7337911B2 (ko)
KR (1) KR102060085B1 (ko)
CN (1) CN112585734B (ko)
WO (1) WO2020040364A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113138195A (zh) * 2021-04-16 2021-07-20 上海新昇半导体科技有限公司 晶体缺陷的监控方法及晶棒生长方法
KR20210122459A (ko) * 2020-04-01 2021-10-12 에스케이실트론 주식회사 웨이퍼의 결정 결함 평가 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
KR20170004209A (ko) * 2015-07-01 2017-01-11 주식회사 엘지실트론 웨이퍼 및 웨이퍼 결함 분석 방법
KR20180083326A (ko) * 2015-11-17 2018-07-20 신에쯔 한도타이 가부시키가이샤 결함영역의 판정방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4388467B2 (ja) * 2004-12-28 2009-12-24 信越化学工業株式会社 フォトリソグラフィ用ペリクル及びペリクルフレーム
US7901132B2 (en) * 2006-09-25 2011-03-08 Siltron Inc. Method of identifying crystal defect region in monocrystalline silicon using metal contamination and heat treatment
KR100763834B1 (ko) * 2006-09-25 2007-10-05 주식회사 실트론 구리 헤이즈를 이용한 단결정 실리콘의 결정 결함 영역구분 방법 및 결정 결함 영역 평가용 구리 오염 용액
KR100818670B1 (ko) 2006-09-25 2008-04-01 주식회사 실트론 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법
JP5642574B2 (ja) 2011-01-25 2014-12-17 東京エレクトロン株式会社 液処理装置および液処理方法
KR101252404B1 (ko) * 2011-07-06 2013-04-08 주식회사 엘지실트론 웨이퍼나 단결정 잉곳의 품질평가 방법 및 이를 이용한 단결정 잉곳의 품질 제어방법
JP6266653B2 (ja) 2013-01-08 2018-01-24 エスケー シルトロン カンパニー リミテッド シリコン単結晶ウェハ
JP6025070B2 (ja) * 2014-02-19 2016-11-16 信越半導体株式会社 シリコン単結晶の品質評価方法
JP6558308B2 (ja) * 2016-06-08 2019-08-14 信越半導体株式会社 シリコンウェーハの高感度欠陥評価方法およびシリコン単結晶の製造方法
KR102037748B1 (ko) * 2017-12-06 2019-11-29 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
KR20170004209A (ko) * 2015-07-01 2017-01-11 주식회사 엘지실트론 웨이퍼 및 웨이퍼 결함 분석 방법
KR20180083326A (ko) * 2015-11-17 2018-07-20 신에쯔 한도타이 가부시키가이샤 결함영역의 판정방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210122459A (ko) * 2020-04-01 2021-10-12 에스케이실트론 주식회사 웨이퍼의 결정 결함 평가 장치 및 방법
KR102413431B1 (ko) * 2020-04-01 2022-06-27 에스케이실트론 주식회사 웨이퍼의 결정 결함 평가 장치 및 방법
CN113138195A (zh) * 2021-04-16 2021-07-20 上海新昇半导体科技有限公司 晶体缺陷的监控方法及晶棒生长方法

Also Published As

Publication number Publication date
CN112585734A (zh) 2021-03-30
WO2020040364A1 (ko) 2020-02-27
JP2021533575A (ja) 2021-12-02
JP7337911B2 (ja) 2023-09-04
US20210320037A1 (en) 2021-10-14
CN112585734B (zh) 2024-03-15
US11955386B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
KR100369760B1 (ko) 실리콘 웨이퍼의 제조 방법
JP3565205B2 (ja) シリコンウエーハおよびシリコン単結晶の製造条件を決定する方法ならびにシリコンウエーハの製造方法
JP4853027B2 (ja) シリコン単結晶ウエーハの製造方法
KR102037748B1 (ko) 웨이퍼의 결함 영역을 평가하는 방법
KR102060085B1 (ko) 웨이퍼의 결함 영역을 평가하는 방법
DE112011105735T5 (de) Verfahren zum Aufzeigen von kristallbezogenen Defekten
JP6241381B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2001217251A (ja) シリコンウェーハの熱処理方法
JP4131077B2 (ja) シリコンウェーハの製造方法
KR101246493B1 (ko) 웨이퍼의 결함 평가방법
KR102413431B1 (ko) 웨이퍼의 결정 결함 평가 장치 및 방법
KR101339624B1 (ko) 단결정 실리콘 웨이퍼 및 반도체 웨이퍼
JP2001102385A (ja) 点欠陥の凝集体が存在しないシリコンウェーハ
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
US7229496B2 (en) Process for producing silicon single crystal layer and silicon single crystal layer
JP3687456B2 (ja) シリコンウェーハにｉｇ効果を付与する熱処理方法及びこの方法によりｉｇ効果が付与されたｉｇウェーハ
JP4748178B2 (ja) 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
US6461447B1 (en) Substrate for epitaxial growth
JP2003335599A (ja) シリコン単結晶インゴットの欠陥分布の識別方法
JP2002134517A (ja) シリコンウェーハの熱処理方法
JP2004282088A (ja) シリコンウエーハ
JP4124151B2 (ja) Ｉｇウェーハの製造方法
JP2001185708A (ja) Ｓｏｉ基板の製造方法
KR20020024368A (ko) 실리콘 웨이퍼

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant