KR102037748B1 - 웨이퍼의 결함 영역을 평가하는 방법 - Google Patents
웨이퍼의 결함 영역을 평가하는 방법 Download PDFInfo
- Publication number
- KR102037748B1 KR102037748B1 KR1020170166359A KR20170166359A KR102037748B1 KR 102037748 B1 KR102037748 B1 KR 102037748B1 KR 1020170166359 A KR1020170166359 A KR 1020170166359A KR 20170166359 A KR20170166359 A KR 20170166359A KR 102037748 B1 KR102037748 B1 KR 102037748B1
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- oxide film
- wafer
- sample wafer
- target temperature
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 168
- 230000007547 defect Effects 0.000 title claims abstract description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 5
- 229910052710 silicon Inorganic materials 0.000 title claims description 5
- 239000010703 silicon Substances 0.000 title claims description 5
- 238000005530 etching Methods 0.000 claims abstract description 14
- 230000008569 process Effects 0.000 claims description 126
- 230000003647 oxidation Effects 0.000 claims description 46
- 238000007254 oxidation reaction Methods 0.000 claims description 46
- 238000009279 wet oxidation reaction Methods 0.000 claims description 23
- 230000000630 rising effect Effects 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 8
- 238000001816 cooling Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 72
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 19
- 229910001882 dioxygen Inorganic materials 0.000 description 19
- 238000011109 contamination Methods 0.000 description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- 238000011156 evaluation Methods 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 238000012423 maintenance Methods 0.000 description 9
- 239000002244 precipitate Substances 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 201000009805 cryptogenic organizing pneumonia Diseases 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000009643 growth defect Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
- G01N21/9505—Wafer internal defects, e.g. microcracks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8803—Visual inspection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N2021/8461—Investigating impurities in semiconductor, e.g. Silicon
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N2021/8477—Investigating crystals, e.g. liquid crystals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
- G01N2021/8883—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges involving the calculation of gauges, generating models
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Biochemistry (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
실시 예는 샘플 웨이퍼를 준비하는 단계, 800℃ ~ 1000℃의 온도에서 샘플 웨이퍼에 제1차 산화막을 형성하는 단계, 1000℃ ~ 1100℃의 온도에서 제1차 산화막 상에 제2차 산화막을 형성하는 단계, 1100℃ ~ 1200℃의 온도에서 제2차 산화막 상에 제3차 산화막을 형성하는 단계, 제1 내지 제3 산화막들을 제거하는 단계, 제1 내지 제3 산화막들이 제거된 샘플 웨이퍼의 일면을 식각하여 샘플 웨이퍼의 일면에 헤이즈를 형성시키는 단계, 및 헤이즈에 기초하여 샘플 웨이퍼의 결함 영역을 평가하는 단계를 포함한다.
Description
실시 예는 실리콘 웨이퍼의 결함 영역을 평가하는 방법에 관한 것이다.
CZ 방법으로 제조되는 단결정 실리콘에 있어서 인상 속도(V)/온도구배(G)와 관련되는 보론코프 이론에 따라서, 성장 과정에서 혼입된 점결함(point defect)의 농도에 따라 다음과 같은 결정 결함 영역이 발생될 수 있다.
예컨대, 단결정 실리콘이 V/G의 임계치 이상으로 성장하는 고속 성장의 경우에는 보이드(Void) 결함이 존재하는 V-rich 영역이 발생될 수 있다.
또한 예컨대, 단결정 실리콘이 V/G의 임계치 이하로 성장하는 저속 성장의 경우에는 OISF(Oxidation Induced Stacking Fault) 결함이 에지 또는 센터 영역에 링 형태로 발생되는 오-밴드(O-band)가 발생될 수 있다.
또한 예컨대, 단결정 실리콘이 더 저속 성장하는 경우에는 전위 루프(Dislocation loop)가 엉켜서 LDP(Loop Dominant Point defect zone) 결함 영역인 I-rich 영역이 발생될 수 있다.
그리고 V-rich 영역과 I-rich 영역 사이에는 점결함의 응집이 일어나지 않은 무결함 영역이 존재할 수 있다.
이러한 무결함 영역은 포함된 점결함의 속성에 따라 베이컨시(vacancy)가 우세한 VDP(Vacancy Domonant Point defect) 무결함 영역인 Pv 영역, 및 self-interstitial이 우세한 IDP(Interstitial Dominant Point defect zone) 무결함 영역인 Pi 영역으로 구분될 수 있다.
CZ-Si 내의 COP(Crystal Originated Particles) 및 LDP와 같은 성장 결함(grown-in defect)은 소자 불량과 직접적으로 연관되어 있으므로, 성장 결함 발생 빈도가 높은 영역을 포함한 웨이퍼는 성장 공정에서 배제하는 것이 바람직하다.
또한 VDP 및 IDP 결함 영역의 혼재에 의한 산소 석출력의 차이는 웨이퍼 내 금속 오염에 대한 게터링력(gettering ability)의 차이로 이어져 금속 오염에 의한 소자 불량 유발을 미연에 방지할 수 있고, 또한 과도한 산소 석출에 의한 디누드 존(denuded zone) 감소 및 잔여 산소량(residual Oi) 감소에 의한 웨이퍼 강도 저하 등의 문제가 발생될 수 있다.
따라서 성장 결함 발생 영역을 제어함과 동시에 무결함 영역 중의 점결함 분포를 결정 성장 단계에서 미리 파악하는 것과 아울러 O-band, VDP 영역과 IDP 영역의 경계를 정확히 구분하는 것이 바람직하다.
특히 COP-free 웨이퍼가 상용화된 현재는 VDP 및 IDP 뿐만 아니라 O-band를 포함한 무결함 영역의 경계를 모두 구분하는 방향으로 평가법 개발이 이루어지고 있는 실정이다.
실시 예는 COP-free 웨이퍼의 O-band, VDP, 및 IDP를 신속하고 간편하게 구분하는 웨이퍼의 결함 영역을 평가하는 방법을 제공하고자 한다.
실시 예에 따른 웨이퍼 결함 영역을 평가하는 방법은 샘플 웨이퍼를 준비하는 단계; 800℃ ~ 1000℃의 온도에서 상기 샘플 웨이퍼에 제1차 산화막을 형성하는 단계; 1000℃ ~ 1100℃의 온도에서 상기 제1차 산화막 상에 제2차 산화막을 형성하는 단계; 1100℃ ~ 1200℃의 온도에서 상기 제2차 산화막 상에 제3차 산화막을 형성하는 단계; 상기 제1 내지 제3 산화막들을 제거하는 단계; 상기 제1 내지 제3 산화막들이 제거된 상기 샘플 웨이퍼의 일면을 식각하여 상기 샘플 웨이퍼의 일면에 헤이즈를 형성시키는 단계; 및 상기 헤이즈에 기초하여 상기 샘플 웨이퍼의 결함 영역을 평가하는 단계를 포함한다.
건식 산화 공정에 의하여 상기 제1차 산화막 및 상기 제2차 산화막을 형성하고, 습식 산화 공정에 의하여 상기 제3차 산화막을 형성할 수 있다.
상기 제2차 산화막의 두께는 상기 제1차 산화막의 두께보다 두껍고, 상기 제3 산화막의 두께는 상기 제2차 산화막의 두께보다 두꺼울 수 있다.
상기 샘플 웨이퍼의 결함 영역을 평가하는 단계는 상기 헤이즈는 화이트 영역 및 블랙 영역 중 적어도 하나를 포함할 수 있고, 상기 샘플 웨이퍼의 화이트 영역의 넓이 또는 블랙 영역의 넓이에 따른 스코어를 부여하고, 부여된 스코어에 기초하여 상기 샘플 웨이퍼의 결함 영역을 평가할 수 있다.
다른 실시 예에 따른 웨이퍼 결함 영역을 평가하는 방법은 샘플 웨이퍼를 준비하는 단계; 제1 타겟 온도까지 온도를 상승시키는 제1 온도 상승 구간, 및 상기 제1 타겟 온도를 유지하는 제1 온도 유지 구간을 포함하고, 상기 제1 온도 유지 구간에서 건식 산화 공정을 이용하여 상기 샘플 웨이퍼에 제1 산화막을 형성하는 단계; 상기 제1 타겟 온도에서 제2 타겟 온도로 온도를 상승시키는 제2 온도 상승 구간, 및 상기 타겟 온도를 유지하는 제2 온도 유지 구간을 포함하고, 상기 제2 온도 상승 구간 및 상기 제2 온도 유지 구간에서 건식 산화 공정을 이용하여 상기 제1 산화막 상에 제2 산화막을 형성하는 단계; 상기 제2 타겟 온도에서 제3 타겟 온도로 온도를 상승시키는 제3 온도 상승 구간 및 상기 제3 타겟 온도를 유지하는 제3 온도 유지 구간을 포함하고, 상기 제3 온도 상승 구간 및 상기 제3 온도 유지 구간에서 습식 산화 공정을 이용하여 상기 제2 산화막 상에 제3 산화막을 형성하는 단계; 상기 제1 내지 제3 산화막들을 제거하는 단계; 상기 제1 내지 제3 산화막들이 제거된 상기 샘플 웨이퍼의 일면을 식각하여 상기 샘플 웨이퍼의 일면에 헤이즈를 형성시키는 단계; 및 상기 헤이즈에 기초하여 상기 샘플 웨이퍼의 결함 영역을 평가하는 단계를 포함한다.
상기 제1 타겟 온도는 850℃ ~ 900℃일 수 있다.
상기 제2 타겟 온도는 950℃ ~ 1050℃일 수 있다.
상기 제3 타겟 온도는 1100℃ ~ 1200℃일 수 있다.
상기 제2 온도 상승 구간의 온도 상승 기울기 및 상기 제3 온도 상승 구간의 온도 상승 기울기 각각은 4[℃/min] ~ 6[℃/min]일 수 있다.
상기 샘플 웨이퍼의 결함 영역을 평가하는 단계는 상기 헤이즈는 화이트 영역 및 블랙 영역 중 적어도 하나를 포함할 수 있고, 상기 샘플 웨이퍼의 화이트 영역의 넓이 또는 블랙 영역의 넓이에 따른 스코어를 부여하고, 부여된 스코어에 기초하여 상기 샘플 웨이퍼의 결함 영역을 평가할 수 있다.
상기 웨이퍼 결합 영역을 평가하는 방법은 상기 제3 산화막을 형성하는 단계와 상기 제1 내지 제3 산화막들을 제거하는 단계 사이에, 상기 제3 타겟 온도에서 제4 타겟 온도까지 온도를 감소시키는 냉각 공정을 더 포함할 수 있다.
상기 제4 타겟 온도는 750℃ ~ 850℃이고, 상기 냉각 공정에서의 온도 하강 기울기는 3[℃/min] ~ 10[℃/min]일 수 있다.
또 다른 실시 예에 따른 웨이퍼 결함 영역을 평가하는 방법은 샘플 웨이퍼를 준비하는 단계; 제1 타겟 온도에서 건식 산화 공정을 이용하여 상기 샘플 웨이퍼에 제1 산화막을 형성하는 단계; 상기 제1 타겟 온도와 상기 제1 타겟 온도보다 높은 제2 타겟 온도 사이에서 건식 산화 공정을 이용하여 상기 제1 산화막 상에 제2 산화막을 형성하는 단계; 상기 제2 타겟 온도와 상기 제2 타겟 온도보다 높은 제3 타겟 온도 사이에서 습식 산화 공정을 이용하여 상기 제2 산화막 상에 제3 산화막을 형성하는 단계; 상기 제1 내지 제3 산화막들을 제거하는 단계; 상기 제1 내지 제3 산화막들이 제거된 상기 샘플 웨이퍼의 일면을 식각하여 상기 샘플 웨이퍼의 일면에 헤이즈를 형성시키는 단계; 및 상기 헤이즈에 기초하여 상기 샘플 웨이퍼의 결함 영역을 평가하는 단계를 포함하고, 상기 제1 타겟 온도는 850℃ ~ 900℃이고, 상기 제2 타겟 온도는 950℃ ~ 1050℃이고, 상기 제3 타겟 온도는 1100℃ ~ 1200℃이다.
실시 예는 COP-free 웨이퍼의 O-band, VDP, 및 IDP를 신속하고 간편하게 구분하는 웨이퍼의 결함 영역을 평가할 수 있다.
도 1은 실시 예에 따른 웨이퍼의 결함 영역을 평가하는 방법의 순서도이다.
도 2는 다른 실시 예에 따른 제1차 건식 산화 공정, 제2차 건식 산화 공정, 및 습식 산화 공정에 대한 공정 조건을 나타낸다.
도 3은 또 다른 실시 예에 따른 제1차 건식 산화 공정, 제2차 건식 산화 공정, 및 습식 산화 공정에 대한 공정 조건을 나타내는 그래프이다.
도 4는 구리 오염법에 의한 평가를 위하여 마련된 샘플 웨이퍼 및 실시 예에 따른 방법에 의하여 형성되는 샘플 웨이퍼를 나타낸다.
도 5는 도 4의 각 샘플 웨이퍼에 의해 측정된 VDP의 폭의 상관 관계를 나타낸다.
도 2는 다른 실시 예에 따른 제1차 건식 산화 공정, 제2차 건식 산화 공정, 및 습식 산화 공정에 대한 공정 조건을 나타낸다.
도 3은 또 다른 실시 예에 따른 제1차 건식 산화 공정, 제2차 건식 산화 공정, 및 습식 산화 공정에 대한 공정 조건을 나타내는 그래프이다.
도 4는 구리 오염법에 의한 평가를 위하여 마련된 샘플 웨이퍼 및 실시 예에 따른 방법에 의하여 형성되는 샘플 웨이퍼를 나타낸다.
도 5는 도 4의 각 샘플 웨이퍼에 의해 측정된 VDP의 폭의 상관 관계를 나타낸다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 개의 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 “제1” 및 “제2”, “상/상부/위” 및 “하/하부/아래” 등과 같은 관계적 용어들은 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다. 또한 동일한 참조 번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
또한, 이상에서 기재된 "포함하다", "구성하다", 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 또한 이상에서 기재된 "대응하는" 등의 용어는 "대향하는" 또는 "중첩되는" 의미들 중 적어도 하나를 포함할 수 있다.
도 1은 실시 예에 따른 웨이퍼의 결함 영역을 평가하는 방법의 순서도이다.
도 1을 참조하면, 웨이퍼의 결함 영역을 평가하는 방법은 웨이퍼 샘플을 준비하는 단계(S110), 제1차 건식 산화 공정에 의하여 제1차 산화막을 형성하는 단계(S120), 제2차 건식 산화 공정에 의하여 제2차 산화막을 형성하는 단계(S130), 습식 산화 공정에 의하여 제3차 산화막을 형성하는 단계(S140), 산화막 제거 및 식각 공정을 수행하는 단계(S150), 및 평가 단계(S160)를 포함할 수 있다.
먼저 웨이퍼 샘플을 준비한다(S110).
이때 준비되는 웨이퍼 샘플은 실리콘 단결정 잉곳을 성장시키고, 성장된 단결정 잉곳에 대한 잉곳 그라인딩 공정 및 크로핑(cropping) 공정, 및 슬라이싱(slicing) 공정을 수행하여 얻어지는 반도체용 웨이퍼일 수 있다.
또는 준비되는 웨이퍼는 상기 반도체용 웨이퍼의 표면에 대하여 래핑(lapping) 공정, 그라인딩(grinding) 공정, 에칭(etching) 공정 및 폴리싱(polishing) 공정 중 적어도 하나를 수행한 것일 수도 있다.
다음으로 샘플 웨이퍼에 제1차 건식 산화 공정을 수행하여 샘플 웨이퍼에 제1차 산화막을 형성한다(S120).
제1차 건식 산화 공정에서는 800℃ ~ 1000℃의 온도에서 산소 가스(O2)를 반응로(또는 챔버)에 주입하고, 주입된 산소 가스를 이용하여 샘플 웨이퍼의 표면에 제1차 산화막을 형성한다(S120).
예컨대, 제1차 산화막의 두께는 16㎚ ~ 35㎚일 수 있다.
제1차 건식 산화 공정에서는 셀프-인터스티셜(self-interstitial)의 과포화, 및 산소 석출물의 핵생성(nucleation)이 발생될 수 있다. 저온 산화 공정에서 과포화된 셀프-인터스티셜(self-interstitial)은 고온 공정에서 전위(dislocation) 타입의 결함으로 전이될 수 있다.
또한 산소 석출물은 단결정 성장 후 산소 기판(oxide-substrate) 계면에서 과포화된 셀프-인터스티셜(self-interstitial)의 싱크(sink) 역할을 할 수 있고, 결과적으로 산소 석출력의 차이를 인터스티셜 결함 형성 여부에 반영한 점결함 영역 구분이 가능하도록 할 수 있다.
다음으로 제2차 건식 산화 공정에서는 1000℃ ~ 1100℃의 온도에서 산소 가스(O2)를 반응로(또는 챔버)에 주입하고, 주입된 산소 가스를 이용하여 샘플 웨이퍼의 제1차 산화막 상에 제2차 산화막을 형성한다(S130).
제2차 건식 산화 공정 시간은 제1차 건식 산화 공정 시간보다 길 수 있으나, 이에 한정되는 것은 아니다.
또한 제2차 산화막의 두께는 제1차 산화막의 두께보다 두꺼울 수 있다. 예컨대, 제2차 산화막의 두께는 66㎚ ~ 116㎚일 수 있다.
제2차 건식 산화 공정은 산소 석출물의 성장이 이루어지고, 셀프-인터스트셜(self-interstitial)의 확산을 통하여 성장한 산소 석출물에서 재결합 (recombination)이 일어나도록 하는 공정일 수 있다.
제2차 건식 산화 공정에서는 산소 석출물이 셀프-인터스트셜(self-interstitial)의 재결합 사이트(site)로 작용하므로, 제2차 건식 산화 공정에서 산소 석출이 활발한 O-band/VDP와 IDP 간의 경계가 구분될 수 있다.
또한 셀프-인터스트셜(self-interstitial)에 대한 재결합 사이트(site)를 제공하기 위해서는 산소 석출물의 크기가 충분히 성장하여야 하므로 제2차 건식 산화 공정은 제1차 건식 산화 공정보다 길 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 양자는 동일하거나 제2차 건식 산화 공정은 제1차 건식 산화 공정보다 짧을 수도 있다.
제2차 건식 산화 공정에서의 산소 가스의 유량(또는 투입량)은 제1차 건식 산화 공정에서의 산소 가스의 유량(또는 투입량과 동일할 수 있으나, 이에 한정되는 것은 아니다.
다음으로, 습식 산화 공정을 수행하여 제2차 산화막 상에 제2차 산화막을 형성한다(S140)
즉 1100℃ ~ 1200℃의 온도에서 산소 가스(O2) 및 수소 가스(H2)를 반응로(또는 챔버)에 주입하고, 주입된 산소 가스 및 수소 가스를 이용하여 샘플 웨이퍼의 제2차 산화막 상에 제3차 산화막을 형성한다(S140).
제3차 산화막의 두께는 제2차 산화막의 두께보다 클 수 있다. 예컨대, 제3차 산화막의 두께는 870㎚ ~ 1150㎚일 수 있다.
습식 산화 공정의 공정 시간은 제1차 건식 산화 공정의 공정 시간보다 짧을 수 있고, 제2차 건식 산화 공정의 공정 시간보다 짧을 수 있다.
습식 산화 공정에서의 산소 가스의 유량은 제1차 건식 산화 공정 및 제2차 건식 산화 공정 각각에서의 산소 가스의 유량과 동일할 수 있다.
또한 습식 산화 공정에서의 수소 가스의 유량은 습식 산화 공정에서의 산소 가스의 유량보다 클 수 있다. 예컨대, 습식 산화 공정에서의 수소 가스의 유량은 1[SLM] ~ 6[SLM]일 수 있고, 산소 가스의 유량은 1[SLM] ~ 4[SLM]일 수 있다.
습식 산화 공정(S140)에서는 제1차 건식 산화 공정(S120) 및 제2차 산화 공정(S130)에서 재결합되지 않고 남은 과포화된 셀프-인터스트셜(self-interstitial)이 전위 타입(dislocation type) 결함으로 전환될 수 있으나, 이에 한정되는 것은 아니다.
습식 산화 공정에서 만들어진 결함은 이후 식각 단계(S150)에서 표면 헤이즈(haze)로 작용하여 시각적인 분석을 가능할 수 있다.
도 2는 다른 실시 예에 따른 제1차 건식 산화 공정(S120), 제2차 건식 산화 공정(S13), 및 습식 산화 공정(S140)에 대한 공정 조건을 나타낸다.
도 2를 참조하면, 제1차 건식 산화 공정(S120)의 온도 조건은 850℃ ~ 900℃일 수 있고, 공정 진행 시간은 1시간 ~ 4시간일 수 있다. 형성되는 제1차 산화막의 두께는 16nm ~ 35nm일 수 있다.
또한 제2차 건식 산화 공정(S130)의 온도 조건은 950℃ ~ 1050℃일 수 있고, 공정 진행 시간은 1시간 ~ 3시간일 수 있으며, 제2차 산화막의 두께는 66nm ~ 116nm일 수 있다.
또한 습식 산화 공정(S140)의 온도 조건은 1100℃ ~ 1200℃일 수 있고, 공정 진행 시간은 1시간 ~ 2시간일 수 있으며, 제3차 산화막의 두께는 870nm ~ 1150nm일 수 있다.
도 3은 또 다른 실시 예에 따른 제1차 건식 산화 공정(S120), 제2차 건식 산화 공정(S13), 및 습식 산화 공정(S140)에 대한 공정 조건을 나타내는 그래프이다.
그래프에서 x축은 공정 시간을 나타내고, y축은 공정 온도를 나타낸다.
도 3을 참조하면, 제1차 건식 산화 공정(S120)은 제1 온도 상승 구간(P1), 및 제1 온도 유지 구간(P2)을 포함할 수 있다.
제1 온도 상승 구간(P1)은 산소 가스(O2)는 주입되지 않은 상태에서 온도가 일정한 기울기로 상승하는 구간일 수 있으며, 이때 샘플 웨이퍼에는 산화막이 형성되지 않을 수 있다.
제1 온도 상승 구간(P1)은 800℃에서 제1 타겟 온도(t1)까지 온도가 상승될 수 있다. 예컨대, 제1 타겟 온도(t1)는 850℃ ~ 900℃일 수 있다. 예컨대, 제1 타겟 온도(t1)는 870℃일 수 있다.
제1 온도 유지 구간(P2)에서는 제1 타겟 온도(t1)로 공정 온도가 유지될 수 있고, 산소 가스(O2)는 주입되어 제1차 산화막이 형성될 수 있다.
제2차 건식 산화 공정(S130)은 제2 온도 상승 구간(Q1) 및 제2 온도 유지 구간(Q2)을 포함할 수 있다.
제2 온도 상승 구간(Q1)에서는 제1 타겟 온도(t1)에서 제2 타겟 온도(t2)로 온도가 상승될 수 있다.
예컨대, 제2 타겟 온도(t2)는 950℃ ~ 1050℃일 수 있다. 예컨대, 제2 타겟 온도(t2)는 1000℃일 수 있다.
제2 온도 상승 구간(Q1)의 온도 상승 기울기는 4[℃/min] ~ 6[℃/min]일 수 있다. 예컨대, 제2 온도 상승 구간(Q1)의 온도 상승 기울기는 5[℃/min]일 수 있다.
제1 온도 상승 구간(P1)의 공정 시간은 제2 온도 상승 구간(Q1)의 공정 시간보다 짧을 수 있다. 또한 제1 온도 유지 구간(P2)의 공정 시간은 제1 온도 상승 구간(P1)의 공정 시간 및 제2 온도 상승 구간(Q1)의 공정 시간 각각보다 길 수 있다.
제2 온도 유지 구간(Q2)에서는 제2 타겟 온도(t2)로 공정 온도가 유지될 수 있고, 산소 가스(O2)는 주입되어 제2차 산화막이 형성될 수 있다.
습식 산화 공정(S140)은 제3 온도 상승 구간(R1) 및 제3 온도 유지 구간(R2)을 포함할 수 있다.
제3 온도 상승 구간(R1)에서는 제2 타겟 온도(t2)에서 제3 타겟 온도(t3)로 온도가 상승될 수 있다.
예컨대, 제3 타겟 온도(t3)는 1100℃ ~ 1200℃일 수 있다. 예컨대, 제3 타겟 온도(t3)는 1150℃일 수 있다.
제3 온도 상승 구간(R1)의 온도 상승 기울기는 4[℃/min] ~ 6[℃/min]일 수 있다. 예컨대, 제3 온도 상승 구간(R1)의 온도 상승 기울기는 5[℃/min]일 수 있다.
제3 온도 상승 구간(R1)의 온도 상승 기울기는 제2 온도 상승 구간(Q1)의 온도 상승 기울기와 동일할 수 있으나, 이에 한정되는 것은 아니다. 다른 실시 예에서는 제3 온도 상승 구간(R1)의 온도 상승 기울기는 제2 온도 상승 구간(Q1)의 온도 상승 기울기보다 클 수 있으나, 또 다른 실시 예에서는 그 반대일 수도 있다.
제3 온도 유지 구간(R2)에서는 제3 타겟 온도(t3)로 공정 온도가 유지될 수 있고, 산소 가스(O2) 및 수소 가스(H2)는 주입되어 제3차 산화막이 형성될 수 있다.
제1 온도 유지 구간(P2)의 공정 시간은 제2 온도 유지 구간(Q2)의 공정 시간보다 짧을 수 있다. 또한 제3 온도 유지 구간(R2)의 공정 시간은 제1 온도 유지 구간(P2)의 공정 시간보다 짧을 수 있다.
제1 온도 유지 구간(P2)의 공정 시간은 110분 ~ 150분일 수 있다.
제2 온도 유지 구간(Q2)의 공정 시간은 160분 ~ 200분일 수 있다.
제3 온도 유지 구간은 공정 시간은 80분 ~ 100분일 수 있다.
예컨대, 제1 온도 유지 구간(P2)의 공정 시간은 120분일 수 있고, 제2 온도 유지 구간(Q2)의 공정 시간은 180분일 수 있고, 제3 온도 유지 구간은 공정 시간은 100분일 수 있다.
제1 온도 상승 구간(P1)의 공정 시간은 제2 온도 상승 구간(Q1)의 공정 시간보다 짧을 수 있고, 제2 온도 상승 구간(Q1)의 공정 시간은 제3 온도 상승 구간(R1)의 공정 시간과 동일하거나 짧을 수 있다.
제1 온도 유지 구간(P2), 제2 온도 상승 구간(Q1), 제2 온도 유지 구간(Q2), 제3 온도 상승 구간(R1), 및 제3 온도 유지 구간(R2) 각각에서 공급되는 산소 가스 유량은 서로 동일할 수 있으나, 이에 한정되는 것은 아니다. 다른 실시 예에서는 상기 구간들(P2, Q1, Q2, R1, 및 R2) 중 적어도 하나에서는 나머지들과 다른 유량을 갖는 산소 가스가 공급될 수 있다.
또한 제3 온도 유지 구간(R2)에서의 수소 가스의 유량은 상기 구간들(P2, Q1, Q2, R1, 및 R2)에서의 산소 가스 유량보다 클 수 있으나, 이에 한정되는 것은 아니다. 다른 실시 예에서는 제3 온도 유지 구간(R2)에서의 수소 가스의 유량은 상기 구간들(P2, Q1, Q2, R1, 및 R2)에서의 산소 가스의 유량과 동일하거나 작을 수도 있다.
습식 산화 공정에 의하여 제3차 산화막을 형성한 이후에, 샘플 웨이퍼에 형성된 제1차 내지 제3차 산화막들을 제거하고, 산화막들이 제거된 샘플 웨이퍼의 일면을 식각하여 웨이퍼 표면에 평가를 위한 헤이즈(haze)를 형성한다(S150).
예컨대, 불산 용액을 이용하여 제1차 내지 제3 산화막들이 형성된 샘플 웨이퍼로부터 제1차 내지 제3차 산화막들을 제거한다. 예컨대, HF 스트립(strip) 공정을 통하여 제1차 내지 제3차 산화막들을 제거할 수 있다.
습식 산화 공정 후에 산화 가스의 주입을 하지 않고, 질소 가스를 주입하고, 제3 타겟 온도(t3)에서 온도를 감소시키는 냉각 공정을 수행한다.
예컨대, 냉각 공정에서는 제3 타겟 온도(t3)에서 제4 타겟 온도까지 온도를 낮출 수 있으며, 이때 온도 하강 기울기는 3[℃/min] ~ 10[℃/min]일 수 있다. 예컨대, 온도 하강 기울기는 3[℃/min]일 수 있다.
예컨대, 제4 타겟 온도는 750℃ ~ 850℃일 수 있다. 예컨대, 제4 타겟 온도는 800℃일 수 있다.
다음으로 제1차 내지 제3차 산화막들이 제거된 샘플 웨이퍼의 일면을 습식 식각을 통하여 식각함으로써 샘플 웨이퍼의 일면에 점결함 영역의 평가를 위한 헤이즈를 형성할 수 있다.
다음으로 헤이즈가 표시된 샘플 웨이퍼에 대하여 헤이즈 스코어링(haze scoring)을 통하여 결정 결함 영역, 및 샘플 웨이퍼의 품질에 대한 평가를 수행한다(S160).
예컨대, 헤이즈는 화이트 영역 및 블랙 영역 중 적어도 하나를 포함할 수 있고, 헤이즈가 표시된 샘플 웨이퍼에 대하여 화이트 영역의 넓이(또는 폭), 블랙 영역의 넓이(또는 폭), 또는 화이트 영역의 넓이(또는 폭)와 블랙 영역의 넓이(폭)의 비율에 따른 스코어(score)를 부여할 수 있다.
예컨대, 화이트 영역은 Pi 영역을 나타낼 수 있고, 블랙 영역은 Pv 영역을 나타낼 수 있다.
예컨대, 스코어링은 화이트 영역의 Pi 영역을 대상으로 하거나 또는 블랙 영역의 Pv 영역을 대상으로 수행될 수 있다.
예컨대, 화이트 영역, 또는 블랙 영역을 대상으로 웨이퍼의 일면의 중심으로부터 웨이퍼의 에지 방향으로 기설정된 길이(예컨대, 10mm)를 단위로 스코어가 10점씩 부과될 수 있다. 화이트 영역을 대상으로한 스코어는 화이트 영역의 넓이에 비례할 수 있다.
그리고 샘플 웨이퍼에 부여된 스코어에 기초하여 샘플 웨이퍼의 VDP의 폭과 IDP의 폭의 대소를 식별할 수 있고, VDP와 IDP 간의 경계 영역을 구분할 수 있다.
도 4는 구리 오염법에 의한 평가를 위하여 마련된 샘플 웨이퍼 및 실시 예에 따른 방법에 의하여 형성되는 샘플 웨이퍼를 나타내고, 도 5는 도 4의 각 샘플 웨이퍼에 의해 측정된 VDP의 폭의 상관 관계를 나타낸다.
도 4를 참조하면, VDP 폭 및 IDP 폭 별로 발췌된 동일한 하나의 실리콘 웨이퍼 샘플에 대해 구리 오염(Cu contamination)법 및 실시 예에 따른 방법이 적용될 수 있다. 구리 오염(Cu contamination)법 및 실시 예에 따른 방법의 적용 결과에 따른 하일라이트(highlight) 상에서 화이트 영역의 형태로 점결함 영역의 경계가 시각화될 수 있다. 여기서 하일라이트라 함은 강한 세기의 빛을 에칭을 통하여 드러난 웨이퍼의 일면에 비추었을 때, 결함 영역이 있으면 결함 영역에 의하여 빛이 산란되어 반짝이는 헤이즈 형태로 관찰될 수 있으며, 이러한 하일라이트를 통하여 점결함 영역의 시각화가 될 수 있다.
여기서 VDP 영역은 블랙(black) 영역으로 표시될 수 있고,, IDP 영역은 화이트(white) 영역으로 표시될 수 있다.
도 4에 도시된 바와 같이, 실시 예에 따른 방법에 의하여 시각화되는 화이트 영역 및 블랙 영역은 구리 오염(Cu contamination)법에 의하여 시각화되는 화이트 영역 및 블랙 영역과 유사한 형태를 나타낸다. 따라서 실시 예에 따른 방법에 따라 획득된 헤이즈에 기초한 결함 영역의 평가는 구리 오염(Cu contamination)법에 기초한 결함 영역의 평가만큼의 신뢰성을 가질 수 있다.
즉 제1차 건식 산화 공정에 의하여 산소 석출물의 핵생성(nucleation)이 이루어지고, 제2차 건식 산화 공정에 의하여 산소 석출물의 성장과 재결합(recombination)이 이루어지고, 습식 산화 공정에 의한 과포화된 셀프-인터스티셜의 전위 타입 결함으로의 전환이 이루어질 수 있고, 산화막 제거 및 식각 공정을 통하여 웨이퍼 일면에 VDP 및 IDP를 구별할 수 있는 헤이즈를 형성시킬 수 있으며, 이렇게 형성된 헤이즈는 구리 오염법에 의하여 획득된 화이트 영역 및 블랙 영역과 유사한 형태를 가질 수 있으며, 기존 구리 오염법으로 획득된 헤이즈를 스코어링하는 방법을 그대로 적용할 수 있는 장점이 있다.
도 5를 참조하면, 구리 오염법에 따라 획득된 VDP의 폭과 실시 예에 따른 방법에 의하여 획득된 VDP의 폭은 유사함을 알 수 있다.
도 5에서 직선 그래프에 관한 선형 방정식(y=1.1793X+ 0.1037)은 구리 오염법에 의한 VDP의 폭의 이상적인 추세선을 나타낸다. 도 5에서 R2은 실시 예에 따른 방법에 의하여 획득된 VDP의 폭들과 선형 방정식 사이의 근사도를 나타낸다.
상술한 S120 내지 S160 단계를 포함하는 실시 예는 구리 오염 방식의 점결함 영역 평가법과 높은 상관성 또는 상관 관계(R2 > 0.9)를 가짐을 알 수 있다.
실시 예는 CZ법으로 성장된 단결정 실리콘을 일정한 두께로 절단(sawing)한 후 표면 손상(damage) 제거 및 경면화(polishing)를 완료한 웨이퍼는 물론, 혼산(mixed acid) 식각을 이용하여 표면 손상(damage)만을 제거한 웨이퍼에 대한 공정 투입 및 평가가 가능할 수 있다.
이로 인하여 잉곳 성장 직후 시점까지 점결함 평가 단계를 당길 수 있고, 이로 인하여 실시 예는 생산 단가 및 구리 원료 절감을 할 수 있다. 또한 실시 예는 점결함 평가를 위하여 별도의 금속 오염이 필요없으므로 금속 오염 장치를 준비하지 않아도 되며, 금속에 의한 반응로(furnace) 오염 역시 염려할 필요가 없다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
Claims (13)
- 샘플 웨이퍼를 준비하는 단계;
800℃ ~ 1000℃의 온도에서 상기 샘플 웨이퍼의 표면에 최초로 제1차 산화막을 형성하는 단계;
1000℃ ~ 1100℃의 온도에서 상기 제1차 산화막 상에 제2차 산화막을 형성하는 단계;
1100℃ ~ 1200℃의 온도에서 상기 제2차 산화막 상에 제3차 산화막을 형성하는 단계;
상기 제1 내지 제3 산화막들을 제거하는 단계;
상기 제1 내지 제3 산화막들이 제거된 상기 샘플 웨이퍼의 상기 표면의 일면을 식각하여 상기 샘플 웨이퍼의 상기 표면의 상기 일면에 화이트 영역과 블랙 영역 중 적어도 하나를 포함하는 헤이즈(Haze)를 형성시키는 단계;
상기 헤이즈의 상기 화이트 영역의 폭 또는 넓이, 및 상기 블랙 영역의 폭 또는 넓이를 이용하여 스코어(score)를 부여하는 단계; 및
상기 부여된 스코어에 기초하여 상기 샘플 웨이퍼의 VDP(Vacancy Domonant Point defect) 영역과 IDP(Interstitial Dominant Point defect) 영역을 구분하는 단계를 포함하는 웨이퍼 결함 영역을 평가하는 방법. - 제1항에 있어서,
건식 산화 공정에 의하여 상기 제1차 산화막 및 상기 제2차 산화막을 형성하고, 습식 산화 공정에 의하여 상기 제3차 산화막을 형성하는 웨이퍼 결함 영역을 평가하는 방법. - 제1항에 있어서,
상기 제2차 산화막의 두께는 상기 제1차 산화막의 두께보다 두껍고,
상기 제3 산화막의 두께는 상기 제2차 산화막의 두께보다 두꺼운 웨이퍼 결함 영역을 평가하는 방법. - 제1항에 있어서, 상기 스코어(score)를 부여하는 단계는,
상기 샘플 웨이퍼의 상기 일면의 중심으로부터 상기 샘플 웨이퍼의 에지 방향으로 기설정된 길이 단위로 기설정된 스코어를 부과하는 웨이퍼 결함 영역을 평가하는 방법. - 샘플 웨이퍼를 준비하는 단계;
제1 타겟 온도까지 온도를 상승시키는 제1 온도 상승 구간, 및 상기 제1 타겟 온도를 유지하는 제1 온도 유지 구간을 포함하고, 상기 제1 온도 유지 구간에서 건식 산화 공정을 이용하여 상기 샘플 웨이퍼의 표면에 최초로 제1 산화막을 형성하는 단계;
상기 제1 타겟 온도에서 제2 타겟 온도로 온도를 상승시키는 제2 온도 상승 구간, 및 상기 제2 타겟 온도를 유지하는 제2 온도 유지 구간을 포함하고, 상기 제2 온도 유지 구간에서 건식 산화 공정을 이용하여 상기 제1 산화막 상에 제2 산화막을 형성하는 단계;
상기 제2 타겟 온도에서 제3 타겟 온도로 온도를 상승시키는 제3 온도 상승 구간 및 상기 제3 타겟 온도를 유지하는 제3 온도 유지 구간을 포함하고, 상기 제3 온도 유지 구간에서 습식 산화 공정을 이용하여 상기 제2 산화막 상에 제3 산화막을 형성하는 단계;
상기 제1 내지 제3 산화막들을 제거하는 단계;
상기 제1 내지 제3 산화막들이 제거된 상기 샘플 웨이퍼의 상기 표면의 일면을 식각하여 상기 샘플 웨이퍼의 상기 표면의 상기 일면에 화이트 영역과 블랙 영역 중 적어도 하나를 포함하는 헤이즈(Haze)를 형성시키는 단계;
상기 헤이즈의 상기 화이트 영역의 폭 또는 넓이, 및 상기 블랙 영역의 폭 또는 넓이를 이용하여 스코어(score)를 부여하는 단계; 및
상기 부여된 스코어에 기초하여 상기 샘플 웨이퍼의 VDP(Vacancy Domonant Point defect) 영역과 IDP(Interstitial Dominant Point defect) 영역을 구분하는 단계를 포함하는 웨이퍼 결함 영역을 평가하는 방법. - 제5항에 있어서,
상기 제1 타겟 온도는 850℃ ~ 900℃이고,
상기 제2 타겟 온도는 950℃ ~ 1050℃이고,
제3 타겟 온도는 1100℃ ~ 1200℃인 웨이퍼 결함 영역을 평가하는 방법. - 제5항에 있어서,
상기 스코어(score)를 부여하는 단계는,
상기 샘플 웨이퍼의 상기 일면의 중심으로부터 상기 샘플 웨이퍼의 에지 방향으로 기설정된 길이 단위로 기설정된 스코어를 부과하는 웨이퍼 결함 영역을 평가하는 방법. - 제5항에 있어서,
상기 제2 산화막의 두께는 상기 제1 산화막의 두께보다 두껍고, 상기 제3 산화막의 두께는 상기 제2 산화막의 두께보다 두꺼운 웨이퍼 결함 영역을 평가하는 방법. - 제5항에 있어서,
상기 제2 온도 상승 구간의 온도 상승 기울기 및 상기 제3 온도 상승 구간의 온도 상승 기울기 각각은 4[℃/min] ~ 6[℃/min]인 웨이퍼 결함 영역을 평가하는 방법. - 제5항에 있어서,
상기 샘플 웨이퍼는 반도체용 웨이퍼의 표면에 대하여 래핑(lapping) 공정, 그라인딩(grinding) 공정, 에칭(etching) 공정, 및 폴리싱(polishing) 공정 중 적어도 하나를 수행한 것이고,
상기 반도체용 웨이퍼는 실리콘 단결정 잉곳에 슬라이싱(slicing) 공정을 수하여 얻어지는 웨이퍼인 웨이퍼 결함 영역을 평가하는 방법. - 제5항에 있어서,
상기 제3 산화막을 형성하는 단계와 상기 제1 내지 제3 산화막들을 제거하는 단계 사이에, 상기 제3 타겟 온도에서 제4 타겟 온도까지 온도를 감소시키는 냉각 공정을 더 포함하는 웨이퍼 결함 영역을 평가하는 방법. - 제11항에 있어서,
상기 제4 타겟 온도는 750℃ ~ 850℃이고, 상기 냉각 공정에서의 온도 하강 기울기는 3[℃/min] ~ 10[℃/min]인 웨이퍼 결함 영역을 평가하는 방법. - 삭제
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170166359A KR102037748B1 (ko) | 2017-12-06 | 2017-12-06 | 웨이퍼의 결함 영역을 평가하는 방법 |
| JP2018220910A JP6802243B2 (ja) | 2017-12-06 | 2018-11-27 | ウエハーの欠陥領域を評価する方法 |
| US16/204,448 US10634622B2 (en) | 2017-12-06 | 2018-11-29 | Method of identifying defect regions in wafer |
| CN201811480564.4A CN109887854B (zh) | 2017-12-06 | 2018-12-05 | 识别晶片中缺陷区域的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170166359A KR102037748B1 (ko) | 2017-12-06 | 2017-12-06 | 웨이퍼의 결함 영역을 평가하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190066686A KR20190066686A (ko) | 2019-06-14 |
| KR102037748B1 true KR102037748B1 (ko) | 2019-11-29 |
Family
ID=66659048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170166359A KR102037748B1 (ko) | 2017-12-06 | 2017-12-06 | 웨이퍼의 결함 영역을 평가하는 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10634622B2 (ko) |
| JP (1) | JP6802243B2 (ko) |
| KR (1) | KR102037748B1 (ko) |
| CN (1) | CN109887854B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102060085B1 (ko) * | 2018-08-20 | 2019-12-27 | 에스케이실트론 주식회사 | 웨이퍼의 결함 영역을 평가하는 방법 |
| KR102527444B1 (ko) * | 2021-01-28 | 2023-05-02 | 에스케이실트론 주식회사 | 웨이퍼 또는 단결정 잉곳의 품질평가 방법 및 장치 |
| CN116959961A (zh) * | 2023-08-22 | 2023-10-27 | 中环领先半导体材料有限公司 | 一种晶圆及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015154065A (ja) * | 2014-02-19 | 2015-08-24 | 信越半導体株式会社 | シリコン単結晶の品質評価方法 |
| KR101616467B1 (ko) | 2014-12-24 | 2016-05-11 | 주식회사 엘지실트론 | 반도체 기판의 비저항을 측정하는 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104799A (en) * | 1980-01-22 | 1981-08-20 | Nec Corp | Production of si single crystal and device therefor |
| JP2936916B2 (ja) * | 1992-09-10 | 1999-08-23 | 信越半導体株式会社 | シリコン単結晶の品質評価方法 |
| EP1035235A4 (en) * | 1998-08-31 | 2002-05-15 | Shinetsu Handotai Kk | METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS |
| JP2007194422A (ja) * | 2006-01-19 | 2007-08-02 | Hitachi High-Technologies Corp | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 |
| JP5357509B2 (ja) * | 2008-10-31 | 2013-12-04 | 株式会社日立ハイテクノロジーズ | 検査装置、検査方法および検査装置の校正システム |
| JP5515406B2 (ja) * | 2009-05-15 | 2014-06-11 | 株式会社Ｓｕｍｃｏ | シリコンウェーハおよびその製造方法 |
| WO2012073558A1 (ja) * | 2010-11-29 | 2012-06-07 | 大日本印刷株式会社 | 評価用基板、欠陥検査方法及び欠陥検出装置 |
| KR101252404B1 (ko) * | 2011-07-06 | 2013-04-08 | 주식회사 엘지실트론 | 웨이퍼나 단결정 잉곳의 품질평가 방법 및 이를 이용한 단결정 잉곳의 품질 제어방법 |
| KR101246493B1 (ko) * | 2011-07-08 | 2013-04-01 | 주식회사 엘지실트론 | 웨이퍼의 결함 평가방법 |
| KR101759876B1 (ko) * | 2015-07-01 | 2017-07-31 | 주식회사 엘지실트론 | 웨이퍼 및 웨이퍼 결함 분석 방법 |
| US10082470B2 (en) * | 2016-09-27 | 2018-09-25 | Kla-Tencor Corporation | Defect marking for semiconductor wafer inspection |
| US10887580B2 (en) * | 2016-10-07 | 2021-01-05 | Kla-Tencor Corporation | Three-dimensional imaging for semiconductor wafer inspection |
| US11047806B2 (en) * | 2016-11-30 | 2021-06-29 | Kla-Tencor Corporation | Defect discovery and recipe optimization for inspection of three-dimensional semiconductor structures |
-
2017
- 2017-12-06 KR KR1020170166359A patent/KR102037748B1/ko active IP Right Grant
-
2018
- 2018-11-27 JP JP2018220910A patent/JP6802243B2/ja active Active
- 2018-11-29 US US16/204,448 patent/US10634622B2/en active Active
- 2018-12-05 CN CN201811480564.4A patent/CN109887854B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015154065A (ja) * | 2014-02-19 | 2015-08-24 | 信越半導体株式会社 | シリコン単結晶の品質評価方法 |
| KR101616467B1 (ko) | 2014-12-24 | 2016-05-11 | 주식회사 엘지실트론 | 반도체 기판의 비저항을 측정하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190066686A (ko) | 2019-06-14 |
| JP2019102810A (ja) | 2019-06-24 |
| CN109887854B (zh) | 2023-08-04 |
| CN109887854A (zh) | 2019-06-14 |
| US20190170661A1 (en) | 2019-06-06 |
| JP6802243B2 (ja) | 2020-12-16 |
| US10634622B2 (en) | 2020-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102060085B1 (ko) | 웨이퍼의 결함 영역을 평가하는 방법 | |
| KR100369760B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
| JP3565205B2 (ja) | シリコンウエーハおよびシリコン単結晶の製造条件を決定する方法ならびにシリコンウエーハの製造方法 | |
| JP5998225B2 (ja) | 結晶関連欠陥の位置を示す方法 | |
| KR102037748B1 (ko) | 웨이퍼의 결함 영역을 평가하는 방법 | |
| JP5682471B2 (ja) | シリコンウェーハの製造方法 | |
| KR102413431B1 (ko) | 웨이퍼의 결정 결함 평가 장치 및 방법 | |
| KR101246493B1 (ko) | 웨이퍼의 결함 평가방법 | |
| JP6241381B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP2001217251A (ja) | シリコンウェーハの熱処理方法 | |
| KR102661941B1 (ko) | 웨이퍼의 결함 영역의 평가 방법 | |
| JP2002016071A (ja) | シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハ | |
| JP5565079B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| KR101339624B1 (ko) | 단결정 실리콘 웨이퍼 및 반도체 웨이퍼 | |
| US6348261B1 (en) | Silicon wafer | |
| JP2001102385A (ja) | 点欠陥の凝集体が存在しないシリコンウェーハ | |
| JP4748178B2 (ja) | 点欠陥の凝集体が存在しないシリコンウェーハの製造方法 | |
| JP2004282088A (ja) | シリコンウエーハ | |
| KR20040093729A (ko) | 실리콘 단결정층의 제조 방법 및 실리콘 단결정층 | |
| JP2004241786A (ja) | Ｉｇウェーハの製造方法及びこの方法で作られたｉｇウェーハ | |
| JP2001185708A (ja) | Ｓｏｉ基板の製造方法 | |
| KR20020024368A (ko) | 실리콘 웨이퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |