JP4748178B2 - 点欠陥の凝集体が存在しないシリコンウェーハの製造方法 - Google Patents

点欠陥の凝集体が存在しないシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP4748178B2
JP4748178B2 JP2008110810A JP2008110810A JP4748178B2 JP 4748178 B2 JP4748178 B2 JP 4748178B2 JP 2008110810 A JP2008110810 A JP 2008110810A JP 2008110810 A JP2008110810 A JP 2008110810A JP 4748178 B2 JP4748178 B2 JP 4748178B2
Authority
JP
Japan
Prior art keywords
region
silicon
wafer
ingot
type point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008110810A
Other languages
English (en)
Other versions
JP2008227525A (ja
Inventor
和浩 原田
久 降屋
幸男 室井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008110810A priority Critical patent/JP4748178B2/ja
Publication of JP2008227525A publication Critical patent/JP2008227525A/ja
Application granted granted Critical
Publication of JP4748178B2 publication Critical patent/JP4748178B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、チョクラルスキー法(以下、CZ法という。)により作られ、半導体集積回路を製造するために用いられるシリコンウェーハの製造方法に関する。更に詳しくはゲッタリング源を有し、かつ点欠陥の凝集体が存在しないシリコンウェーハの製造方法に関するものである。
近年、半導体集積回路を製造する工程において、歩留りを低下させる原因として酸化誘起積層欠陥(Oxidation Induced Stacking Fault、以下、OSFという。)の核となる酸素析出物の微小欠陥や、結晶に起因したパーティクル(Crystal Originated Particle、以下、COPという。)や、或いは侵入型転位(Interstitial-type Large Dislocation、以下、LDという。)の存在が挙げられている。OSFは、結晶成長時にその核となる微小欠陥が導入され、半導体デバイスを製造する際の酸化工程等で顕在化し、作製したデバイスのリーク電流の増加等の不良原因になる。また鏡面研磨後のシリコンウェーハをアンモニアと過酸化水素の混合液で洗浄すると、ウェーハ表面にピットが形成され、このウェーハをパーティクルカウンタで測定すると、ピットも本来のパーティクルとともにパーティクルとして検出される。上記ピットは結晶に起因したものであり、本来のパーティクルと区別するために、COPと称される。このウェーハ表面のピットであるCOPは電気的特性、例えば酸化膜の経時絶縁破壊特性(Time Dependent dielectric Breakdown、TDDB)、酸化膜耐圧特性(Time Zero Dielectric Breakdown、TZDB)等を劣化させる原因となる。またCOPがウェーハ表面に存在するとデバイスの配線工程において段差を生じ、この段差は断線の原因となって、製品の歩留りを低くする。更にLDは、転位クラスタとも呼ばれたり、或いはこの欠陥を生じたシリコンウェーハをフッ酸を主成分とする選択エッチング液に浸漬するとピットを生じることから転位ピットとも呼ばれる。
以上のことから、半導体集積回路を製造するために用いられるシリコンウェーハからOSF、COP及びLDを減少させることが必要となっている。
このOSF、COP及びLDを有しない無欠陥のシリコンウェーハが開示されている(例えば、特許文献1参照。)。この無欠陥のシリコンウェーハは、シリコン単結晶インゴット内での空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体がそれぞれ存在しないパーフェクト領域を[P]とするとき、パーフェクト領域[P]からなるインゴットから切出されたシリコンウェーハである。パーフェクト領域[P]は、格子間シリコン型点欠陥が支配的に存在する領域[I]と、シリコン単結晶インゴット内で空孔型点欠陥が支配的に存在する領域[V]との間に介在する。
一方、半導体デバイスメーカーの中には、OSF、COP及びLDを有しない上に、デバイス工程で生じる汚染をゲッタリングする能力を有するシリコンウェーハを求めるメーカーが存在する。ゲッタリング能力が十分に備わっていないウェーハでは、デバイス工程での汚染により接合リーク等を生じ、これにより製品の歩留まりを低下させる。
特開平11−1393号公報
しかし、上記パーフェクト領域[P]からなるインゴットから切出されたシリコンウェーハの中で空孔型点欠陥濃度が比較的低いウェーハは、デバイス工程の熱処理においてウェーハ面内で均一に酸素析出が起らず、これによりゲッタリング効果が十分に得られない場合がある。
本発明の目的は、パーフェクト領域[P]からなるインゴットから切出されたシリコンウェーハであっても、ウェーハ面内で均一なゲッタリング効果が得られるシリコンウェーハを製造する方法を提供することにある。
請求項1に係る発明は、多結晶シリコン原料に純炭素を添加して前記原料を融解しこのシリコン融液からV/G(mm 2 /分・℃)を制御することによりパーフェクト領域[P]からなるシリコン単結晶インゴットを引上げ前記パーフェクト領域[P]からなるインゴットから切出されたシリコンウェーハをラッピングし面取り加工を施した後、化学エッチング処理によりウェーハ表面のダメージを除去した点欠陥の凝集体が存在しない鏡面シリコンウェーハを製造する方法において、前記純炭素を前記インゴット中の炭素濃度が1〜5×1015/cm3 になるように多結晶シリコン原料に添加するとともに、前記インゴット中の酸素濃度が1×1018〜1.45×1018/cm3(旧ASTM)になるように、かつ領域[PV]と領域[PI]の双方からなり領域[PV]/領域[PI]が面積比で約1になるように前記V/G(mm 2 /分・℃)を制御することにより前記インゴットを引上げ、前記鏡面シリコンウェーハ裏面に厚さ0.1〜1.6μmのポリシリコン層を形成することによりシリコンウェーハを製造し、前記製造したシリコンウェーハは酸素雰囲気下、800℃で4時間熱処理した後、1000℃で16時間熱処理すると、ウェーハ表面から深さ300μmにおけるウェーハ中心部とウェーハの半径の1/2付近の双方において1×108/cm31×10 11 /cm3の酸素析出物が作られるウェーハであることを特徴とする。
なお、前記V/GのVはインゴットの引上げ速度(mm/分)を、Gはインゴット−シリコン融液の接触面の温度勾配(℃/mm)をいい、前記パーフェクト領域[P]は引上げたシリコン単結晶インゴット内での格子間シリコン型点欠陥が支配的に存在する領域を[I]とし、空孔型点欠陥が支配的に存在する領域を[V]とするとき、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しない領域をいい、前記域[PI]は前記領域[I]に隣接し、かつ侵入型転位を形成し得る最低の格子間シリコン型点欠陥濃度未満の格子間シリコン型点欠陥濃度を有する領域をいい、前記領域[PV]は前記領域[V]に隣接し、かつ酸化誘起積層欠陥を形成し得る最低の空孔型点欠陥濃度未満の空孔型点欠陥濃度を有する領域をいう。
発明によれば、領域[PV]/領域[PI]が面積比で約1にし、ウェーハ中の炭素濃度を通常のCZウェーハより高い1〜5×1015/cm3になるよう、また酸素濃度を1×1018〜1.45×1018/cm3(旧ASTM)になるようにそれぞれ制御するとともにウェーハ裏面に厚さ0.1〜1.6μmのポリシリコン層を形成することにより、領域[P I ]が豊富であって、即ち空孔型点欠陥よりも格子間シリコン型点欠陥に富んだウェーハであっても、このウェーハを酸素雰囲気下、800℃で4時間熱処理した後、1000℃で16時間熱処理すれば、ウェーハのすべての面において酸素析出物が作られ、ウェーハ周縁部及びウェーハ中心部との間でばらつきのない均一なイントリンシックゲッタリング効果が得られる。
本発明のシリコンウェーハは、CZ法によりホットゾーン炉内のシリコン融液からインゴットをボロンコフ(Voronkov)の理論に基づいた所定の引上げ速度プロファイルで引上げた後、このインゴットをスライスして作製される。
一般的に、CZ法によりホットゾーン炉内のシリコン融液からシリコン単結晶のインゴットを引上げたときには、シリコン単結晶における欠陥として、点欠陥(point defect)と点欠陥の凝集体(agglomerates:三次元欠陥)が発生する。点欠陥は空孔型点欠陥と格子間シリコン型点欠陥という二つの一般的な形態がある。空孔型点欠陥は一つのシリコン原子がシリコン結晶格子で正常的な位置の一つから離脱したものである。このような空孔が空孔型点欠陥になる。一方、原子がシリコン結晶の格子点以外の位置(インタースチシャルサイト)で発見されるとこれが格子間シリコン点欠陥になる。
点欠陥は一般的にシリコン融液(溶融シリコン)とインゴット(固状シリコン)の間の接触面で形成される。しかし、インゴットを継続的に引上げることによって接触面であった部分は引上げとともに冷却し始める。冷却の間、空孔型点欠陥又は格子間シリコン型点欠陥は拡散により互いに合併して、空孔型点欠陥の凝集体(vacancy agglomerates)又は格子間シリコン型点欠陥の凝集体(interstitial agglomerates)が形成される。言い換えれば、凝集体は点欠陥の合併に起因して発生する三次元構造である。空孔型点欠陥の凝集体は前述したCOPの他に、LSTD(Laser Scattering Tomograph Defects)又はFPD(Flow Pattern Defects)と呼ばれる欠陥を含み、格子間シリコン型点欠陥の凝集体は前述したLDと呼ばれる欠陥を含む。FPDとは、インゴットをスライスして作製されたシリコンウェーハを30分間セコ(Secco)エッチング液で化学エッチングしたときに現れる特異なフローパターンを呈する痕跡の源であり、LSTDとは、シリコン単結晶内に赤外線を照射したときにシリコンとは異なる屈折率を有し散乱光を発生する源である。
ボロンコフの理論は、欠陥の数が少ない高純度インゴットを成長させるために、インゴットの引上げ速度をV(mm/分)、ホットゾーン構造でインゴット−シリコン融液の接触面の温度勾配をG(℃/mm)とするときに、V/G(mm2/分・℃)を制御することである。この理論では、図1に示すように、V/Gをよこ軸にとり、空孔型点欠陥濃度と格子間シリコン型点欠陥濃度を同一のたて軸にとって、V/Gと点欠陥濃度との関係を図式的に表現し、空孔領域と格子間シリコン領域の境界がV/Gによって決定されることを説明している。より詳しくは、V/G比が臨界点以上では空孔型点欠陥濃度が上昇したインゴットが形成される反面、V/G比が臨界点以下では格子間シリコン型点欠陥濃度が上昇したインゴットが形成される。図1において、[I]は格子間シリコン型点欠陥が支配的であって、格子間シリコン型点欠陥が存在する領域((V/G)1以下)を示し、[V]はインゴット内での空孔型点欠陥が支配的であって、空孔型点欠陥の凝集体が存在する領域((V/G)2以上)を示し、[P]は空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域((V/G)1〜(V/G)2)を示す。領域[P]に隣接する領域[V]にはOSF核を形成する領域((V/G)2〜(V/G)3)が存在する。
このパーフェクト領域[P]は更に領域[PI]と領域[PV]に分類される。[PI]はV/G比が上記(V/G)1から臨界点までの領域であり、[PV]はV/G比が臨界点から上記(V/G)2までの領域である。即ち、[PI]は領域[I]に隣接し、かつ侵入型転位を形成し得る最低の格子間シリコン型点欠陥濃度未満の格子間シリコン型点欠陥濃度を有する領域であり、[PV]は領域[V]に隣接し、かつOSFを形成し得る最低の空孔型点欠陥濃度未満の空孔型点欠陥濃度を有する領域である。
本発明の所定の引上げ速度プロファイルは、インゴットがホットゾーン炉内のシリコン溶融物から引上げられる時、温度勾配に対する引上げ速度の比(V/G)が格子間シリコン型点欠陥の凝集体の発生を防止する第1臨界比((V/G)1)以上であって、空孔型点欠陥の凝集体をインゴットの中央にある空孔型点欠陥が支配的に存在する領域内に制限する第2臨界比((V/G)2)以下に維持されるように決められる。
この引上げ速度のプロファイルは、実験的に基準インゴットを軸方向にスライスすることで、又はこれらの技術を組合わせることで、シミュレーションによって上記ボロンコフの理論に基づき決定される。即ち、この決定は、シミュレーションの後、インゴットの軸方向スライス及びスライスされたウェーハの確認を行い、更にシミュレーションを繰り返すことによりなされる。シミュレーションのために複数種類の引上げ速度が所定の範囲で決められ、複数個の基準インゴットが成長される。図2に示すように、シミュレーションのための引上げ速度プロファイルは1.2mm/分のような高い引上げ速度(a)から0.5mm/分の低い引上げ速度(c)及び再び高い引上げ速度(d)に調整される。上記低い引上げ速度は0.4mm/分又はそれ以下であることもあってもよく、引上げ速度(b)及び(d)での変化は線形的なものが望ましい。
異なった速度で引上げられた複数個の基準インゴットは各別に軸方向にスライスされる。最適のV/Gが軸方向のスライス、ウェーハの確認及びシミュレーションの結果の相関関係から決定され、続いて最適な引上げ速度プロファイルが決定され、そのプロファイルでインゴットが製造される。実際の引上げ速度プロファイルは所望のインゴットの直径、使用される特定のホットゾーン炉及びシリコン融液の品質等を含めてこれに限定されない多くの変数に依存する。
引上げ速度を徐々に低下させてV/Gを連続的に低下させたときのインゴットの断面図を描いてみると、図3に示される事実が分かる。図3には、インゴット内での空孔型点欠陥が支配的に存在する領域が[V]、格子間シリコン型点欠陥が支配的に存在する領域が[I]、及び空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域が[P]としてそれぞれ示される。図3に示すように、インゴットの軸方向位置P1は、中央に空孔型点欠陥が支配的に存在する領域を含む。位置P3は格子間シリコン型点欠陥が支配的に存在するリング領域及び中央のパーフェクト領域を含む。また位置P2は、本発明に関連する中央に空孔型点欠陥の凝集体もなく、縁部分に格子間シリコン型点欠陥の凝集体もないので全てパーフェクト領域である。
図3から明らかなように、位置P1に対応したウェーハW1は、中央に空孔型点欠陥が支配的に存在する領域を含む。位置P3に対応したウェーハW3は、格子間シリコン型点欠陥が支配的に存在するリング及び中央のパーフェクト領域を含む。また位置P2に対応したウェーハW2は、本発明に係るウェーハであって、中央に空孔型点欠陥の凝集体もないし、縁部分に格子間シリコン型点欠陥の凝集体もないので全てパーフェクト領域である。この空孔型点欠陥が支配的に存在する領域のパーフェクト領域に接する僅かな領域(図1の(V/G)2〜(V/G)3)は、ウェーハ面内でCOPもLDも発生していない領域である。しかしこのシリコンウェーハW1に対して、従来のOSF顕在化熱処理に従った、酸素雰囲気下、1000℃±30℃の温度で2〜5時間熱処理し、引続き1130℃±30℃の温度で1〜16時間熱処理すると、OSFを生じる。図4に示すように、ウェーハW1ではウェーハの半径の1/2付近にOSFリングが発生する。このOSFリングで囲まれた空孔型点欠陥が支配的に存在する領域はCOPが出現する傾向がある。
本発明のシリコンウェーハが上述したように領域[PV]/領域[PI]が面積比で約1の場合には、空孔型点欠陥濃度が低いため、ウェーハ中の炭素濃度を1〜5×1015/cm3になるように、また酸素濃度を1×1018〜1.45×1018/cm3(旧ASTM)になるようにそれぞれ制御し、かつウェーハ裏面に厚さ0.1〜1.6μmのポリシリコン層を形成する。上記制御及び加工を行うことにより空孔型点欠陥濃度が低くても、所定の熱処理により酸素析出物が作られ、ウェーハ面内で均一なイントリンシックゲッタリング効果を有するようになる。この所定の熱処理は、デバイス製造工程におけるウェーハ熱処理などである。一例を挙げれば、窒素や酸素雰囲気下、800℃で4時間熱処理した後、窒素や酸素雰囲気下、1000℃で16時間熱処理する。
ウェーハ中の炭素濃度の制御は、CZ法に基づいて多結晶シリコンを融解するときに純炭素を添加して、インゴット中の炭素濃度[Cs]が1〜5×1015/cm3になるように行われる。炭素濃度が1×1015/cm3未満ではイントリンシックゲッタリング効果に乏しく、5×1015/cm3を超えると、所定の熱処理時に酸素析出核の析出過多が起こり過剰な酸素析出物を生じる不具合がある。
またウェーハ裏面のポリシリコン層の形成は、上記条件で引上げられたインゴットをスライスして作製されたシリコンウェーハの裏面に、CVD(Chemical Vapor Deposition)法により例えばSiH4を用いて650℃±30℃の温度でポリシリコン層が厚さ0.1〜1.6μm、好ましくは0.5〜1.0μmで形成される。ポリシリコン層の厚さが0.1μm未満ではイントリンシックゲッタリング効果に乏しく、1.6μmを超えると生産性が低下する不具合を生じる。なお、本発明のシリコンウェーハ中の酸素濃度は、1×1018〜1.45×1018/cm3(旧ASTM)に制御される。
次に本発明の実施例を比較例とともに説明する。
<実施例1>
原料の多結晶シリコンに純炭素を加えてこれを融解し、このシリコン融液からインゴット全長が図3に示した位置P2に対応する領域であって、図1に示したV/Gが(V/G)1以上(V/G)2以下の領域に入り、かつ領域[PV]/領域[PI]が面積比で約1になるようにインゴットを引上げた。引上げられたインゴットからスライスされたシリコンウェーハをラッピングし、面取り加工を施した後、化学エッチング処理によりウェーハ表面のダメージを除去して鏡面シリコンウェーハを得た。この鏡面シリコンウェーハ裏面にCVD法により、SiH4を用いて650℃で1.0μmの厚さでポリシリコン層を形成した。その後、鏡面研磨してシリコンウェーハを得た。
<実施例2>
原料の多結晶シリコンに加える純炭素の量を多くした以外、実施例1と同様にして鏡面ウェーハを得た。
<実施例3>
ウェーハ裏面のポリシリコン層の厚さを1.5μmにした以外は、実施例1と同様にして鏡面ウェーハを得た。
<実施例4>
ウェーハ裏面のポリシリコン層の厚さを1.5μmにした以外は、実施例2と同様にして鏡面ウェーハを得た。
<比較例1>
インゴット全長が図3に示した位置P2に対応する領域であって、図1に示したV/Gが臨界点以上(V/G)2以下の領域に入り、かつ領域[PV]/領域[PI]が面積比で約1になるようにインゴットを引上げた。引上げられたインゴットからスライスされたシリコンウェーハをラッピングし、面取り加工を施した後、化学エッチング処理によりウェーハ表面のダメージを除去して鏡面ウェーハを得た。
<比較例2>
原料の多結晶シリコンに加える純炭素の量を比較例1より多くし、ウェーハ裏面に実施例1と同様にして1.0μmの厚さでポリシリコン層を形成した。それ以外は、比較例1と同様にして鏡面ウェーハを得た。
<比較例3>
ウェーハ裏面のポリシリコン層の厚さを1.5μmにした以外は、比較例2と同様にして鏡面ウェーハを得た。
<比較評価>
実施例1〜4及び比較例1〜3の各シリコンウェーハ中のカーボン濃度を荷電粒子放射化分析により、ウェーハ中の酸素濃度をフーリエ変換赤外分光(FT−IR)によりそれぞれ測定した。更に各ウェーハを酸素雰囲気下、800℃で4時間熱処理した後、酸素雰囲気下、1000℃で16時間熱処理した。熱処理した後、各ウェーハを劈開し、更にウェーハ表面をライト(Wright)エッチング液で選択エッチングを行い、光学顕微鏡の観察により、ウェーハ表面から深さ300μmにおけるウェーハ中心部と、ウェーハの半径の1/2付近の酸素析出物(Bulk Micro Defect、以下、BMDという。)を測定しその密度を求めた。これらの結果を表1に示す。
Figure 0004748178
表1から明らかなように、シリコンウェーハの熱処理後に、比較例1〜3ではウェーハ中心部とウェーハの半径の1/2付近の双方において、BMD密度がイントリンシックゲッタリング効果があるとされる1×108/cm31×10 11 /cm3の範囲に入らなかったのに対して、実施例1〜4のシリコンウェーハではウェーハ中心部とウェーハの半径の1/2付近の双方において、BMD密度がイントリンシックゲッタリング効果があるとされる1×108/cm31×10 11 /cm3の範囲に入っていた。
ボロンコフの理論を基づいた、V/G比が臨界点以上では空孔豊富インゴットが形成され、V/G比が臨界点以下では格子間シリコン豊富インゴットが形成されることを示す図。 所望の引上げ速度プロファイルを決定するための引上げ速度の変化を示す特性図。 本発明による基準インゴットの空孔が支配的に存在する領域、格子間シリコンが支配的に存在する領域及びパーフェクト領域を示すX線トポグラフィの概略図。 図3の位置P1に対応するシリコンウェーハW1にOSFリングが出現する状況を示す図。

Claims (1)

  1. 多結晶シリコン原料に純炭素を添加して前記原料を融解しこのシリコン融液からV/G(mm 2 /分・℃)を制御することによりパーフェクト領域[P]からなるシリコン単結晶インゴットを引上げ前記パーフェクト領域[P]からなるインゴットから切出されたシリコンウェーハをラッピングし面取り加工を施した後、化学エッチング処理によりウェーハ表面のダメージを除去した点欠陥の凝集体が存在しない鏡面シリコンウェーハを製造する方法において、
    前記純炭素を前記インゴット中の炭素濃度が1〜5×1015/cm3 になるように多結晶シリコン原料に添加するとともに、前記インゴット中の酸素濃度が1×1018〜1.45×1018/cm3(旧ASTM)になるように、かつ領域[PV]と領域[PI]の双方からなり領域[PV]/領域[PI]が面積比で約1になるように前記V/G(mm 2 /分・℃)を制御することにより前記インゴットを引上げ、
    前記鏡面シリコンウェーハ裏面に厚さ0.1〜1.6μmのポリシリコン層を形成することによりシリコンウェーハを製造し、
    前記製造したシリコンウェーハは酸素雰囲気下、800℃で4時間熱処理した後、1000℃で16時間熱処理すると、ウェーハ表面から深さ300μmにおけるウェーハ中心部とウェーハの半径の1/2付近の双方において1×108/cm31×10 11 /cm3の酸素析出物が作られるウェーハであることを特徴とする点欠陥の凝集体が存在しないシリコンウェーハの製造方法。
    なお、前記V/GのVはインゴットの引上げ速度(mm/分)を、Gはインゴット−シリコン融液の接触面の温度勾配(℃/mm)をいい、前記パーフェクト領域[P]は引上げたシリコン単結晶インゴット内での格子間シリコン型点欠陥が支配的に存在する領域を[I]とし、空孔型点欠陥が支配的に存在する領域を[V]とするとき、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しない領域をいい、前記領域[PI]は前記領域[I]に隣接し、かつ侵入型転位を形成し得る最低の格子間シリコン型点欠陥濃度未満の格子間シリコン型点欠陥濃度を有する領域をいい、前記領域[PV]は前記領域[V]に隣接し、かつ酸化誘起積層欠陥を形成し得る最低の空孔型点欠陥濃度未満の空孔型点欠陥濃度を有する領域をいう。
JP2008110810A 1999-07-28 2008-04-22 点欠陥の凝集体が存在しないシリコンウェーハの製造方法 Expired - Fee Related JP4748178B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008110810A JP4748178B2 (ja) 1999-07-28 2008-04-22 点欠陥の凝集体が存在しないシリコンウェーハの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21375099 1999-07-28
JP1999213750 1999-07-28
JP2008110810A JP4748178B2 (ja) 1999-07-28 2008-04-22 点欠陥の凝集体が存在しないシリコンウェーハの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000228463A Division JP2001102385A (ja) 1999-07-28 2000-07-28 点欠陥の凝集体が存在しないシリコンウェーハ

Publications (2)

Publication Number Publication Date
JP2008227525A JP2008227525A (ja) 2008-09-25
JP4748178B2 true JP4748178B2 (ja) 2011-08-17

Family

ID=39845682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008110810A Expired - Fee Related JP4748178B2 (ja) 1999-07-28 2008-04-22 点欠陥の凝集体が存在しないシリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP4748178B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JPH08290995A (ja) * 1995-04-19 1996-11-05 Sumitomo Metal Ind Ltd シリコン単結晶及びその製造方法
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
MY135749A (en) * 1997-04-09 2008-06-30 Memc Electronic Materials Process for producing low defect density, ideal oxygen precipitating silicon
JP3747123B2 (ja) * 1997-11-21 2006-02-22 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP3692812B2 (ja) * 1998-06-04 2005-09-07 信越半導体株式会社 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP4907898B2 (ja) * 2005-04-26 2012-04-04 旭化成ケミカルズ株式会社 熱可塑性樹脂成形体

Also Published As

Publication number Publication date
JP2008227525A (ja) 2008-09-25

Similar Documents

Publication Publication Date Title
KR100369761B1 (ko) 실리콘 웨이퍼 및 그 열처리 방법
US8231852B2 (en) Silicon wafer and method for producing the same
KR19990077707A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
JP2001217251A (ja) シリコンウェーハの熱処理方法
JP3731417B2 (ja) 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
JP4131077B2 (ja) シリコンウェーハの製造方法
US6682597B2 (en) Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
JPH11322491A (ja) シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ
JP4107628B2 (ja) シリコンウェーハにig効果を付与するための前熱処理方法
JP2001102385A (ja) 点欠陥の凝集体が存在しないシリコンウェーハ
JP3855531B2 (ja) ポリシリコン層付きシリコンウェーハ及びその製造方法
JP3687403B2 (ja) シリコンウェーハ
JP4748178B2 (ja) 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP3903655B2 (ja) シリコンウェーハのig処理法
JP2001089294A (ja) 点欠陥の凝集体が存在しないシリコン単結晶の連続引上げ法
JP3687456B2 (ja) シリコンウェーハにig効果を付与する熱処理方法及びこの方法によりig効果が付与されたigウェーハ
JP4442955B2 (ja) エピタキシャルウェーハの製造方法
JP2002134517A (ja) シリコンウェーハの熱処理方法
JP3855527B2 (ja) シリコンウェーハの熱処理方法
JP4259708B2 (ja) Soi基板の製造方法
JP4003351B2 (ja) Ig処理法
JP4124151B2 (ja) Igウェーハの製造方法
JP2003335599A (ja) シリコン単結晶インゴットの欠陥分布の識別方法
KR100369767B1 (ko) 실리콘 웨이퍼의 열처리 방법 및 이 방법에 사용되는 웨이퍼 및 이 방법으로 열처리한 웨이퍼

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4748178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees